JPH09294148A

JPH09294148A - 受信機

Info

Publication number: JPH09294148A
Application number: JP8127915A
Authority: JP
Inventors: Masayuki Arai; 雅行荒井; Akihisa Yamazaki; 彰久山崎; Keiichi Iiyama; 恵市飯山; Itsuo Takamiya; 亥津雄高宮
Original assignee: Tokimec Inc; Matsushita Electric Industrial Co Ltd
Current assignee: Tokyo Keiki Inc; Panasonic Holdings Corp
Priority date: 1996-04-24
Filing date: 1996-04-24
Publication date: 1997-11-11

Abstract

(57)【要約】【課題】小型化・薄型化のために発振回路等を排除する
に際して位相変化点等の局所における振幅を抑制した通
信方式を採用した簡易な回路であっても信頼性が高い受
信機を実現する。【解決手段】位相変化点等で振幅が抑制された受信信号
Ｃから振幅抑制点を二値化処理により検出してパルスの
振幅抑制点検出信号Ｇを送出する振幅抑制点検出回路４
１０と、復調回路４３０と、この回路４３０の復調信号
Ｄを受けて処理する内部回路５０，６０とを備えた受信
機８００であって、信号Ｇを受けて、受信信号Ｃの振幅
が抑制される局所的な期間を超える所定期間内において
１以上のパルスが有ったときに、所定幅の単発パルス信
号Ｊを出力する波形整形回路４２０を備え、復調回路４
３０は、波形整形回路４２０の出力Ｊに基づいて復調を
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、受信機に関し、
詳しくは、コイン形やカード形等の薄くて小さいＩＣカ
ードや、携帯無線機などに適用される受信機であって、
コマンド送受やデータ読出等の処理を接触不要で行うた
めにリーダライタ等の通信相手と通信する受信機に関す
る。薄形化・小型化を図るために、受信処理の回路、特
に復調回路に対して、改良を施している。

【０００２】

【従来の技術】従来、非接触でもリーダライタ（質問
器）等の送信機によるアクセスが可能なＩＣカード（応
答器）等の受信機として、電磁結合による通信を利用し
たものが知られている。その通信方式としてはデジタル
変調方式例えば振幅シフトキーイング方式（ＡＳＫ），
位相シフトキーイング方式（ＰＳＫ），差動位相シフト
キーイング方式（ＤＰＳＫ）等が一般的である。

【０００３】図８は、ＡＳＫ方式の送受信システム例で
あり、このシステムは送信機１０と受信機２０からな
る。送信機１０は、数百ｋＨｚの搬送波をＡＳＫ方式に
従って振幅変調して送信信号Ａを生成し、これをドライ
バ１１でパワー増幅し、さらにこれでアンテナコイル１
２を電流駆動して電磁変換することにより、ＡＳＫ方式
の磁気信号Ｂを発信するようになっている。

【０００４】受信機２０は、磁気信号Ｂを受けると、こ
れを受信回路３０で受信信号Ｃに変換し、さらにＡＳＫ
復調回路４０で変調前の状態の復調信号Ｄに戻すことに
より、ＡＳＫ方式での受信を行うようになっている。ま
た、復調信号Ｄをビットシリアルでサンプリング回路５
０に入力してパラレルデータに直並列変換してからＭＰ
Ｕ等からなる処理部６０に取り込み、その内容に応じた
具体的な処理を行うものである。

【０００５】受信回路３０は、アンテナコイル１２と電
磁的に結合するアンテナコイル３１と、これに並列接続
されて並列共振回路を構成するコンデンサ３２とを備え
て、磁気信号Ｂを受信信号Ｃに電磁変換するものであ
る。また、これらに対してダイオードブリッジ３３及び
平滑回路３４が従続接続されていて、電池が無くても処
理部６０等へ電源電圧Ｖccを供給し得る。あるいは、電
池の出力を補足することができる。搬送波を用いて、通
信データばかりか、動作電力も受け取るようになってい
るのである。

【０００６】ＡＳＫ復調回路４０は、受信信号ＣからＢ
ＰＦ４０ａ（バンドパスフィルタ）で有効な搬送波対応
成分を抽出した後、整流回路４０ｂで整流してからＬＰ
Ｆ４０ｃ（ローパスフィルタ）を通して包絡線検波する
ことで、復調信号Ｄを生成するものである。この復調信
号Ｄを処理するサンプリング回路５０や処理部６０は、
通常、同期式のデジタル回路で構成される。そこで、受
信機２０には、発振回路７０も設けられていて、処理部
６０等は、発振回路７０からのクロックＥを受けて動作
するようになっている。

【０００７】発振回路７０は、発振周波数安定化のため
セラミック発振子と充放電用コンデンサとを備えて、そ
の固有振動に応じて充放電を繰り返すことで発振信号を
発生し、これをクロックＥとして送出するものである。

【０００８】図９は、ＰＳＫ方式の送受信システム例で
ある。このシステムは、送信機１０と受信機２１とから
なる。送信機１０は、上述したものと概ね同一である
が、送信信号ＡがＰＳＫ方式に従って位相変調されてい
る点で相違する。受信機２１は、復調方式およびクロッ
ク発生方式が受信機２０と異なるものである。クロック
発生方式については、発振回路７０に代えて、クロック
生成回路７１が設けられ、搬送波再生回路４１ｂからの
再生搬送波を二値化すること等によってクロックＥを生
成するようになっている。

【０００９】復調方式については、ＡＳＫ復調回路４０
に代えてＰＳＫ復調回路４１が設けられている。ＰＳＫ
復調回路４１は、受信信号ＣからＢＰＦ４１ａで有効な
搬送波対応成分を抽出するとともに、この成分の抽出信
号から搬送波再生回路４１ｂで搬送波を再生し、さらに
これらの抽出信号と再生搬送波とを乗算回路４１ｃで乗
積してからＬＰＦ４１ｄを通して同期検波することで、
復調信号Ｄを生成するようになっている。搬送波再生回
路４１ｂは、抽出信号の２逓倍信号を生成する回路と、
この信号に位相を整合させながら搬送波の周波数で発振
するＰＬＬ回路とを備えて、受信信号Ｃの位相反転状態
に依存せず且つ搬送波に位相が同期した基準信号を再生
するようになっている。

【００１０】ＰＬＬ回路は、一般にＶＣＯ（電圧制御発
振回路）と充放電用コンデンサとを備えており、充放電
を伴って発振する。

【００１１】図１０は、ＤＰＳＫ方式の送受信システム
例である。このシステムは、送信機１０と受信機２２と
からなる。送信機１０は、上述したものと概ね同一であ
るが、送信信号ＡがＤＰＳＫ方式に従って位相変調およ
び差動符号化されている点で相違する。受信機２２も、
復調方式およびクロック発生方式が受信機２０，２１と
異なるものである。

【００１２】復調方式については、回路４０，４１に代
えてＤＰＳＫ復調回路４２が設けられている。ＤＰＳＫ
復調回路４２は、受信信号ＣからＢＰＦ４２ａで有効な
搬送波対応成分を抽出し、この抽出信号を遅延回路４２
ｂで１ビット分（搬送波の位相を反転／非反転させると
きの単位期間）遅延させて遅延信号を生成し、これらの
抽出信号と遅延信号とを乗算回路４２ｃで乗積してから
ＬＰＦ４２ｄを通して遅延検波することで、位相変調状
態を解くと同時に、差動符号化状態を解いて、復調信号
Ｄを生成するようになっている。

【００１３】クロック発生方式については、回路７０，
７１に代えて、クロック生成回路７２が設けられてい
る。クロック生成回路７２は、受信信号Ｃを全波整流回
路７２ａで全波整流して受信信号Ｃの位相反転状態に依
存しない倍周波数の信号を生成し、この信号にタンク回
路７２ｂで同調させて倍周波数だけの信号を増幅抽出し
てから、分周回路７２ｃで２分周するとともに二値化す
ること等によって、クロックＥを生成するようになって
いる。

【００１４】タンク回路７２ｂは、コイルとコンデンサ
との並列共振回路であり、共振周波数で充放電を伴って
強く発振する。なお、そのコイルは、通常プリントパタ
ーン等で構成されるアンテナコイル３１との結合を断つ
必要から、プリントパターン等でなく個別チップのもの
が用いられる。

【００１５】

【発明が解決しようとする課題】このような従来の受信
機では、発振回路や，ＰＬＬ回路，タンク回路といった
回路が含まれていて、充放電を伴った発振が行われる。
かかる充放電に際しては多くの電力が消費されることか
ら、必然的に消費電力が大きくなってしまうので、この
ままでは、電池を使用した携帯無線機などでは電池寿命
が短くなるため、好ましくない。一方、電池を搭載しな
いで通信搬送波だけから電力を受けるＩＣカードなどで
は、消費電力が大きいと通信距離が制限されてしまうの
で、やはりこのままでは不都合である。

【００１６】また、個別素子のコイルやセラミック発振
子等も搭載されるが、これらは受信機の小型化・薄型化
を妨げる要因となる。特に、利便性が製品価値を大きく
左右するＩＣカード等では、薄型化の要請が強いので、
このままの構成の受信機では不都合である。そこで、デ
ータ送受信システムについて低消費電力化および薄型化
を図るために同一出願人によって特願平７−３３４３９
７記載の発明が案出された。

【００１７】この送受信システムは、図４にブロック図
を示したが、送信機１００と受信機２００とからなる。
送信機１００は、ドライバ１１とアンテナコイル１２と
の間においてコンデンサ１２１が直列に介挿されている
点で従来と相違する。コンデンサ１２１とアンテナコイ
ル１２とによって直列共振回路１２０が構成される。こ
うすることで位相反転に対する追従性を意識的に下げ
て、ＰＳＫ方式の送信信号Ａ（図５（ａ）の波形参照）
における位相変化点で磁気信号Ｂそして受信信号Ｃの振
幅が局所的に抑制されるようになっている（図５（ｂ）
の波形参照）。

【００１８】受信機２００は、受信信号Ｃから振幅抑制
点検出信号Ｇを生成する振幅抑制点検出回路４１０を備
えて、振幅抑制点検出信号Ｇに基づいて復調を行うもの
である。振幅抑制点検出回路４１０は、受信信号Ｃを受
けて全波整流信号Ｉ（図５（ｃ）の波形参照）を出力す
る全波整流回路４１１と、全波整流信号Ｉを平滑化して
振幅レベル信号Ｈ（図５（ｄ）の波形参照）を出力する
ＬＰＦ４１２と、振幅レベル信号Ｈを所定の閾値と比較
してデジタル化することで振幅抑制点検出信号Ｇ（図５
（ｅ）の波形参照）を生成する二値化回路４１３とから
なる。これにより、受信機２００は、充放電を伴うＰＬ
Ｌやタンク回路，さらには個別素子のコイルや発振子を
採用しなくても、ＰＳＫ信号を復調することが可能なも
のとなったのである。

【００１９】そして、これを基礎にして発振回路等を使
用しない復調方式およびクロック発生方式の具現化を進
めると、各回路構成の詳細は後述するが、クロック生成
回路７００を設けこれによって受信信号Ｃを整流等して
クロックＥを生成することや（図６参照）、デジタル処
理の差動符号復調回路４３０を設けこれによって振幅抑
制点検出信号Ｇに差動符号化の逆処理を施すことで簡便
にＤＰＳＫにも拡張適用可能とすること（図７参照）な
どが想定される。

【００２０】しかしながら、振幅抑制点検出信号に基づ
く復調回路などをデジタル回路で構成した場合、発振回
路等を使用しなくても回路構成を簡素なもので済ますこ
とが可能となる一方で、入力信号の振幅抑制点検出信号
にノイズが残っていると受信内容を誤り易いという不都
合もある。具体的には、上述した如き簡易な振幅抑制点
検出回路４１０では、振幅抑制点検出信号Ｇにおいてパ
ルス波形が割れることがあり（図７の二点鎖線内波形例
参照）、このようなときに誤動作する可能性が大きくな
ってしまう。

【００２１】本発明は、このような課題を解決するため
になされたものであり、小型化・薄型化のために発振回
路等を排除するに際して位相変化点等の局所における振
幅を抑制した通信方式を採用した簡易な回路であっても
信頼性が高い受信機を実現することを目的とする。

【００２２】

【課題を解決するための手段】このような課題を解決す
るために発明された第１乃至第２の解決手段について、
その構成および作用効果を以下に説明する。

【００２３】［第１の解決手段］第１の解決手段の受信
機は（、出願当初の請求項１に記載の如く）、（ＤＰＳ
Ｋ方式やＰＳＫ方式等での）位相変化点（またはＡＳＫ
方式等でのスペースやマークの伝送開始点などの）等に
おいて局所的に振幅が抑制された受信信号から、その振
幅抑制点を、所定の閾値との比較に基づく二値化処理に
より検出して、パルスの振幅抑制点検出信号を送出する
振幅抑制点検出回路と、この振幅抑制点検出信号に基づ
いて（ＤＰＳＫ方式やＰＳＫ方式，ＡＳＫ方式等での）
復調を（望ましくは総てデジタル的に）行う復調回路
と、この回路の復調信号を受けこれに応じた（サンプリ
ングやデータ処理等の）処理を（望ましくは総てデジタ
ル的に）行う内部回路とを備えた受信機であって、前記
振幅抑制点検出信号を受けて、前記受信信号の振幅が抑
制される局所的な期間を超える（但しデータ１ビット分
の期間よりは短い）所定期間内において１又は２以上の
パルスが有ったときに、所定幅の単発パルス信号を出力
する波形整形回路を備え、前記復調回路は、前記振幅抑
制点検出信号に代えて前記波形整形回路の出力に基づい
て復調を行うものであることを特徴とするものである。

【００２４】このような第１の解決手段の受信機にあっ
ては、通信相手が発信した送信信号を受信して復調その
他の処理を行うが、このとき、通信相手が搬送波を変調
するに際してその振幅を局所的に抑制して送信信号を生
成すると、これを受信した受信信号も局所的に振幅が抑
制されていることになる。そして、この受信信号から振
幅抑制点検出回路によってその振幅抑制点が検出され、
検出時にパルスの振幅抑制点検出信号が出力される。し
かも、その振幅抑制点は所定の閾値との比較に基づく二
値化処理によって検出される。そこで、ＰＬＬ回路を含
んだ搬送波再生回路等の発振回路や、複雑なアナログ遅
延回路などを用いなくても、振幅抑制点を検出すること
ができる。さらに、振幅抑制点検出信号がパルス出力さ
れ、これに基づいて復調回路および内部回路による復調
およびその後の処理が行われるので、復調等の処理も、
デジタルの簡素な回路で済ませることができる。

【００２５】また、復調回路による復調処理が、振幅抑
制点検出信号を直接に利用するのでなく、一旦波形整形
回路を経た信号を利用して行われる。振幅抑制点検出信
号は、波形整形回路を経ると、受信信号の振幅が抑制さ
れる局所的な期間を超える所定期間内において１のパル
スが有ったとき、さらにその所定期間内において２以上
のパルスが有ったときでも、所定幅の単発パルスの信号
とされる。これにより、振幅抑制点検出時に受信信号の
ノイズ等を除去しきれずに振幅抑制点検出信号における
パルス波形がチャタリング様に割れて一の振幅抑制点に
ついて複数のパルスが出力されてしまったときでも、復
調回路では単発パルスに基づいて正常な復調動作が行わ
れる。

【００２６】したがって、この発明によれば、小型化・
薄型化のために発振回路等を排除するに際して位相変化
点等の局所における振幅を抑制した通信方式を採用した
簡易な回路であっても信頼性が高い受信機を実現するこ
とができる。

【００２７】［第２の解決手段］第２の解決手段の受信
機は（、出願当初の請求項２に記載の如く）、第１の解
決手段の受信機であって、前記受信信号の搬送波から二
値化処理を行ってクロックを生成するクロック生成回路
を備え、前記内部回路は、少なくとも一部が前記クロッ
クを受けて動作するクロック同期式の回路であることを
特徴とするものである。

【００２８】このような第２の解決手段の受信機にあっ
ては、内部回路がクロック同期式の回路なので、簡素な
構成であっても、ノイズに強くて誤動作が少ない。しか
も、これに供給されるクロックは、クロック生成回路に
よって受信信号の搬送波から生成されるが、その際に二
値化処理によって生成される。これにより、タンク回路
や、独立の発振回路を設けなくても、簡便に且つ確実に
クロックを発生することができる。なお、受信信号の搬
送波についての振幅抑制は局所的にしか行われないこと
から、搬送波の二値化処理によってクロックを生成した
場合でもクロックパルスの抜けは局所に限定されるの
で、内部回路の動作に必要なクロックパルスは十分に確
保される。

【００２９】したがって、この発明によれば、小型化・
薄型化のために発振回路等を排除するに際して位相変化
点等の局所における振幅を抑制した通信方式を採用した
簡易な回路構成であって、特に復調方式およびクロック
発生方式の具現化に際して発振回路等を排除した回路構
成であっても、信頼性が高い受信機を実現することがで
きる。

【００３０】［第３の解決手段］第３の解決手段の受信
機は（、出願当初の請求項３に記載の如く）、第１又は
第２の解決手段の受信機であって、前記受信信号は、Ｄ
ＰＳＫ等の差動符号化されたものであり、前記復調回路
は、差動符号化の逆処理を行って復調するものであるこ
とを特徴とするものである。

【００３１】このような第３の解決手段の受信機にあっ
ては、差動符号化された受信信号が、復調回路による差
動符号化の逆処理を施されて、復調される。差動符号化
された場合、送受信信号における有効なデータの最初に
データ値の反転が惹起されるので、このような反転点な
どについて局所的に搬送波の振幅を抑制すると、確実に
振幅抑制点検出信号のパルスが出力され、しかもそのパ
ルスを復調開始のタイミング信号としても用いることが
できる。これにより、復調回路等が単にデジタル回路化
されたもの以上に簡素になる。

【００３２】したがって、この発明によれば、小型化・
薄型化のために発振回路等を排除するに際して位相変化
点等の局所における振幅を抑制した通信方式を採用した
回路であっても信頼性が高い受信機を一層簡易に実現す
ることができる。

【００３３】［第４の解決手段］第４の解決手段の受信
機は（、出願当初の請求項４に記載の如く）、第１乃至
第３の解決手段の受信機であって、前記受信信号のデー
タは、調歩同期式に則ってビットシリアル化されたもの
であり、前記内部回路は、調歩同期式直並列変換回路を
具備して前記復調回路の復調信号をサンプリングするも
のであることを特徴とするものである。

【００３４】このような第４の解決手段の受信機にあっ
ては、調歩同期式に則ってビットシリアル化された受信
信号のデータが、内部回路の調歩同期式直並列変換回路
によってサンプリングされる。調歩同期式直並列変換回
路はマイクロコンピュータのシリアル通信用周辺回路と
して汎用ＩＣ化されて一般に流通しているので、小型化
や原価低減に役立つ。また、調歩同期式の場合も、スタ
ートビットの存在等によって有効なデータの最初にデー
タ値の反転が惹起されるので、このような反転点などに
ついて局所的に搬送波の振幅を抑制すると、確実に振幅
抑制点検出信号のパルスが出力され、しかもそのパルス
を復調開始やサンプリング開始のタイミング信号として
も用いることができる。これにより、復調回路やサンプ
リング回路等が単にデジタル回路化されたもの以上に簡
素になる。

【００３５】したがって、この発明によれば、小型化・
薄型化のために発振回路等を排除するに際して位相変化
点等の局所における振幅を抑制した通信方式を採用した
回路であっても信頼性が高い受信機を一層簡易に実現す
ることができる。

【００３６】

【発明の実施の形態】このような第１〜第４の解決手段
で達成された本発明の受信機について、これを実施する
ための第１の実施形態は、前記波形整形回路，前記復調
回路，前記内部回路，及び前記調歩同期式直並列変換回
路の少なくとも主要部が（望ましくは総てが）デジタル
回路であることを特徴とする。これにより、構成が簡素
になるとともに、ＰＬＬ回路や，タンク回路，独立の発
振回路といった充放電を伴う回路が確実に排除される。

【００３７】また、これらの受信機についての第２の実
施形態は、前記波形整形回路，前記復調回路，前記内部
回路，及び前記調歩同期式直並列変換回路の少なくとも
主要部が（望ましくは総てが）、前記クロック生成回路
からのクロックを受けて動作するクロック同期式のデジ
タル回路であることを特徴とする。これにより、充放電
を伴う回路を排除した簡素な構成の回路であっても、ノ
イズに強くて誤動作が少なくなる。

【００３８】

【実施例】本発明の受信機の一実施例について、その具
体的な構成を、図面を引用して説明する。図１は、その
全体ブロック図であり、図２は、その復調部の回路図で
あり、図３は、その信号波形例である。この受信機８０
０は、図４の送信機１００が発信した磁気信号Ｂを受信
するものである。

【００３９】通信相手の送信機１００は、図示しない調
歩同期式直並列変換回路と変調回路とを具備していて、
調歩同期式直並列変換回路により送信データが調歩同期
式に則ってビットシリアル化され、さらに変調回路によ
り送信データが差動符号化されるとともに搬送波がその
データで位相変調されて、例えば１ビットデータ当り搬
送波の１６周期分が対応するように位相変調されて、送
信信号Ａが生成されるようになっている。また、解決課
題において説明したように、直列共振回路１２０を具備
していて、ＤＰＳＫ方式の送信信号Ａにおける位相変化
点で磁気信号Ｂの振幅が例えば搬送波の２周期分程度に
亘って局所的に抑制されるようになっている。これによ
り、受信機８００における受信信号Ｃの振幅も位相変化
点で局所的に抑制されるものとなる。

【００４０】受信機８００は、従来例において既述した
受信回路３０と、解決課題において詳述した振幅抑制点
検出回路４１０と、波形整形回路４２０と、デジタル回
路の差動符号復調回路４３０と、調歩同期式直並列変換
回路のＩＣを主体とするサンプリング回路５０と、従来
例において既述した処理部６０と、クロック生成回路７
００とで、構成されている。

【００４１】受信回路３０は磁気信号Ｂを受信信号Ｃに
電磁変換するとともに電源電圧Ｖccの供給も行うもので
あり、振幅抑制点検出回路４１０は受信信号Ｃを受け全
波整流および平滑化を行ってからこれと所定の閾値とを
二値化回路４１３により比較してデジタル化することで
振幅抑制点検出信号Ｇを生成する（図３（ｃ）参照）。
すなわち、ＤＰＳＫ方式での位相変化点において局所的
に振幅が抑制された受信信号Ｃからその振幅抑制点を検
出してパルスの振幅抑制点検出信号を送出するものであ
る。

【００４２】クロック生成回路７００は、受信信号Ｃを
受ける半波整流回路７０１と、この整流出力を接地電圧
ＧＮＤ近傍の所定の閾値でデジタル化するとともにパワ
ー増幅して十分なファンアウトを持たせたクロックＥを
出力するバッファ等からなる二値化回路７０２とで構成
される（図６参照）。これにより、受信信号Ｃの搬送波
から二値化処理を行ってクロックを生成する簡素なもの
となっている。このクロックＥは（図３（ｂ）参照）、
クロック同期式の差動符号復調回路４３０や，サンプリ
ング回路５０，処理部６０へ供給されるようになってい
る。

【００４３】波形整形回路４２０は、振幅抑制点検出信
号Ｇの反転信号をクロック入力とし電源電圧Ｖccをデー
タ入力とし次のシフトレジスタ４２２の出力Ｌをリセッ
ト入力として受け非反転出力を単発パルス信号Ｊとして
差動符号復調回路４３０に送出するＤフリップ・フロッ
プ４２１と、クロックＥをクロック入力としパルス信号
Ｍをデータ入力として受ける８ビットのシフトレジスタ
４２２とからなるものである。

【００４４】後述するようにパルス信号Ｍは単発パルス
信号Ｊの立ち下がり遷移直後にクロックＥに同期して生
成出力される１クロック幅のパルスである（図３（ｇ）
参照）。そこで、振幅抑制点検出信号Ｇの最初のパルス
がＤフリップ・フロップ４２１に入力されると、単発パ
ルス信号Ｊが遷移し、これにパルス信号Ｍのパルスが後
続し、さらにパルス信号Ｍがシフトレジスタ４２２によ
って８クロック分遅らされて出力ＬとなってＤフリップ
・フロップ４２１をリセットする（図３（ｆ）参照）。
そして、単発パルス信号Ｊが逆に遷移して元に戻る。こ
の間は、振幅抑制点検出信号Ｇに他のパルスが含まれて
いてもＤフリップ・フロップ４２１は同一の値（Ｖcc）
を重ねてラッチするだけであるから、振幅抑制点検出信
号Ｇに含まれたパルスが単一であるか複数であるかに拘
らず、単発パルス信号Ｊは概ね８クロック分の単一パル
スとなる（図３（ｄ）参照）。

【００４５】これにより、波形整形回路４２０は、クロ
ックＥを受けて動作するクロック同期式のデジタル回路
であって、振幅抑制点検出信号Ｇを受けて、受信信号Ｃ
の振幅が抑制される約２クロック分の局所的な期間を超
え且つデータ１ビット分すなわち約１６クロック分の期
間よりは短い８クロック分の所定期間内において１のパ
ルスが有ったときは元より、その所定期間内において２
以上のパルスが有ったときでも、８クロック分の所定幅
の単発パルス信号Ｊを出力するものとなっている。すな
わち、位相変化点ごとにパルスを一つだけ出力するもの
である。

【００４６】差動符号復調回路４３０は、振幅抑制点検
出信号Ｇを直接受けるのではなくその代わりに波形整形
回路４２０から出力される単発パルス信号Ｊを受け、こ
れに基づいて差動符号化の逆処理を行って復調信号Ｄを
生成するものである。そのために、先ず、差動符号復調
回路４３０は、単発パルス信号Ｊを入力しそのパルスを
受ける度に出力値を反転させるトグル動作を行うＪＫフ
リップ・フロップ４３１と、ＪＫフリップ・フロップ４
３１の出力を受けその値をクロックＥに同期してラッチ
することでそのパルスの立ち上がり／立ち下がりエッジ
をクロックＥに同期させるＤフリップ・フロップ４３２
とを具備して、単発パルス信号Ｊから、受信信号Ｃの位
相状態に対応した値のデジタル信号ＫをクロックＥに同
期して生成するようになっている（図３（ｅ）参照）。

【００４７】また、差動符号復調回路４３０は、デジタ
ル信号ＫをクロックＥの１クロック分遅延させるととも
に反転させた値を出力するＤフリップ・フロップ４３３
と、デジタル信号ＫとＤフリップ・フロップ４３３の出
力とを両入力として受けこれらの排他的論理和をパルス
信号Ｍとして出力するＥ−ＯＲゲート４３４とを具備し
て、デジタル信号Ｋのパルスの立ち上がり／立ち下がり
エッジごとに１クロック幅のパルスを持ったパルス信号
Ｍを生成し出力するものとなっている。上述した単発パ
ルス信号Ｊからデジタル信号Ｋを生成する過程より、こ
のパルス信号Ｍは単発パルス信号Ｊの立ち下がり遷移直
後にクロックＥに同期して出力されるようになっている
（図３（ｇ）参照）。

【００４８】さらに、差動符号復調回路４３０は、パル
ス信号Ｍをロード制御入力として受け最上位ビットを倍
周波タイミング信号Ｎとして出力する４ビットのバイナ
リカウンタ４３５と、倍周波タイミング信号Ｎを受けて
その立ち下がり遷移を検出して短いパルスのサンプリン
グタイミング信号Ｓを出力するローエッジ検出回路４３
６とを具備している。そこで、倍周波タイミング信号Ｎ
は、値が通常８クロックごとに反転しつづける１６クロ
ック周期のデジタル信号であるが、パルス信号Ｍのパル
スを受けるとこれに反転タイミングが一致させられるの
で（図３（ｈ）参照）、位相変化点等の振幅抑制点でク
ロックＥの波形が多少乱れたりパルス抜けしたりしてい
ても影響が累積しないようになっている。また、サンプ
リングタイミング信号Ｓは、通常１６クロックごと、即
ちデータ１ビットごとに出力されるようになっている
（図３（ｌ）参照）。

【００４９】また、差動符号復調回路４３０は、デジタ
ル信号Ｋをデータ入力とし倍周波タイミング信号Ｎをク
ロック入力として受けるＤフリップ・フロップ４３７
と、Ｄフリップ・フロップ４３７の非反転出力Ｏをデー
タ入力とし倍周波タイミング信号Ｎをクロック入力とし
て受けるＤフリップ・フロップ４３８と、Ｄフリップ・
フロップ４３７の出力ＯとＤフリップ・フロップ４３８
の非反転出力Ｐとを両入力とするＥ−ＯＲゲート４３９
とを具備している。

【００５０】この回路では、受信信号Ｃの位相状態を示
すデジタル信号Ｋが、Ｄフリップ・フロップ４３７によ
って８クロック分すなわち１／２ビット分遅延させられ
（図３（ｉ）参照）、さらにＤフリップ・フロップ４３
８によって１６クロック分すなわち１ビット分遅延させ
られる（図３（ｊ）参照）。そして、これらがＥ−ＯＲ
ゲート４３９によって１ビット乗算されて、デジタル的
に遅延検波相当の処理が行われる。これで、Ｅ−ＯＲゲ
ート４３９の出力する復調信号Ｄは、差動符号化が解か
れる。しかも、各ビットデータに該当する１６クロック
期間のほぼ中央にサンプリングタイミング信号Ｓのパル
スが来るものとなるので、位相変化点等の振幅抑制点で
クロックＥの波形が多少乱れたりパルス抜けしたりして
いても７クロック以内であれば不都合がないようになっ
ている（図３（ｋ）参照）。

【００５１】要するに、差動符号復調回路４３０は、受
信信号ＣがＤＰＳＫ等の差動符号化されたものであるこ
とに対応して、振幅抑制点検出信号Ｇに基づいてＤＰＳ
Ｋ方式での復調をデジタル的に行うもの、しかもクロッ
クＥを受けて動作するクロック同期式のデジタル回路と
なっているのである。

【００５２】内部回路としてのサンプリング回路５０及
び処理部６０は、既述したように復調信号Ｄを受けこれ
に応じたサンプリングやデータ処理等の処理をデジタル
的に行うために、クロックＥを受けて動作するクロック
同期式のデジタル回路となっている。特に、サンプリン
グ回路５０は、送信信号Ａひいては受信信号Ｃおよび復
調信号Ｄのデータが調歩同期式に則ってビットシリアル
化されたものであることに対応して、調歩同期式直並列
変換回路を具備している。そして、これによって、シリ
アルの復調信号Ｄをサンプリングタイミング信号Ｓに従
って取り込み、それを所定ビット数のパラレルデータに
変換してから処理部６０へ送出するようになっている。

【００５３】この実施例の受信機について、その具体的
な動作を説明する。送信機１００から受信機８００へ、
ビットパターン“００１…”の原データが送信される場
合を例に説明する。

【００５４】先ず、送信機１００では、調歩同期式直並
列変換回路によって原データにスタートビットおよびス
トップビットが付加されてビットパターン“０００１…
１”が生成され、変調回路によって差動符号化されてビ
ットパターン“０１００…”とされるとともにこのビッ
トパターンに対応して搬送波の位相が１６周期ごとに反
転／非反転するように変調される。こうして、送信信号
Ａが生成され、直列共振回路１２０によって位相変化点
における振幅が抑制された磁気信号Ｂが発信される。

【００５５】次に、受信機８００では、受信回路３０に
よって磁気信号Ｂが受信信号Ｃに電磁変換して受信さ
れ、クロック生成回路７００によって受信信号Ｃからク
ロックＥが生成される。クロックＥは、位相変化点で僅
かに乱れるが、基本的には搬送波と同一周波数の矩形波
となる（図３（ｂ）参照）。

【００５６】また、受信信号Ｃから振幅抑制点検出回路
４１０によって振幅抑制点検出信号Ｇが生成される。振
幅抑制点検出信号Ｇには、振幅抑制点すなわち位相変化
点でパルス群が現れる。この例のデータの場合、最初の
パルス群が現れた後、約１６クロック経過後にも次のパ
ルス群が現れ、さらに１６クロック経過後は現れないよ
うになる（図３（ｃ）参照）。

【００５７】そして、振幅抑制点検出信号Ｇから波形整
形回路４２０の波形整形処理によって単発パルス信号Ｊ
が生成され、これには２箇所の位相変化点で８クロック
幅のパルスが現れるがその後は現れないようになる（図
３（ｄ）参照）。これはビットパターン“０１００…”
に該当することになる（図３（ｅ）参照）。

【００５８】さらに、単発パルス信号Ｊから差動符号復
調回路４３０によって復調信号Ｄが生成され、ビットパ
ターン“００…”が８クロック遅れで復調される（図３
（ｋ）参照）。そして、復調信号Ｄがサンプリング回路
５０によってサンプリングされる。すなわち、最初のビ
ット“０”をスタートビットとしてサンプリングの準備
が開始され、タイミング信号Ｓに基づいて各ビットの中
央でサンプリングされる。

【００５９】こうして、スタートビット等を除いた原デ
ータのビットパターン列“００１…”が再現され、処理
部６０によってそのデータ内容に応じた処理がなされ
る。

【００６０】以上ＤＰＳＫ方式での通信を例に説明して
きたが、搬送波についての位相反転処理は行われずに、
ＤＰＳＫ方式での送受信信号における位相変化点に対応
したところで振幅が抑制されるだけの変調方式、言わば
変形のＡＳＫ方式の場合も、振幅抑制点におけるクロッ
ク波形がＤＰＳＫ方式の場合（図３（ｂ）参照）と僅か
に異なるだけで（図３（ａ）参照）、他の信号について
は全く同様となるので、本発明の直接的な適用が可能で
ある。

【００６１】

【発明の効果】以上の説明から明らかなように、本発明
の第１の解決手段の受信機にあっては、振幅抑制点検出
信号におけるパルス波形が割れてたときでも一の振幅抑
制点については単発パルスになるように波形整形するこ
とにより、小型化・薄型化のために発振回路等を排除す
るに際して位相変化点等の局所における振幅を抑制した
通信方式を採用した簡易な回路であっても信頼性が高い
受信機を実現することができるという有利な効果が有
る。

【００６２】また、本発明の第２の解決手段の受信機に
あっては、クロックを受信信号の搬送波から二値化処理
によって生成するとともに内部回路をクロック同期式と
したことにより、簡易・簡素な回路構成でも確実に発振
回路を排除するとともに高い信頼性を確保することがで
きるという有利な効果を奏する。

【００６３】また、本発明の第３，４の解決手段の受信
機にあっては、局所における振幅を抑制した通信方式と
相性の良い差動符号化方式や調歩同期式を採用したこと
により、復調回路やサンプリング回路を単にデジタル回
路化されたもの以上に簡素なものにすることができると
いう有利な効果が有る。

【図面の簡単な説明】

【図１】本発明の受信機の実施例について、そのブロ
ック図である。

【図２】その復調部の回路図である（ＤＰＳ
Ｋ）。

【図３】その信号の波形例である。

【図４】既発明の送受信システムについて、そのブロ
ック図である。

【図５】その信号の波形例である。

【図６】それに後段部も付加したときの想定ブロ
ック図である。

【図７】その受信機の一部詳細図である。

【図８】従来の送受信システムの一例である（ＡＳ
Ｋ）。

【図９】従来の送受信システムの他の例である
（ＰＳＫ）。

【図１０】従来の送受信システムの他の例である
（ＤＰＳＫ）。

【符号の説明】

１０送信機１１ドライバ１２アンテナコイル２０受信機２１受信機２２受信機３０受信回路３１アンテナコイル３２コンデンサ３３ダイオードブリッジ３４平滑回路４０ＡＳＫ復調回路４０ａＢＰＦ（バンドパスフィルタ）４０ｂ整流回路４０ｃＬＰＦ（ローパスフィルタ）４１ＰＳＫ復調回路４１ａＢＰＦ（バンドパスフィルタ）４１ｂ搬送波再生回路４１ｃ乗算回路４１ｄＬＰＦ（ローパスフィルタ）４２ＤＰＳＫ復調回路４２ａＢＰＦ（バンドパスフィルタ）４２ｂ遅延回路４２ｃ乗算回路４２ｄＬＰＦ（ローパスフィルタ）５０サンプリング回路（調歩同期式直並列変換回
路；内部回路）６０処理部（ＭＰＵ；マイクロプロセッサ；内部回
路）７０発振回路７１クロック生成回路７２クロック生成回路７２ａ全波整流回路７２ｂタンク回路７２ｃ分周回路１００送信機１２０直列共振回路（位相変化時振幅抑制手段）１２１コンデンサ２００受信機２００４１０振幅抑制点検出回路４１１全波整流回路４１２ＬＰＦ（ローパスフィルタ）４１３二値化回路４２０波形整形回路４２１Ｄフリップ・フロップ４２２シフトレジスタ４３０差動符号復調回路４３１ＪＫフリップ・フロップ（トグル回路）４３２Ｄフリップ・フロップ（ラッチ）４３３Ｄフリップ・フロップ（１クロック遅延）４３４Ｅ−ＯＲゲート（Ｅxclusive−ＯＲ；パルス
化）４３５バイナリカウンタ（サンプリングタイミング
決定）４３６ローエッジ検出回路（サンプリングタイミン
グ信号生成）４３７Ｄフリップ・フロップ（ラッチ）４３８Ｄフリップ・フロップ（１ビット遅延）４３９Ｅ−ＯＲゲート（Ｅxclusive−ＯＲ；１ビッ
ト乗算）７００クロック生成回路７０１半波整流回路７０２二値化回路８００受信機

───────────────────────────────────────────────────── フロントページの続き (72)発明者飯山恵市大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者高宮亥津雄大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】位相変化点等で局所的に振幅が抑制された
受信信号からその振幅抑制点を所定の閾値との比較に基
づく二値化処理により検出してパルスの振幅抑制点検出
信号を送出する振幅抑制点検出回路と、この振幅抑制点
検出信号に基づいて復調を行う復調回路と、この回路の
復調信号を受けこれに応じた処理を行う内部回路とを備
えた受信機であって、前記振幅抑制点検出信号を受け
て、前記受信信号の振幅が抑制される局所的な期間を超
える所定期間内において１以上のパルスが有ったとき
に、所定幅の単発パルス信号を出力する波形整形回路を
備え、前記復調回路は、前記振幅抑制点検出信号に代え
て前記波形整形回路の出力に基づいて復調を行うもので
あることを特徴とする受信機。
【請求項２】前記受信信号の搬送波から二値化処理を行
ってクロックを生成するクロック生成回路を備え、前記
内部回路は、少なくとも一部が前記クロックを受けて動
作するクロック同期式の回路であることを特徴とする請
求項１記載の受信機。
【請求項３】前記復調回路は、前記受信信号がＤＰＳＫ
等の差動符号化されたものであることに対応して、差動
符号化の逆処理を行って復調するものであることを特徴
とする請求項１又は２に記載の受信機。
【請求項４】前記内部回路は、前記受信信号のデータが
調歩同期式に則ってビットシリアル化されたものである
ことに対応して、調歩同期式直並列変換回路を具備して
前記復調回路の復調信号をサンプリングするものである
ことを特徴とする請求項１乃至請求項３の何れかに記載
された受信機。