JPH09297625A - バッテリーセーブ回路 - Google Patents
バッテリーセーブ回路Info
- Publication number
- JPH09297625A JPH09297625A JP8110671A JP11067196A JPH09297625A JP H09297625 A JPH09297625 A JP H09297625A JP 8110671 A JP8110671 A JP 8110671A JP 11067196 A JP11067196 A JP 11067196A JP H09297625 A JPH09297625 A JP H09297625A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- transistor
- bandgap reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
型電圧発生回路13を外部からの信号によりオン、オフ
でき、且つオフ時におけるIC14での消費電力を0に
できるバッテリーセーブ回路11において、バッテリー
の電源電圧Vccを電圧ロスを伴うことなくそのままバ
ンドギャップリファレンス型電圧発生回路13に印加で
きるようにする。 【解決手段】 バンドギャップリファレンス型電圧発生
回路13のカレントミラー回路13bのエミッタ・ベー
ス間にインピーダンス手段R16を接続し、該インピー
ダンス手段R16に電流を流す経路に、外部からの信号
によりオンされてカレントミラー回路13を動作させバ
ンドギャップリファレンス型電圧発生回路13を動作状
態にするスイッチング手段Q13を介挿する。
Description
回路、主として通信用等のIC内の内部電源回路のオ
ン、オフ制御を外部からの信号により為すことができ、
内部電源回路のオフ時における消費電力を0にするバッ
テリーセーブ回路に関する。
等の通信機器に用いられる通信用ICcは、図3に示す
ように、内部電源回路aとしてバンドギャップリファレ
ンス型電圧発生回路を用いている。この電圧発生回路の
出力電圧は例えばリファレンス電圧としてあるいは電源
電圧としてIC内の各部に送られる。
オフさせる方法として、その通信用ICcに対するバッ
テリーからの電源電圧の印加を停止させる方法か、ある
いはICc内に図示しないNPNトランジスタをオフ素
子として設け、これを動作させることにより内部電源回
路aへの電源電圧Vccの供給を停止させるという方法
が従来採られていた。
の電源電圧Vccの供給の停止を、通信用ICcに対す
る電源電圧を切ることにより行う方法には、マイクロコ
ンピュータでそれを行う場合、外付け部品bが増えると
いう問題があり、これが携帯型通信機器に要求される小
型化、低価格化を阻む要因になる。
NPNトランジスタを設け、これをオンさせることによ
り内部電源回路aへの電源電圧の供給を停止させるとい
う方法には、内部電源回路aのオフ時においてもその電
源電圧オフ用のNPNトランジスタがオンし続けるとい
う問題がある。これは、当然にオフ時における電力消費
を伴うので、携帯型通信機器に対するバッテリーの寿命
をより長くするという要求を阻む要因になる。
を外部からの信号によりオン、オフでき、且つオフ時に
おけるICcでの消費電力を0にできる新規なバッテリ
ーセーブ回路の開発が為され、その開発の成果に係るバ
ッテリーセーブ回路が本願出願人会社により特願平8−
98109号によって提案された。
ブ回路を説明するためのもので、(A)はバッテリーセ
ーブ回路の回路図、(B)はそれを用いた通信機器の概
略構成を示す回路ブロック図である。
路、2は内部電源回路、3は該内部電源回路2の主要部
を成すバンドギャップリファレンス型電圧発生回路、4
はこれ等を内蔵する通信用IC、5は該IC4をコント
ロールするマイクロコンピュータである。
いて説明する。
達回路を成す直列形定電圧回路6と、それに対して電源
電圧Vccを供給する経路に介挿せしめられたスイッチ
ング手段たるトランジスタQ8と、抵抗R7、R8とか
ら構成されている。
P型トランジスタで、エミッタが電源端子(Vcc)に
接続され、コレクタが出力端子(Vout)に接続され
ている。この出力端子が、スイッチング手段2のバンド
ギャップリファレンス型電圧発生回路3の電源端子に接
続されている。
続され、コレクタが抵抗R5の一端に接続されたPNP
トランジスタで、ベースが抵抗R1、R2から成るバイ
アス回路の出力点に接続されており、抵抗R5に所定の
電流を安定に供給して、抵抗R5に所定の基準電圧を発
生させる。該抵抗R5の他端は上記スイッチング手段Q
8のコレクタに接続されている。
Voutを検出するためのPNPトランジスタで、エミ
ッタが該バッテリーセーブ回路1の出力端子(Vou
t)に接続され、互いに短絡されたベースコレクタは抵
抗R3を介して上記スイッチング手段Q8のコレクタに
接続されている。
抗R3との接続点に接続されたNPNトランジスタ、Q
7はベースが上記トランジスタQ5と抵抗R5との接続
点に接続されたNPNトランジスタで、共にエミッタは
抵抗R4を介して上記スイッチング手段Q8のコレクタ
に接続されている。該トランジスタQ6と、Q7とは上
記基準電圧(即ち、トランジスタQ5と抵抗R5との接
続点の電位)と、上記出力電圧Voutをトランジスタ
Q1のVfシフトした電圧(即ち、トランジスタQ1と
抵抗R1との接続点の電位)とを比較して差動増幅する
差動アンプを構成する。
れたPNPトランジスタで、トランジスタQ6、Q7の
負荷を成す。そして、トランジスタQ3とトランジスタ
Q7との接続点に上記制御用トランジスタQ4のベース
が接続されている。
ジスタで、コレクタは定電圧回路6のアース側端子に接
続され、エミッタが接地され、そして、ベースは抵抗R
6を介してスイッチング信号入力端子に接続されてい
る。該入力端子は、マイクロコンピュータ5からの電源
スイッチング用信号(SW)が入力される端子である。
R7はトランジスタQ8のベースと接地との間に接続さ
れた抵抗である。
いて説明する。
信号が入力され、トランジスタQ8がハイになった場合
には、該トランジスタQ8がオンし、定電圧回路6は動
作可能な状態になる。すると、制御用トランジスタQ4
にはトランジスタQ7、抵抗R4、トランジスタQ8を
通る経路が形成されるので、ベース電流が流れて該トラ
ンジスタQ4がオンし、バッテリーセーブ回路1に入力
されたバッテリーからの電源電圧Vccは出力端子Vo
utを通じて内部電源回路2のバンドギャップリファレ
ンス形電圧発生回路3に伝達される。
ては、マイクロコンピュータ5からのスイッチング信号
(SW)がローになると、トランジスタQ8はオフす
る。すると、制御用トランジスタQ4にベース電流を流
す経路がトランジスタQ8により遮断され、制御用トラ
ンジスタQ4はカットオフされ、電源電圧Vccの内部
電源回路2のバンドギャップリファレンス型電圧発生回
路3への伝達が為されない。
ンジスタQ8により遮断されるので、定電圧回路6内に
おいては電流が一切流れず、消費電力が0になる。勿
論、トランジスタQ8自身もオフするのでそれには電流
が流れず、また、抵抗R6、R7に対しては電流が供給
されていない状態にあるので、バッテリーセーブ回路1
における消費電力が完全に0になる。
通信機器のオフ時における通信用IC4の消費電力を0
にすることができる。その点では優れているといえる。
ッテリーセーブ回路には、制御用トランジスタQ4によ
る電圧降下によりバッテリーからの電源電圧が低下し、
その低下した電源電圧が内部電源回路2のバンドギャッ
プリファレンス型電圧発生回路3に印加され、バンドギ
ャップリファレンス型電圧発生回路3の動作に最低限必
要な電源電圧が高くなるという問題があった。これは、
バッテリーの電圧が例えば3Vと低く、PHS、コード
レスフォン等の携帯用機器等に用いられるものに関して
は特に看過できない重大な問題である。
は、基本的には直列形定電圧回路6により構成されてお
り、電源電圧入力端子(Vcc)と、出力端子(Vou
t)との間には制御用トランジスタQ4が介在する。従
って、これにより該トランジスタQ4のエミッタ・コレ
クタ間電圧VCEQ4の電圧降下が生じる。この値は、飽和
を避けるため例えば0.3〜0.4V程度に設定されて
おり(飽和の場合は略0.2V程度)、従って、0.3
〜0.4V程度電源電圧Vccより低い電圧[ Vcc−
VCEQ4(=0.3〜0.4V)] がバンドギャップリフ
ァレンス型電圧発生回路3に印加されるのである。
3Vとすると、バッテリーセーブ回路1の出力電圧Vo
utは2.7〜2.6Vにしかならない。一方、バンド
ギャップリファレンス型電圧発生回路3は一般に1.3
〜1.4V(2Vf)の出力電圧を発生し、それより約
1.3〜1.4V(2Vf)以上高い電圧を電源電圧と
して必要とする。従って、電源電圧Vccが3V程度の
ときはまあまあバンドギャップリファレンス型電圧発生
回路3が正常に動作するが、バッテリーの消耗によりV
ccがほんの僅か低下すると、バンドギャップリファレ
ンス型電圧発生回路3の正常動作を期待できなくなるの
である。
されたものであり、IC内部に設けられ、IC内部の内
部電源回路を外部からの信号によりオン、オフでき、且
つオフ時におけるICでの消費電力を0にできるバッテ
リーセーブ回路において、バッテリーの電源電圧を電圧
ロスを伴うことなくそのままバンドギャップリファレン
ス型電圧発生回路に印加できるようにすることを目的と
する。
回路は、バンドギャップリファレンス型電圧発生回路の
カレントミラー回路のエミッタ・ベース間にインピーダ
ンス手段を接続し、該インピーダンス手段に電流を流す
経路に、外部からの信号によりオンされて上記カレント
ミラー回路を動作させ上記バンドギャップリファレンス
型電圧発生回路を動作状態にするスイッチング手段を介
挿したことを特徴とする。
れば、スイッチング手段がオフのときは、該スイッチン
グ手段自身電力を消耗しないのみならず、上記インピー
ダンス手段にも電流が流れないので、バンドギャップリ
ファレンス型電圧発生回路のカレントミラー回路のエミ
ッタ・ベース間に電圧が発生し得ない。従って、カレン
トミラー回路には電流が流れずバンドギャップリファレ
ンス型電圧発生回路が電力消費0の動作停止状態を保
つ。
圧発生回路へ電源電圧を伝達する経路に電圧降下を生ぜ
しめる素子を介在させないので、バッテリーセーブ回路
によって電源電圧を低下させるおそれがなく、バッテリ
ーの電圧を全く低下させること無くバンドギャップリフ
ァレンス型電圧発生回路にその電源電圧として与えるこ
とが可能になる。
従って詳細に説明する。
の実施の形態を示す回路図である。図面において、14
は通信用IC、11は該通信用IC14内のバッテリー
セーブ回路、13は通信用IC14内の各部分に電源電
圧あるいはリファレンス電圧を供給する内部電源回路を
成すバンドギャップリファレンス型電圧発生回路で、主
部13aとそれに電源電圧を伝達する(電流を供給す
る)カレントミラー回路13bとからなる。
説明する。Q13はベース接地されたトランジスタで、
抵抗R13を介して外部(例えば図1では図示しないコ
ントロール用マイクロコンピュータ)からの信号を受け
るとオンする。R14は該トランジスタQ13のベース
と接地との間に接続された抵抗である。
ると共に抵抗R15を介して上記トランジスタQ13の
コレクタに接続された一対の差動トランジスタで、その
内の一方のトランジスタQ11はコレクタが抵抗R16
を介して電源電圧(Vcc)端子に接続されている。他
方のトランジスタQ12はコレクタが電源電圧(Vc
c)端子に接続され、ベースがバンドギャップリファレ
ンス型電圧発生回路13のカレントミラー回路13b
と、主部13aとの一方の接続点aに接続されている。
接続された抵抗で、他端が抵抗R12を介してトランジ
スタQ13のコレクタに接続され、該抵抗R12とR1
1との接続点が上記トランジスタQ11のベースに接続
されている。
発生回路13について説明する。Q15、Q16はエミ
ッタが電源電圧(Vcc)端子に接続され、ベース同士
が接続されてカレントミラー回路13bを構成するPN
Pトランジスタで、そのエミッタ・ベース間に抵抗(特
許請求の範囲でいうインピーダンス手段)R16が接続
されており、該抵抗R16に電流が流れたときその端子
電圧によりベースバイアスされてバンドギャップリファ
レンス型電圧発生回路13の主部13aに一対の互いに
等しい電流Io、Ioを供給する。尚、バンドギャップ
リファレンス型電圧発生回路13の主部13aは一般の
ものと異なるところはないのでその説明は省略する。
トランジスタQ13にベース電流が流れると、それがオ
ン状態になる。すると、抵抗R11と、R13からなる
バイアス回路に電流が流れ、トランジスタQ11がター
ンオンして抵抗R16に電流が流れる。すると、上記カ
レントミラー回路13bがターンオンし、バンドギャッ
プリファレンス型電圧発生回路13の主部13aに電流
Io、Ioを供給し、その結果、該主部13aから出力
電圧1.3〜1.4Vを発生する。この出力電圧はIC
内の各部分に電源電圧としてあるいはリファレンス電圧
として送られる。それと共に、トランジスタQ12もタ
ーンオンする。
プを成し、トランジスタQ12のベースが接続された接
続点aの電位が、トランジスタQ11のベースが接続さ
れたところの抵抗R11とR12との接続点bの電位に
等しくなるようにフィードバックがかかり、安定動作状
態になる。即ち、接続点aの電位が接続点bの電位より
も高くなるとトランジスタQ12の電流が増えその分ト
ランジスタQ11の電流が減り、抵抗R16の電圧降下
が低下する。従って、トランジスタQ15、Q16のベ
ースバイアスが浅くなり、そのコレクタ・エミッタ間電
圧VCEQ15 、V CEQ16 が上がる。その結果、接続点aの
レベルが下がる。逆に、接続点aがbよりも電位が低く
なると、上記差動アンプにより接続点aのレベルを高め
るように帰還がかかる。従って、常に接続点aは差動ア
ンプの働きにより接続点bと等しい電位になるように電
位をコントロールされ、バンドギャップリファレンス型
電圧発生回路13が安定動作する。抵抗R15はその差
動アンプのゲインを規定する。
い状態、即ち信号がローになると、トランジスタQ13
がオフする。すると、トランジスタQ11、Q12には
電流が流れ得ない。即ち、トランジスタQ11、Q12
はターンオフする。その結果、抵抗R16には電流が流
れ得ない状態になる。すると、カレントミラー回路13
bを構成するトランジスタQ15、Q16は共に、ベー
ス・エミッタ間に電圧を受けない状態になり、ターンオ
フする。その結果、バンドギャップリファレンス型電圧
発生回路13の主部13aには電流Io、Ioが供給さ
れない状態になり、バンドギャップリファレンス型電圧
発生回路13は全く電力を消費しない状態での動作停止
状態になる。すると、IC14にある例えば受信系、送
信系の回路は完全にオフ状態になる。
ジスタQ13のオフにより上記トランジスタQ11、Q
12がオフするのみならず、トランジスタQ11をベー
スバイアスする抵抗R11、R12にも電流が流れなく
なるので、一切電力を消費しない状態になる。
バンドギャップリファレンス型電圧発生回路13を外部
からのコントロール信号によりオン、オフ制御すること
ができると共に、バンドギャップリファレンス型電圧発
生回路13のオフ時における電力消費量を0にすること
ができる。従って、バッテリーの無駄な消耗を回避する
ことができ、延いては長寿命化を図ることができる。
に示す出願済みのバッテリーセーブ回路1のように直列
形定電圧回路を用いておらず、電源電圧Vccをバンド
ギャップリファレンス型電圧発生回路13に伝達する経
路には電圧降下を生ぜしめる回路素子を設けていない。
従って、バッテリーからの電源電圧Vccを何等低下さ
せること無くバンドギャップリファレンス型電圧発生回
路13に印加することができる。即ち、従来のバッテリ
ーセーブ回路1の制御用トランジスタQ4によるエミッ
タ・コレクタ間電圧VCEQ4の電圧ロスをなくすことがで
き、コードレスファン等携帯用機器を使用する場合にお
いて生じるバッテリーの電圧の低下に関しての許容範囲
をその分広くすることができるのである。
発生回路13がオフしその出力電圧が0Vになった場合
に動作を停止し消費電力が完全に0になる受或いは送信
回路の一つの具体例を示す回路図である。
発明の本質が有るわけではないので詳細な説明をしない
が、簡単に説明をする。
路13からリファレンス電圧が出力が発生すると、それ
に伴ってトランジスタQaがオンし、その結果、トラン
ジスタQbがオンする。すると、該トランジスタQc、
Qdがオンし、入力本信号Vinが増幅されて出力信号
Voutとなる。
セーブ回路11によりバンドギャップリファレンス型電
圧発生回路13がリファレンス電圧を発生しない状態に
なると、トランジスタQaがオフし、トランジスタQb
がオフするので、その結果、トランジスタQc、Qdが
オフする。すると入力本信号Vinを増幅する増幅回路
には電流が流れ得ず、消費電流0の状態で動作を停止す
る。従って、IC内における消費電力は0にでき得る。
スイッチング手段がオフのときは、該スイッチング手段
自身電力を消耗しないのみならず、上記インピーダンス
手段にも電流が流れないので、バンドギャップリファレ
ンス型電圧発生回路のカレントミラー回路のエミッタ・
ベース間に電圧が発生し得ない。従って、カレントミラ
ー回路には電流が流れずバンドギャップリファレンス型
電圧発生回路が電力消費0での動作停止状態を保つ。
圧発生回路へ電源電圧を伝達する経路に電圧降下を生ぜ
しめる手段を介在させないので、バッテリーセーブ回路
によって電源電圧を低下させるおそれがなく、従って、
バッテリーの電圧を全く低下させること無くバンドギャ
ップリファレンス型電圧発生回路にその電源電圧として
与えることが可能になる。
態を示す回路図である。
ドギャップリファレンス型電圧発生回路が出力電圧をリ
ファレンス電圧として受け、該電圧が0Vになると消費
電力が0になる送或いは受信回路の具体例を示す回路図
である。
ク図である。
テリーセーブ回路を説明するためのもので、(A)はバ
ッテリーセーブ回路の回路図、(B)は該バッテリーセ
ーブ回路を用いた機器(通信機器)の概略構成を示す回
路ブロック図である。
ャップリファレンス型電圧発生回路、13a・・・主
部、13b・・・主部に電源電圧を伝達するカレントミ
ラー回路、Q13・・・スイッチング手段、R16・・
・インピーダンス手段
Claims (1)
- 【請求項1】 バンドギャップリファレンス型電圧発生
回路の主部に対してバッテリーからの電源電圧を伝達す
るカレントミラー回路のエミッタ・ベース間に接続され
たインピーダンス手段と、 上記インピーダンス手段に電流を流す経路に介挿され、
外部からの信号によりオンされて上記カレントミラー回
路を動作させ上記バンドギャップリファレンス型電圧発
生回路を動作状態にするスイッチング手段と、 を有することを特徴とするバッテリーセーブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067196A JP3525620B2 (ja) | 1996-05-01 | 1996-05-01 | バッテリーセーブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067196A JP3525620B2 (ja) | 1996-05-01 | 1996-05-01 | バッテリーセーブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09297625A true JPH09297625A (ja) | 1997-11-18 |
| JP3525620B2 JP3525620B2 (ja) | 2004-05-10 |
Family
ID=14541519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11067196A Expired - Fee Related JP3525620B2 (ja) | 1996-05-01 | 1996-05-01 | バッテリーセーブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525620B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337237B1 (ko) * | 2000-03-15 | 2002-05-17 | 김효종 | 스위칭 전원 장치의 절전 회로 |
| DE102004002423B4 (de) * | 2004-01-16 | 2015-12-03 | Infineon Technologies Ag | Bandabstand-Referenzschaltung |
| US9515503B2 (en) | 2013-09-17 | 2016-12-06 | Kabushiki Kaisha Toshiba | Battery monitoring device and battery monitoring system |
-
1996
- 1996-05-01 JP JP11067196A patent/JP3525620B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337237B1 (ko) * | 2000-03-15 | 2002-05-17 | 김효종 | 스위칭 전원 장치의 절전 회로 |
| DE102004002423B4 (de) * | 2004-01-16 | 2015-12-03 | Infineon Technologies Ag | Bandabstand-Referenzschaltung |
| US9515503B2 (en) | 2013-09-17 | 2016-12-06 | Kabushiki Kaisha Toshiba | Battery monitoring device and battery monitoring system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3525620B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460721B1 (ko) | 전력 증폭기의 동작전류 제어 회로 | |
| KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
| CN100476681C (zh) | 恒定电压产生器及使用它的电子设备 | |
| US4495429A (en) | Limiter amplifier | |
| US5422600A (en) | Amplifier input stage with charge pump supplying a differential transistor pair | |
| US7573324B2 (en) | Reference voltage generator | |
| EP0468760A1 (en) | Amplifier having two operating modes | |
| US6903609B2 (en) | Operational amplifier | |
| JPH09297625A (ja) | バッテリーセーブ回路 | |
| JPH1124764A (ja) | 直流安定化電源装置 | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| US6011427A (en) | High efficiency base current helper | |
| US6154063A (en) | Class AB emitter follower buffers | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP2005303603A (ja) | 出力回路 | |
| JP2001166840A (ja) | 定電圧発生回路 | |
| JPH09288522A (ja) | バッテリーセーブ回路 | |
| JP3530438B2 (ja) | オーバードライブ防止駆動回路 | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JP2006165707A (ja) | トランジスタ飽和防止回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPH0675017U (ja) | 基準電源回路 | |
| JPH0354500B2 (ja) | ||
| JPS63279310A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |