JPH09298169A - 集積化タングステン−シリサイドプロセス - Google Patents
集積化タングステン−シリサイドプロセスInfo
- Publication number
- JPH09298169A JPH09298169A JP9004093A JP409397A JPH09298169A JP H09298169 A JPH09298169 A JP H09298169A JP 9004093 A JP9004093 A JP 9004093A JP 409397 A JP409397 A JP 409397A JP H09298169 A JPH09298169 A JP H09298169A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- layer
- silicide
- silicide layer
- sih
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/42—Silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
- H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ノンドープシリコンキャップなし
で、ドープシリコン層上にシリサイドを形成する方法を
提供する。 【解決手段】 第１の方法では、ドープシリコン層が、
モノシラン（ＳｉＨ4）を含む第１のガス混合物に晒さ
れてモノシラン暴露ドープシリコン表面を形成する。次
に、ＳｉＨ4とＷＦ6の還元反応により形成された第１の
タングステン−シリサイド層が、モノシラン暴露ドープ
シリコン表面上に形成される。ＳｉＨ2Ｃｌ2とＷＦ6の
還元反応により形成された第２のタングステン−シリサ
イド層が第１のタングステン−シリサイド層上に形成さ
れる。第２の方法においては、ドープアモルファスシリ
コン層が形成される。ＳｉＨ2Ｃｌ2とＷＦ6の還元反応
により形成されたタングステン−シリサイド層がその
後、アモルファスシリコン層上に堆積される。
で、ドープシリコン層上にシリサイドを形成する方法を
提供する。 【解決手段】 第１の方法では、ドープシリコン層が、
モノシラン（ＳｉＨ4）を含む第１のガス混合物に晒さ
れてモノシラン暴露ドープシリコン表面を形成する。次
に、ＳｉＨ4とＷＦ6の還元反応により形成された第１の
タングステン−シリサイド層が、モノシラン暴露ドープ
シリコン表面上に形成される。ＳｉＨ2Ｃｌ2とＷＦ6の
還元反応により形成された第２のタングステン−シリサ
イド層が第１のタングステン−シリサイド層上に形成さ
れる。第２の方法においては、ドープアモルファスシリ
コン層が形成される。ＳｉＨ2Ｃｌ2とＷＦ6の還元反応
により形成されたタングステン−シリサイド層がその
後、アモルファスシリコン層上に堆積される。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜およびその製
造方法に関するものであり、特にシリコン／タングステ
ン−シリサイド組成物薄膜、およびその製方法に関する
ものである。
造方法に関するものであり、特にシリコン／タングステ
ン−シリサイド組成物薄膜、およびその製方法に関する
ものである。
【０００２】
【従来の技術】ＶＬＳＩ回路の形状がより小さなものと
なるにつれ、結合路およびゲート電極に伴う抵抗を下げ
る必要性がますます強まってくる。ポリシリコンは、ゲ
ート電極および相互接続路の形成に何年間も広く使用さ
れている。ポリシリコンは、しかしながら、その高いバ
ルク抵抗（0.7mohm-cm）のためにある程度の制限があっ
た。ドープされたポリシリコン膜の最上に形成された低
抵抗シリサイドからなるポリサイド膜は、ゲート電極お
よび相互結合の抵抗を減少してより速くかつより低い電
力消費集積回路を形成する目的で、ポリシリコン膜の代
わりに使用されている。
なるにつれ、結合路およびゲート電極に伴う抵抗を下げ
る必要性がますます強まってくる。ポリシリコンは、ゲ
ート電極および相互接続路の形成に何年間も広く使用さ
れている。ポリシリコンは、しかしながら、その高いバ
ルク抵抗（0.7mohm-cm）のためにある程度の制限があっ
た。ドープされたポリシリコン膜の最上に形成された低
抵抗シリサイドからなるポリサイド膜は、ゲート電極お
よび相互結合の抵抗を減少してより速くかつより低い電
力消費集積回路を形成する目的で、ポリシリコン膜の代
わりに使用されている。
【０００３】ドープされたポリシリコン層上に形成され
たタングステン−シリサイドを有するポリサイド膜は、
ゲート電極および相互結合路として、多くの金属酸化物
半導体（ＭＯＳ）プロセスで広く使用されている。ドー
プされたポリシリコン／タングステン−シリサイドゲー
ト電極の製造においては、図１に示されるように、約１
０００オングストロームのドープされたポリシリコン層
１０４が、ウエハまたは基板１００の表面上の形成され
たゲート誘電層１０２上に堆積されたブランケットであ
る。ポリシリコン層１０４と厚さにおいて同程度のタン
グステン−シリサイド層１０６が、その後ドープされた
ポリシリコン層１０４上に、「ポリサイド」スタック１
０８を形成するために堆積される。タングステン−シリ
サイド層１０６は、モノシラン（ＳｉＨ4）および６フ
ッ化タングステン（ＷＦ6）の還元反応を用いて化学蒸
気堆積（ＣＶＤ）法により形成可能である。そのような
堆積技術は、ウエハの表面に亙って均一な厚さと、相対
的に滑らかな最上表面を有する良質の膜を形成する。し
かしながら残念なことに、ＳｉＨ4を用いたＷＦ6還元に
よりタングステン−シリサイド層を形成することは、製
造装置に損傷を与えたりまたは破壊し得る、かなりの量
のフッ素元素をタングステン−シリサイド層に導入す
る。
たタングステン−シリサイドを有するポリサイド膜は、
ゲート電極および相互結合路として、多くの金属酸化物
半導体（ＭＯＳ）プロセスで広く使用されている。ドー
プされたポリシリコン／タングステン−シリサイドゲー
ト電極の製造においては、図１に示されるように、約１
０００オングストロームのドープされたポリシリコン層
１０４が、ウエハまたは基板１００の表面上の形成され
たゲート誘電層１０２上に堆積されたブランケットであ
る。ポリシリコン層１０４と厚さにおいて同程度のタン
グステン−シリサイド層１０６が、その後ドープされた
ポリシリコン層１０４上に、「ポリサイド」スタック１
０８を形成するために堆積される。タングステン−シリ
サイド層１０６は、モノシラン（ＳｉＨ4）および６フ
ッ化タングステン（ＷＦ6）の還元反応を用いて化学蒸
気堆積（ＣＶＤ）法により形成可能である。そのような
堆積技術は、ウエハの表面に亙って均一な厚さと、相対
的に滑らかな最上表面を有する良質の膜を形成する。し
かしながら残念なことに、ＳｉＨ4を用いたＷＦ6還元に
よりタングステン−シリサイド層を形成することは、製
造装置に損傷を与えたりまたは破壊し得る、かなりの量
のフッ素元素をタングステン−シリサイド層に導入す
る。
【０００４】フッ素導入を減少させるために、タングス
テン−シリサイド層１１０は、ジクロロシラン（ＤＣＳ
またはＳｉＨ2Ｃｌ2）および６フッ化タングステン（Ｗ
Ｆ6）の還元反応を用いてＣＶＤにより形成させること
も可能である。そのようなＤＣＳを基礎とした反応はフ
ッ素導入を十分抑制するが、膜はポリシリコン層１０４
のドーパント不純物が良好な核化を妨げるので、低品質
のものとなる。その結果、図２に示されるように、膜は
ウエハ表面上に不均一に形成され、許容できない表面粗
さを与えるものとなる。そのようなポリサイド膜１１２
はＶＬＳＩ製造においては許容できないものである。Ｄ
ＣＳを基礎とした、ドープされたポリシリコン層上のタ
ングステン−シリサイド層を形成する反応の他の問題
は、そのような堆積技術は、タングステンに富む境界面
を形成するが、このことは装置性能に逆の影響をもたら
すことが知られているし、電子転移および高膜ストレス
のような信頼性の問題を引き起こすという境界面でのポ
リシリコンドーパントの存在は、また、望ましくないタ
ングステンに富む境界形成をもたらすことが有り得る。
テン−シリサイド層１１０は、ジクロロシラン（ＤＣＳ
またはＳｉＨ2Ｃｌ2）および６フッ化タングステン（Ｗ
Ｆ6）の還元反応を用いてＣＶＤにより形成させること
も可能である。そのようなＤＣＳを基礎とした反応はフ
ッ素導入を十分抑制するが、膜はポリシリコン層１０４
のドーパント不純物が良好な核化を妨げるので、低品質
のものとなる。その結果、図２に示されるように、膜は
ウエハ表面上に不均一に形成され、許容できない表面粗
さを与えるものとなる。そのようなポリサイド膜１１２
はＶＬＳＩ製造においては許容できないものである。Ｄ
ＣＳを基礎とした、ドープされたポリシリコン層上のタ
ングステン−シリサイド層を形成する反応の他の問題
は、そのような堆積技術は、タングステンに富む境界面
を形成するが、このことは装置性能に逆の影響をもたら
すことが知られているし、電子転移および高膜ストレス
のような信頼性の問題を引き起こすという境界面でのポ
リシリコンドーパントの存在は、また、望ましくないタ
ングステンに富む境界形成をもたらすことが有り得る。
【０００５】ＷＦ6のＤＣＳ還元による良品質のタング
ステン−シリサイド膜を製造するためには、ドープされ
たポリシリコン層上に薄い、少なくとも１５０オングス
トロームのドープされていないポリシリコンキャップ層
１０４を形成することが必要であることが見出された。
ドープされていないキャップ層１１４は、ドープされた
ポリシリコン層１１４中のドーパント不純物と、ＤＣＳ
を基本としたタングステン−シリサイド膜１１６の間に
障壁を設ける。このようにして、ＤＣＳに基づくタング
ステン−シリサイド膜１１６は、良好な均一性と、ウエ
ハ全体に亙って十分滑らかな表面をもって形成され得
る。しかし、残念なことに、そのような技術は１０００
オングストロームより大きい厚さを有するポリサイド膜
１２０についてのみ有効である。１０００オングストロ
ーム以下のより薄い膜のためには、ドープされていない
キャップ層１１４であって、十分な障壁を生じさせるた
めになお少なくとも１５０オングストロームである必要
があり、総膜厚さが大き過ぎるものであり、ポリサイド
膜１２０の総ドーパント濃度の実質的な減少をもたら
し、すなわち総抵抗を増加する結果をもたらす。ポリシ
リコン層１０４のドープ濃度水準をキャップ層１１４を
オフセットするために増加させる試みは、ドーパントの
ゲート酸化物１０２への拡散の結果をもたらし、従って
装置性能を下げそして損傷を与える結果となる。
ステン−シリサイド膜を製造するためには、ドープされ
たポリシリコン層上に薄い、少なくとも１５０オングス
トロームのドープされていないポリシリコンキャップ層
１０４を形成することが必要であることが見出された。
ドープされていないキャップ層１１４は、ドープされた
ポリシリコン層１１４中のドーパント不純物と、ＤＣＳ
を基本としたタングステン−シリサイド膜１１６の間に
障壁を設ける。このようにして、ＤＣＳに基づくタング
ステン−シリサイド膜１１６は、良好な均一性と、ウエ
ハ全体に亙って十分滑らかな表面をもって形成され得
る。しかし、残念なことに、そのような技術は１０００
オングストロームより大きい厚さを有するポリサイド膜
１２０についてのみ有効である。１０００オングストロ
ーム以下のより薄い膜のためには、ドープされていない
キャップ層１１４であって、十分な障壁を生じさせるた
めになお少なくとも１５０オングストロームである必要
があり、総膜厚さが大き過ぎるものであり、ポリサイド
膜１２０の総ドーパント濃度の実質的な減少をもたら
し、すなわち総抵抗を増加する結果をもたらす。ポリシ
リコン層１０４のドープ濃度水準をキャップ層１１４を
オフセットするために増加させる試みは、ドーパントの
ゲート酸化物１０２への拡散の結果をもたらし、従って
装置性能を下げそして損傷を与える結果となる。
【０００６】従って、薄い低抵抗ポリサイド膜であっ
て、均一の厚みと、滑らかな最上表面を有するものであ
り、望ましくない量のフッ素を導入せず、またタングス
テンに富む境界面を持たないものを形成する方法が望ま
しい。
て、均一の厚みと、滑らかな最上表面を有するものであ
り、望ましくない量のフッ素を導入せず、またタングス
テンに富む境界面を持たないものを形成する方法が望ま
しい。
【０００７】
【発明が解決しようとする課題】本発明は、ノンドープ
シリコンキャップなしで、ドープシリコン層上にシリサ
イドを形成する方法を提供する。
シリコンキャップなしで、ドープシリコン層上にシリサ
イドを形成する方法を提供する。
【０００８】
【課題を解決するための手段】本発明の第１の方法で
は、ドープシリコン層が、モノシラン（ＳｉＨ4）を含
む第１のガス混合物に晒されてモノシラン暴露ドープシ
リコン表面を形成する。次に、ＳｉＨ4とＷＦ6の還元反
応により形成された第１のタングステン−シリサイド層
が、モノシラン暴露ドープシリコン表面上に形成され
る。ＳｉＨ2Ｃｌ2とＷＦ6の還元反応により形成された
第２のタングステン−シリサイド層が第１のタングステ
ン−シリサイド層上に形成される。また本発明の第２の
方法においては、ドープされたアモルファスシリコン層
が形成される。ＳｉＨ2Ｃｌ2とＷＦ6の還元反応により
形成されたタングステン−シリサイド層がその後、アモ
ルファスシリコン層上に堆積される。
は、ドープシリコン層が、モノシラン（ＳｉＨ4）を含
む第１のガス混合物に晒されてモノシラン暴露ドープシ
リコン表面を形成する。次に、ＳｉＨ4とＷＦ6の還元反
応により形成された第１のタングステン−シリサイド層
が、モノシラン暴露ドープシリコン表面上に形成され
る。ＳｉＨ2Ｃｌ2とＷＦ6の還元反応により形成された
第２のタングステン−シリサイド層が第１のタングステ
ン−シリサイド層上に形成される。また本発明の第２の
方法においては、ドープされたアモルファスシリコン層
が形成される。ＳｉＨ2Ｃｌ2とＷＦ6の還元反応により
形成されたタングステン−シリサイド層がその後、アモ
ルファスシリコン層上に堆積される。
【０００９】より詳しくは、本発明は、シリコン層上に
シリサイドを形成する方法であって、モノシラン（Ｓｉ
Ｈ4）を有する第１のガス混合物から形成される第１の
タングステン−シリサイド層を前記シリコン層上に形成
するステップと、さらにジクロロシラン（ＤＣＳ）を有
する第２のガス混合物から形成される第２のタングステ
ン−シリサイド層を前記第１のタングステン−シリサイ
ド層上に形成するステップとを有する方法を提供するも
のである。
シリサイドを形成する方法であって、モノシラン（Ｓｉ
Ｈ4）を有する第１のガス混合物から形成される第１の
タングステン−シリサイド層を前記シリコン層上に形成
するステップと、さらにジクロロシラン（ＤＣＳ）を有
する第２のガス混合物から形成される第２のタングステ
ン−シリサイド層を前記第１のタングステン−シリサイ
ド層上に形成するステップとを有する方法を提供するも
のである。
【００１０】また、本発明は、前記記載の方法であっ
て、さらに前記シリコン層を、前記第１のタングステン
−シリサイド層を形成するに先行してモノシラン（Ｓｉ
Ｈ4）を含む第３のガスに暴露するステップを有する方
法を提供するものである。また、本発明は前記記載の方
法であって、さらに前記第２のタングステン−シリサイ
ド層を第４のシランを含むガスに暴露するステップを有
する方法を提供するものである。
て、さらに前記シリコン層を、前記第１のタングステン
−シリサイド層を形成するに先行してモノシラン（Ｓｉ
Ｈ4）を含む第３のガスに暴露するステップを有する方
法を提供するものである。また、本発明は前記記載の方
法であって、さらに前記第２のタングステン−シリサイ
ド層を第４のシランを含むガスに暴露するステップを有
する方法を提供するものである。
【００１１】また、本発明は、前記記載の方法であっ
て、前記第１のガス混合物がさらにＷＦ6を含み、前記
第１のガス混合物のＷＦ6：ＳｉＨ4比が約１００である
方法を提供するものである。
て、前記第１のガス混合物がさらにＷＦ6を含み、前記
第１のガス混合物のＷＦ6：ＳｉＨ4比が約１００である
方法を提供するものである。
【００１２】また、本発明は、前記記載の方法であっ
て、前記第１のタングステン−シリサイド層が、圧力
０．２から１０Ｔの範囲、および温度４５０から６２５
℃の範囲で形成される方法を提供するものである。
て、前記第１のタングステン−シリサイド層が、圧力
０．２から１０Ｔの範囲、および温度４５０から６２５
℃の範囲で形成される方法を提供するものである。
【００１３】また、本発明は、前記記載の方法であっ
て、前記第１のタングステン−シリサイド層が、前記第
２のタングステン−シリサイド層のＳｉ：Ｗ比より大き
いかまたは等しいＳｉ：Ｗ比を有する方法を提供するも
のである。
て、前記第１のタングステン−シリサイド層が、前記第
２のタングステン−シリサイド層のＳｉ：Ｗ比より大き
いかまたは等しいＳｉ：Ｗ比を有する方法を提供するも
のである。
【００１４】また、本発明は、前記記載の方法であっ
て、 前記シリコン層が多結晶シリコンである方法を提
供するものである。
て、 前記シリコン層が多結晶シリコンである方法を提
供するものである。
【００１５】また、本発明は、前記記載の方法であっ
て、 前記シリコン層がアモルファスシリコンである方
法を提供するものである。
て、 前記シリコン層がアモルファスシリコンである方
法を提供するものである。
【００１６】さらに、本発明は、ドープポリシリコン層
上にシリサイドを形成する方法であって、前記ドープポ
リシリコン層を、モノシラン（ＳｉＨ4）を含む第１の
ガス混合物に暴露してモノシラン暴露ポリシリコン表面
を形成し、前記モノシラン暴露ドープポリシリコン表面
上に、ＳｉＨ4とＷＦ6の還元反応から形成される第１の
タングステン−シリサイド層を形成し、さらに前記第１
のタングステン−シリサイド層上に、ＤＣＳとＷＦ6の
還元反応から形成される第２のタングステン−シリサイ
ド層を形成するステップを有する方法を提供するもので
ある。
上にシリサイドを形成する方法であって、前記ドープポ
リシリコン層を、モノシラン（ＳｉＨ4）を含む第１の
ガス混合物に暴露してモノシラン暴露ポリシリコン表面
を形成し、前記モノシラン暴露ドープポリシリコン表面
上に、ＳｉＨ4とＷＦ6の還元反応から形成される第１の
タングステン−シリサイド層を形成し、さらに前記第１
のタングステン−シリサイド層上に、ＤＣＳとＷＦ6の
還元反応から形成される第２のタングステン−シリサイ
ド層を形成するステップを有する方法を提供するもので
ある。
【００１７】また、本発明は前記記載の方法であって、
前記第１のタングステン−シリサイド層が約１００オン
グストロームの厚みで形成される方法を提供するもので
ある。
前記第１のタングステン−シリサイド層が約１００オン
グストロームの厚みで形成される方法を提供するもので
ある。
【００１８】また、本発明は、前記記載の方法であっ
て、前記第１のタングステン−シリサイド層が、Ｗ
Ｆ6：ＳｉＨ4比が約１００であるガス混合物から形成さ
れる方法を提供するものである。
て、前記第１のタングステン−シリサイド層が、Ｗ
Ｆ6：ＳｉＨ4比が約１００であるガス混合物から形成さ
れる方法を提供するものである。
【００１９】また、本発明は、前記記載の方法であっ
て、前記第１のタングステン−シリサイド層が、前記第
２のタングステン−シリサイド層のＳｉ：Ｗ比より大き
いかまたは等しいＳｉ：Ｗ比を有する方法を提供するも
のである。
て、前記第１のタングステン−シリサイド層が、前記第
２のタングステン−シリサイド層のＳｉ：Ｗ比より大き
いかまたは等しいＳｉ：Ｗ比を有する方法を提供するも
のである。
【００２０】また、本発明は、前記記載の方法であっ
て、さらに第２のタングステン−シリサイド層を第２の
シランを含むガス混合物に暴露するステップを有する方
法を提供するものである。
て、さらに第２のタングステン−シリサイド層を第２の
シランを含むガス混合物に暴露するステップを有する方
法を提供するものである。
【００２１】さらに本発明は、シリコン層と、前記シリ
コン層上に形成されるＳｉＨ4に基づくタングステン−
シリサイド層と、前記ＳｉＨ4に基づくタングステン−
シリサイド層上に形成されるＳｉＨ2Ｃｌ2に基づくタン
グステン−シリサイド層を有する組成物薄膜を提供する
ものである。
コン層上に形成されるＳｉＨ4に基づくタングステン−
シリサイド層と、前記ＳｉＨ4に基づくタングステン−
シリサイド層上に形成されるＳｉＨ2Ｃｌ2に基づくタン
グステン−シリサイド層を有する組成物薄膜を提供する
ものである。
【００２２】また、本発明は、前記記載の組成物薄膜で
あって、前記ＳｉＨ4に基づくタングステン−シリサイ
ド層が約１００オングストロームの厚みを有する組成物
薄膜を提供するものである。
あって、前記ＳｉＨ4に基づくタングステン−シリサイ
ド層が約１００オングストロームの厚みを有する組成物
薄膜を提供するものである。
【００２３】また、本発明は前記記載の組成物薄膜であ
って、前記ＳｉＨ4に基づくタングステン−シリサイド
層が、前記ＳｉＨ2Ｃｌ2に基づくタングステン−シリサ
イド層のＳｉ：Ｗ比より大きいかまたは等しいＳｉ：Ｗ
比を有する組成物薄膜を提供するものである。
って、前記ＳｉＨ4に基づくタングステン−シリサイド
層が、前記ＳｉＨ2Ｃｌ2に基づくタングステン−シリサ
イド層のＳｉ：Ｗ比より大きいかまたは等しいＳｉ：Ｗ
比を有する組成物薄膜を提供するものである。
【００２４】また本発明は、前記記載の組成物薄膜であ
って、前記シリコン層がアモルファスシリコン層である
組成物薄膜を提供するものである。
って、前記シリコン層がアモルファスシリコン層である
組成物薄膜を提供するものである。
【００２５】また、本発明は前記記載の組成物薄膜であ
って、前記シリコン層が多結晶シリコン層である組成物
薄膜を提供するものである。
って、前記シリコン層が多結晶シリコン層である組成物
薄膜を提供するものである。
【００２６】また、本発明は、前記記載の組成物薄膜で
あって、前記多結晶シリコン層がドープされている組成
物薄膜を提供するものである。
あって、前記多結晶シリコン層がドープされている組成
物薄膜を提供するものである。
【００２７】また、本発明は、前記記載の組成物薄膜で
あって、前記モノシランに基づくタングステン−シリサ
イド層が、前記ＳｉＨ2Ｃｌ2に基づくタングステン−シ
リサイド層よりも実質的に厚い組成物薄膜を提供するも
のである。
あって、前記モノシランに基づくタングステン−シリサ
イド層が、前記ＳｉＨ2Ｃｌ2に基づくタングステン−シ
リサイド層よりも実質的に厚い組成物薄膜を提供するも
のである。
【００２８】さらに、本発明は、薄膜を形成する方法で
あって、アモルファスシリコン層を形成し、さらにジク
ロロシランに基づくタングステン−シリサイド層を前記
アモルファスシリコン層上に形成するステップを有する
方法を提供するものである。
あって、アモルファスシリコン層を形成し、さらにジク
ロロシランに基づくタングステン−シリサイド層を前記
アモルファスシリコン層上に形成するステップを有する
方法を提供するものである。
【００２９】また、本発明は前記記載の方法であって、
さらに前記薄膜をアニールして前記アモルファスシリコ
ンをポリシリコンに変換するステップを含む方法を提供
するものである。
さらに前記薄膜をアニールして前記アモルファスシリコ
ンをポリシリコンに変換するステップを含む方法を提供
するものである。
【００３０】また、本発明は、前記記載の方法であっ
て、前記アモルファスシリコン層がドープされている方
法を提供するものである。
て、前記アモルファスシリコン層がドープされている方
法を提供するものである。
【００３１】また、本発明は、前記記載の方法であっ
て、前記ジクロロシランに基づくタングステン−シリサ
イド層がＷＦ6とＳｉＨ2Ｃｌ2の反応から形成される方
法を提供するものである。
て、前記ジクロロシランに基づくタングステン−シリサ
イド層がＷＦ6とＳｉＨ2Ｃｌ2の反応から形成される方
法を提供するものである。
【００３２】さらに、本発明は、アモルファスシリコン
層と、前記アモルファスシリコン層上の前記ジクロロシ
ランに基づくタングステン−シリサイド層を有する薄膜
を提供するものである。また、本発明は、前記記載薄膜
であって、前記アモルファスシリコン層がドープされて
いる薄膜を提供するものである。
層と、前記アモルファスシリコン層上の前記ジクロロシ
ランに基づくタングステン−シリサイド層を有する薄膜
を提供するものである。また、本発明は、前記記載薄膜
であって、前記アモルファスシリコン層がドープされて
いる薄膜を提供するものである。
【００３３】
【発明の実施の形態】新規なシリコン／タングステン−
シリサイド組成物薄膜と、その製造方法が記載されてい
る。次の記載においては、本発明の完全な理解のため
に、特定の物質、厚さ、およびプロセスパラメータのよ
うな多くの特定のものについての詳細が与えられてい
る。しかし、本発明がこれらの特定の詳細に基づくこと
なく実施され得るものであることは当業者にとっては自
明であろう。他の実施例において、他のよく知られてい
る半導体プロセスおよび機械装置は、本発明にとって不
必要な不明瞭さを避けるべく特に詳細に記載されてはい
ない。
シリサイド組成物薄膜と、その製造方法が記載されてい
る。次の記載においては、本発明の完全な理解のため
に、特定の物質、厚さ、およびプロセスパラメータのよ
うな多くの特定のものについての詳細が与えられてい
る。しかし、本発明がこれらの特定の詳細に基づくこと
なく実施され得るものであることは当業者にとっては自
明であろう。他の実施例において、他のよく知られてい
る半導体プロセスおよび機械装置は、本発明にとって不
必要な不明瞭さを避けるべく特に詳細に記載されてはい
ない。
【００３４】本発明の第一の実施の形態は、新規な組成
物膜であって、下部のシリコン層と、モノシラン（Ｓｉ
Ｈ4）および６フッ化タングステン（ＷＦ6）の混合プロ
セスガスを用いて化学蒸気堆積法（ＣＶＤ）により形成
される中間のタングステン−シリサイド層と、ジクロロ
シラン（ＤＣＳまたはＳｉＨ2Ｃｌ2）および６フッ化タ
ングステン（ＷＦ6）の混合プロセスガスを用いて化学
蒸気堆積法（ＣＶＤ）により形成される最上のタングス
テン−シリサイド層とを有する組成物膜を形成する新規
な方法について記載している。本発明に係る新規組成物
膜は薄く（１０００オングストロームより小さい）、そ
してウエハの全表面に亙って均一に形成され得る。前記
膜は、滑らかな最上表面と、低シート抵抗により特徴ず
けられる。本発明の組成物膜は、ゲート電極として、又
はマイクロプロセッサや記憶装置のような集積回路内の
相互結合路として使用されるに理想的に適しているもの
であるがこれはまた望むならば、他のポリサイド応用に
おいても使用され得る。
物膜であって、下部のシリコン層と、モノシラン（Ｓｉ
Ｈ4）および６フッ化タングステン（ＷＦ6）の混合プロ
セスガスを用いて化学蒸気堆積法（ＣＶＤ）により形成
される中間のタングステン−シリサイド層と、ジクロロ
シラン（ＤＣＳまたはＳｉＨ2Ｃｌ2）および６フッ化タ
ングステン（ＷＦ6）の混合プロセスガスを用いて化学
蒸気堆積法（ＣＶＤ）により形成される最上のタングス
テン−シリサイド層とを有する組成物膜を形成する新規
な方法について記載している。本発明に係る新規組成物
膜は薄く（１０００オングストロームより小さい）、そ
してウエハの全表面に亙って均一に形成され得る。前記
膜は、滑らかな最上表面と、低シート抵抗により特徴ず
けられる。本発明の組成物膜は、ゲート電極として、又
はマイクロプロセッサや記憶装置のような集積回路内の
相互結合路として使用されるに理想的に適しているもの
であるがこれはまた望むならば、他のポリサイド応用に
おいても使用され得る。
【００３５】本発明は、金属酸化物半導体（ＭＯＳ）集
積回路におけるゲート電極として使用されるポリサイド
膜の形成に関して説明される。そのようなプロセスにお
いては、半導体基板又はウエハ２００が用いられる。基
板２００は好ましくは適当な濃度にドープされている単
結晶シリコン基板であり、よく知られているウエルとフ
ィールドアイソレーション領域および他の従来の構成を
含むものである。ＳｉＯ2のようなゲート誘電層２０２
であって厚みが１００オングストロームより小さいもの
が基板２００の上に形成される。
積回路におけるゲート電極として使用されるポリサイド
膜の形成に関して説明される。そのようなプロセスにお
いては、半導体基板又はウエハ２００が用いられる。基
板２００は好ましくは適当な濃度にドープされている単
結晶シリコン基板であり、よく知られているウエルとフ
ィールドアイソレーション領域および他の従来の構成を
含むものである。ＳｉＯ2のようなゲート誘電層２０２
であって厚みが１００オングストロームより小さいもの
が基板２００の上に形成される。
【００３６】次に、図４で示されるように、シリコン層
２０４はゲート誘電層２０２の上に形成される。本発明
の好ましい実施形態によれば、シリコン層２０４はリン
のような不純物を1x1020／cm3と6x1020／cm3の範囲でド
ープした多結晶シリコン層（ポリシリコン）である。シ
リコン層２０４は好ましくは多結晶シリコン層であっ
て、厚み約５００オングストローム又はそれ以下（ポリ
サイド膜については１０００オングストローム又はそれ
以下）に、以下で記載される継続する堆積タングステン
−シリサイド層を堆積するために使用される同じクラス
ター装置の分離されたチャンバ内で化学蒸気堆積（ＣＶ
Ｄ）法により形成される。
２０４はゲート誘電層２０２の上に形成される。本発明
の好ましい実施形態によれば、シリコン層２０４はリン
のような不純物を1x1020／cm3と6x1020／cm3の範囲でド
ープした多結晶シリコン層（ポリシリコン）である。シ
リコン層２０４は好ましくは多結晶シリコン層であっ
て、厚み約５００オングストローム又はそれ以下（ポリ
サイド膜については１０００オングストローム又はそれ
以下）に、以下で記載される継続する堆積タングステン
−シリサイド層を堆積するために使用される同じクラス
ター装置の分離されたチャンバ内で化学蒸気堆積（ＣＶ
Ｄ）法により形成される。
【００３７】本発明の第１の実施態様によれば、シリコ
ン層２０４はポリシリコン層である必要はなく、望むな
らばアモルファスシリコンのような他の型のシリコン層
でもよい。さらに、シリコン層２０４は必ずしも高度に
ドープされたシリコン層である必要はないし、もし望む
なら、低ドープまたはドープなしでもよい。しかしなが
ら、本発明の利点は、均一の、高品質のタングステン−
シリサイド膜をドープされたシリコン層に形成すること
ができることである。しかし、よく知られているシリコ
ン層およびその製造方法がシリコン層２０４形成のため
に使用可能である。
ン層２０４はポリシリコン層である必要はなく、望むな
らばアモルファスシリコンのような他の型のシリコン層
でもよい。さらに、シリコン層２０４は必ずしも高度に
ドープされたシリコン層である必要はないし、もし望む
なら、低ドープまたはドープなしでもよい。しかしなが
ら、本発明の利点は、均一の、高品質のタングステン−
シリサイド膜をドープされたシリコン層に形成すること
ができることである。しかし、よく知られているシリコ
ン層およびその製造方法がシリコン層２０４形成のため
に使用可能である。
【００３８】次に、本発明の第１の好ましい実施形態に
よれば、基板またはウエハはポリシリコン堆積チャンバ
から、アプライドマテリアル社のCentura高温膜（ＨＴ
Ｆ）装置として利用可能なＣＶＤタングステン−シリサ
イド堆積チャンバへ移送される。タングステン−シリサ
イド堆積チャンバは好ましくはランプ加熱であり、好ま
しくは、サスセプタを設けた蓋を通じて、約４７５ミル
（mils、１mil＝1/1000インチ＝25.40005μm）のスペー
スが設けられたシャワーヘッドへのガス供給システムを
有するものである。さらに、タングステン−シリサイド
堆積チャンバは、好ましくは単一ウエハチャンバであっ
て0.2T以下に排気され得るものである。さらに、ガス供
給システムは、次のプロセスガス（ＳｉＨ4、ＳｉＨ2Ｃ
ｌ2およびＷＦ6）に結合されておりかつ十分量供給可能
なものであり、またアルゴン（Ａｒ）、ヘリウム（Ｈ
ｅ）、および窒素（Ｎ2）のような不活性ガスを十分供
給可能なものである。
よれば、基板またはウエハはポリシリコン堆積チャンバ
から、アプライドマテリアル社のCentura高温膜（ＨＴ
Ｆ）装置として利用可能なＣＶＤタングステン−シリサ
イド堆積チャンバへ移送される。タングステン−シリサ
イド堆積チャンバは好ましくはランプ加熱であり、好ま
しくは、サスセプタを設けた蓋を通じて、約４７５ミル
（mils、１mil＝1/1000インチ＝25.40005μm）のスペー
スが設けられたシャワーヘッドへのガス供給システムを
有するものである。さらに、タングステン−シリサイド
堆積チャンバは、好ましくは単一ウエハチャンバであっ
て0.2T以下に排気され得るものである。さらに、ガス供
給システムは、次のプロセスガス（ＳｉＨ4、ＳｉＨ2Ｃ
ｌ2およびＷＦ6）に結合されておりかつ十分量供給可能
なものであり、またアルゴン（Ａｒ）、ヘリウム（Ｈ
ｅ）、および窒素（Ｎ2）のような不活性ガスを十分供
給可能なものである。
【００３９】次に、図５に示されるように、ポリシリコ
ン層２０４が、ポリシリコン層２０４をモノシランガス
（ＳｉＨ4）を含むガスに暴露することにより前処理さ
れる。モノシラン前処理（または「モノシランソー
ク」）の目的は、堆積チャンバ内へタングステン源を流
す前にモノシラン２０６の均一層（数十オングストロー
ム）をポリシリコン層２０４の表面に亙って形成するこ
とである。この方法で、ＷＦ6が引続き堆積チャンバへ
流入される場合に、モノシランの均一の層がすでにポリ
シリコン層２０４の表面に亙って与えられており、ポリ
シリコン層２０４上にタングステン−シリサイドの均一
な堆積を可能とする。ポリシリコン層２０４を前処理す
ることは良好なタングステン−シリサイド堆積を達成す
る助けとするには望ましいが、本発明の実施に必要とさ
れるものではない。
ン層２０４が、ポリシリコン層２０４をモノシランガス
（ＳｉＨ4）を含むガスに暴露することにより前処理さ
れる。モノシラン前処理（または「モノシランソー
ク」）の目的は、堆積チャンバ内へタングステン源を流
す前にモノシラン２０６の均一層（数十オングストロー
ム）をポリシリコン層２０４の表面に亙って形成するこ
とである。この方法で、ＷＦ6が引続き堆積チャンバへ
流入される場合に、モノシランの均一の層がすでにポリ
シリコン層２０４の表面に亙って与えられており、ポリ
シリコン層２０４上にタングステン−シリサイドの均一
な堆積を可能とする。ポリシリコン層２０４を前処理す
ることは良好なタングステン−シリサイド堆積を達成す
る助けとするには望ましいが、本発明の実施に必要とさ
れるものではない。
【００４０】ポリシリコン層２０４の前処理は、４５０
から６２５℃（好ましくは５５０℃）の範囲の温度で、
５から６０秒（好ましくは４０秒）の範囲の時間で、１
００から１０００sccmの範囲のモノシラン（好ましくは
３００sccm）を堆積チャンバ内へ流すことにより行われ
得る。前処理ステップは、圧力０．５から１５Ｔの範囲
（１Ｔが好ましい）で行われる。高過ぎる圧力でのポリ
シリコン層２０４の前処理は望ましくないシリコン堆積
とそれによるチャンバ壁、窓およびサセプタの背側上に
タングステン−シリサイド堆積をもたらす原因となり得
る。チャンバ内の望ましくないシリコン形成を防止する
ために、アルゴンがモノシラン前処理ガス混合物に含ま
れていてもよい。
から６２５℃（好ましくは５５０℃）の範囲の温度で、
５から６０秒（好ましくは４０秒）の範囲の時間で、１
００から１０００sccmの範囲のモノシラン（好ましくは
３００sccm）を堆積チャンバ内へ流すことにより行われ
得る。前処理ステップは、圧力０．５から１５Ｔの範囲
（１Ｔが好ましい）で行われる。高過ぎる圧力でのポリ
シリコン層２０４の前処理は望ましくないシリコン堆積
とそれによるチャンバ壁、窓およびサセプタの背側上に
タングステン−シリサイド堆積をもたらす原因となり得
る。チャンバ内の望ましくないシリコン形成を防止する
ために、アルゴンがモノシラン前処理ガス混合物に含ま
れていてもよい。
【００４１】次の図６に示されるように、モノシラン
（ＳｉＨ4）に基づくタングステン−シリサイドの薄い
層２０８がポリシリコン層２０４上に形成される。モノ
シランに基づくタングステン−シリサイド層２０８の目
的は、均一な厚さの、滑らかな表面の、ウエハ２００の
表面に亙って一定の抵抗を有する界面層を与えるもので
ある。タングステン−シリサイド層２０８は、モノシラ
ン（ＳｉＨ4）およびＷＦ6の還元反応を用いて化学蒸気
堆積法（ＣＶＤ）により形成される。モノシラン（Ｓｉ
Ｈ4）に基づくタングステン−シリサイド層２０８は、
厚みが１０から５００オングストローム（好ましくは１
００オングストローム）の範囲で堆積される。タングス
テン−シリサイド層２０８は、ポリシリコン層２０４上
に少なくとも１または２のタングステンーシリサイドの
単一層を均一に形成されるに十分厚みのあるものではる
が、堆積膜に取り込まれるフッ素の量を制限するに十分
薄く保持されるものである。タングステンーシリサイド
層２０８は、モノシランが暴露されたポリシリコン表面
２０６上に形成されるので、薄い均一のタングステンー
シリサイド層２０８が、ウエハ２００の表面に亙って確
実に形成される。
（ＳｉＨ4）に基づくタングステン−シリサイドの薄い
層２０８がポリシリコン層２０４上に形成される。モノ
シランに基づくタングステン−シリサイド層２０８の目
的は、均一な厚さの、滑らかな表面の、ウエハ２００の
表面に亙って一定の抵抗を有する界面層を与えるもので
ある。タングステン−シリサイド層２０８は、モノシラ
ン（ＳｉＨ4）およびＷＦ6の還元反応を用いて化学蒸気
堆積法（ＣＶＤ）により形成される。モノシラン（Ｓｉ
Ｈ4）に基づくタングステン−シリサイド層２０８は、
厚みが１０から５００オングストローム（好ましくは１
００オングストローム）の範囲で堆積される。タングス
テン−シリサイド層２０８は、ポリシリコン層２０４上
に少なくとも１または２のタングステンーシリサイドの
単一層を均一に形成されるに十分厚みのあるものではる
が、堆積膜に取り込まれるフッ素の量を制限するに十分
薄く保持されるものである。タングステンーシリサイド
層２０８は、モノシランが暴露されたポリシリコン表面
２０６上に形成されるので、薄い均一のタングステンー
シリサイド層２０８が、ウエハ２００の表面に亙って確
実に形成される。
【００４２】モノシランに基づくタングステン−シリサ
イド層２０８は、好ましくはｉｎｓｉｔｕで、すなわ
ち、モノシラン前処理された直後に、同じチャンバ内で
堆積されるものである。タングステン−シリサイド層２
０８は好ましくは以下のように形成されるものである。
約４ｓｃｃｍのＷＦ6および約３００ｓｃｃｍのモノシ
ランを含むガス混合物を、約２から３秒間、圧力０．２
から１０Ｔ（好ましくは１Ｔ）の範囲で、温度４５０か
ら６２５℃（好ましくは５５０℃）の範囲で、反応チャ
ンバ内へ導入する。アルゴン、ヘリウムおよび窒素のよ
うな不活性ガスが、反応チャンバ上に望ましくないタン
グステン−シリサイドの堆積を防止し、さらに望ならば
ＷＦ6のキャリアを提供するべくガス混合物に含まれ得
る。
イド層２０８は、好ましくはｉｎｓｉｔｕで、すなわ
ち、モノシラン前処理された直後に、同じチャンバ内で
堆積されるものである。タングステン−シリサイド層２
０８は好ましくは以下のように形成されるものである。
約４ｓｃｃｍのＷＦ6および約３００ｓｃｃｍのモノシ
ランを含むガス混合物を、約２から３秒間、圧力０．２
から１０Ｔ（好ましくは１Ｔ）の範囲で、温度４５０か
ら６２５℃（好ましくは５５０℃）の範囲で、反応チャ
ンバ内へ導入する。アルゴン、ヘリウムおよび窒素のよ
うな不活性ガスが、反応チャンバ上に望ましくないタン
グステン−シリサイドの堆積を防止し、さらに望ならば
ＷＦ6のキャリアを提供するべくガス混合物に含まれ得
る。
【００４３】ＳｉＨ4およびＷＦ6の反応は、タングステ
ン−シリサイド（ＷＳｉx）（ここでｘ≧２．０）を形
成するものである。従って、堆積したタングステン−シ
リサイド膜２０８のの抵抗は、ＳｉＨ4：ＷＦ6のガス比
を調節することにより特定の要求に合せることが可能で
ある。ＷＦ6に対しＳｉＨ4の流量がより大きくなるほ
ど、タングステン−シリサイド膜中のシリコン含量が大
きくなる。膜中のシリコン含量が大きくなるほど膜の抵
抗は大きくなる。さらに、タングステン−シリサイド層
２０８は、好ましくは、平坦なＳｉ：Ｗ成分比を有する
ものである（即ち、Ｓｉ：Ｗ比が実質的に、膜の厚み全
体に亙って同じもの）。
ン−シリサイド（ＷＳｉx）（ここでｘ≧２．０）を形
成するものである。従って、堆積したタングステン−シ
リサイド膜２０８のの抵抗は、ＳｉＨ4：ＷＦ6のガス比
を調節することにより特定の要求に合せることが可能で
ある。ＷＦ6に対しＳｉＨ4の流量がより大きくなるほ
ど、タングステン−シリサイド膜中のシリコン含量が大
きくなる。膜中のシリコン含量が大きくなるほど膜の抵
抗は大きくなる。さらに、タングステン−シリサイド層
２０８は、好ましくは、平坦なＳｉ：Ｗ成分比を有する
ものである（即ち、Ｓｉ：Ｗ比が実質的に、膜の厚み全
体に亙って同じもの）。
【００４４】次に図７に示されるように、ジクロロシラ
ン（ＤＣＳまたはＳｉＨ2Ｃｌ2）に基づくタングステン
−シリサイド層２１０が、モノシランに基づくタングス
テン−シリサイド層２０８上に形成される。タングステ
ン−シリサイド層２１０は、ＷＦ6とＤＣＳの還元反応
により化学蒸気堆積法により形成され、好ましくはモノ
シランに基づくタングステン−シリサイド層２０８と同
じチャンバ内でその直後に（ｉｎｓｉｔｕ）形成される
ものである。ポリサイド膜のフッ素含有量を減少するた
めに、ＤＣＳに基づくタングステン−シリサイド層２１
０は、２重の層のタングステン−シリサイド膜２１２を
一体として形成する。ＤＣＳに基づくタングステン−シ
リサイド層２１０は、好ましくは、１０００オングスト
ロームのポリサイド膜に対して厚さ３００から７００オ
ングストロームの厚みで形成されるものである。１００
０オングストロームより厚いポリサイドスタックに対し
ては、ＤＣＳに基づくタングステン−シリサイド層２１
０は好ましくは、厚みが５００オングストローム以上で
あるように形成される。
ン（ＤＣＳまたはＳｉＨ2Ｃｌ2）に基づくタングステン
−シリサイド層２１０が、モノシランに基づくタングス
テン−シリサイド層２０８上に形成される。タングステ
ン−シリサイド層２１０は、ＷＦ6とＤＣＳの還元反応
により化学蒸気堆積法により形成され、好ましくはモノ
シランに基づくタングステン−シリサイド層２０８と同
じチャンバ内でその直後に（ｉｎｓｉｔｕ）形成される
ものである。ポリサイド膜のフッ素含有量を減少するた
めに、ＤＣＳに基づくタングステン−シリサイド層２１
０は、２重の層のタングステン−シリサイド膜２１２を
一体として形成する。ＤＣＳに基づくタングステン−シ
リサイド層２１０は、好ましくは、１０００オングスト
ロームのポリサイド膜に対して厚さ３００から７００オ
ングストロームの厚みで形成されるものである。１００
０オングストロームより厚いポリサイドスタックに対し
ては、ＤＣＳに基づくタングステン−シリサイド層２１
０は好ましくは、厚みが５００オングストローム以上で
あるように形成される。
【００４５】ＤＣＳ：ＷＦ6のガス流量比は、望ましい
タングステン−シリサイド組成物比を得るため、それゆ
えタングステン−シリサイド膜２１０の望ましい抵抗を
得るために選択可能である。ＤＣＳに基づくタングステ
ン−シリサイド膜２１０は、一体の２重層のタングステ
ン膜２１２を有するので、ポリサイド膜２１４に対し、
望ましい抵抗および厚みを得るためにある厚み、および
適当なＳｉ：Ｗ組成比をもたせて形成される必要があ
る。
タングステン−シリサイド組成物比を得るため、それゆ
えタングステン−シリサイド膜２１０の望ましい抵抗を
得るために選択可能である。ＤＣＳに基づくタングステ
ン−シリサイド膜２１０は、一体の２重層のタングステ
ン膜２１２を有するので、ポリサイド膜２１４に対し、
望ましい抵抗および厚みを得るためにある厚み、および
適当なＳｉ：Ｗ組成比をもたせて形成される必要があ
る。
【００４６】ＤＣＳに基づくタングステン−シリサイド
層２１０は、次のように形成される。約２００ｓｃｃｍ
のＤＣＳと約４ｓｃｃｍのＷＦ6を含むガス混合物を、
圧力０．２から１０Ｔ（好ましくは約１Ｔ）の範囲で、
温度４５０から６２５℃（好ましくは５５０℃）の範囲
で反応チャンバへ導入する。アルゴン、ヘリウムおよび
窒素のような不活性ガスが、反応チャンバ上に望ましく
ないタングステン−シリサイドの堆積を防止し、さらに
望ならばＷＦ6のキャリアを提供するべくガス混合物に
含まれ得る。ＤＣＳに基づくタングステン−シリサイド
膜２１０は、モノシランに基づくタングステン−シリサ
イド層２０８がドープされたポリシリコン層２０４との
相互作用を防止することにより、均一に形成され、滑ら
かな表面を有するものである。
層２１０は、次のように形成される。約２００ｓｃｃｍ
のＤＣＳと約４ｓｃｃｍのＷＦ6を含むガス混合物を、
圧力０．２から１０Ｔ（好ましくは約１Ｔ）の範囲で、
温度４５０から６２５℃（好ましくは５５０℃）の範囲
で反応チャンバへ導入する。アルゴン、ヘリウムおよび
窒素のような不活性ガスが、反応チャンバ上に望ましく
ないタングステン−シリサイドの堆積を防止し、さらに
望ならばＷＦ6のキャリアを提供するべくガス混合物に
含まれ得る。ＤＣＳに基づくタングステン−シリサイド
膜２１０は、モノシランに基づくタングステン−シリサ
イド層２０８がドープされたポリシリコン層２０４との
相互作用を防止することにより、均一に形成され、滑ら
かな表面を有するものである。
【００４７】２重層のタングステン−シリサイド膜２１
２と、ポリシリコン層２０４の間にタングステンに富む
境界面を有することは好ましくないことであることに注
目するべきである。タングステンに富む境界面は、開回
路の原因となるボイド形成をもたらし得る電子移動の原
因となり得る。さらに、タングステンに富む境界面は、
はがれを引き起こし得る高膜ストレスをもたらす結果と
なる。従って、本発明の第一の好ましい実施の形態によ
れば、堆積パラメータは、ＤＣＳに基づくタングステン
−シリサイド層２１０のＳｉ：Ｗ含量比よりも大きいか
等しいＳｉ：Ｗ含量比を有するモノシランに基づくタン
グステン−シリサイド層２０８を形成するように選ばれ
る。すなわち、モノシランに基づくタングステン−シリ
サイド層２０８は、好ましくはＤＣＳに基づくタングス
テン−シリサイド層２１０よりも多いかまたは等しいシ
リコンを含むものである。
２と、ポリシリコン層２０４の間にタングステンに富む
境界面を有することは好ましくないことであることに注
目するべきである。タングステンに富む境界面は、開回
路の原因となるボイド形成をもたらし得る電子移動の原
因となり得る。さらに、タングステンに富む境界面は、
はがれを引き起こし得る高膜ストレスをもたらす結果と
なる。従って、本発明の第一の好ましい実施の形態によ
れば、堆積パラメータは、ＤＣＳに基づくタングステン
−シリサイド層２１０のＳｉ：Ｗ含量比よりも大きいか
等しいＳｉ：Ｗ含量比を有するモノシランに基づくタン
グステン−シリサイド層２０８を形成するように選ばれ
る。すなわち、モノシランに基づくタングステン−シリ
サイド層２０８は、好ましくはＤＣＳに基づくタングス
テン−シリサイド層２１０よりも多いかまたは等しいシ
リコンを含むものである。
【００４８】ＤＣＳに基づくタングステン−シリサイド
層２１０の堆積の後、もし望むならば、「モノシランキ
ャップ」は、ＤＣＳに基づくタングステン−シリサイド
層２１０上に形成され得る。タングステン−シリサイド
層２１０上にモノシランを流すことで、モノシランと反
応してタングステン−シリサイドを形成するタングステ
ン結合を緩和するものである。「モノシランキャップ」
形成はＤＣＳに基づくタングステン−シリサイド層にお
いてのストレスを減少させるものである。「モノシラン
キャップ」は次のように形成され得る。約２００ｓｃｃ
ｍのモノシランを約１５秒間、圧力約１Ｔ、温度約５５
０℃でタングステン−シリサイド堆積チャンバへ導入す
る。
層２１０の堆積の後、もし望むならば、「モノシランキ
ャップ」は、ＤＣＳに基づくタングステン−シリサイド
層２１０上に形成され得る。タングステン−シリサイド
層２１０上にモノシランを流すことで、モノシランと反
応してタングステン−シリサイドを形成するタングステ
ン結合を緩和するものである。「モノシランキャップ」
形成はＤＣＳに基づくタングステン−シリサイド層にお
いてのストレスを減少させるものである。「モノシラン
キャップ」は次のように形成され得る。約２００ｓｃｃ
ｍのモノシランを約１５秒間、圧力約１Ｔ、温度約５５
０℃でタングステン−シリサイド堆積チャンバへ導入す
る。
【００４９】「モノシランキャップ」の形成後、基板２
００がタングステン−シリサイド堆積チャンバから除か
れる。基板２００は、ポリシリコン層２０４にドーパン
トを活性化し移動させるべく、およびタングステン−シ
リサイド膜２０８と２１０の化学量論を、ポリサイド膜
のシート抵抗を減少させるＷＳｉxが２．０≦Ｘ≦３．
５からＷＳｉxがＸ約２．０まで変更するべく、その後
最終的に、アニーリングされる。よく知られたどのよう
なアニーリング方法および装置も、基板２００をアニー
ルするために使用可能である。例えばRapid Thermal An
neal(RTA)で、窒素中、１０００℃で、３０から６０秒
間行うか、または通常の加熱炉を用いて８５０℃で３０
分でアニールする。
００がタングステン−シリサイド堆積チャンバから除か
れる。基板２００は、ポリシリコン層２０４にドーパン
トを活性化し移動させるべく、およびタングステン−シ
リサイド膜２０８と２１０の化学量論を、ポリサイド膜
のシート抵抗を減少させるＷＳｉxが２．０≦Ｘ≦３．
５からＷＳｉxがＸ約２．０まで変更するべく、その後
最終的に、アニーリングされる。よく知られたどのよう
なアニーリング方法および装置も、基板２００をアニー
ルするために使用可能である。例えばRapid Thermal An
neal(RTA)で、窒素中、１０００℃で、３０から６０秒
間行うか、または通常の加熱炉を用いて８５０℃で３０
分でアニールする。
【００５０】この段階で、ドープされたポリシリコン層
２０４と中間のモノシランに基づくタングステン−シリ
サイド層２０８、および一体のＤＣＳに基づくタングス
テン−シリサイド層２１０を有する新規なポリサイド膜
の形成が完了する。本発明の第一の実施形態の低抵抗の
モノシランに基づくタングステン−シリサイド界面層
は、薄い（１０００オングストローム以下）、低抵抗
（６００−１５００μΩ-ｃｍ）のポリサイド膜を、フ
ッ素が実質的に取り込まれないでウエハ表面に均一に形
成されることを可能とする。従来のフォトリソグラフィ
ーおよびエッチング技術が、ポリサイド膜２１４を複数
のゲート電極にパターン形成するために使用され得る。
２０４と中間のモノシランに基づくタングステン−シリ
サイド層２０８、および一体のＤＣＳに基づくタングス
テン−シリサイド層２１０を有する新規なポリサイド膜
の形成が完了する。本発明の第一の実施形態の低抵抗の
モノシランに基づくタングステン−シリサイド界面層
は、薄い（１０００オングストローム以下）、低抵抗
（６００−１５００μΩ-ｃｍ）のポリサイド膜を、フ
ッ素が実質的に取り込まれないでウエハ表面に均一に形
成されることを可能とする。従来のフォトリソグラフィ
ーおよびエッチング技術が、ポリサイド膜２１４を複数
のゲート電極にパターン形成するために使用され得る。
【００５１】よく知られたドーピングおよび相互接続技
術が集積回路の製造を完成するために使用され得る。
術が集積回路の製造を完成するために使用され得る。
【００５２】本発明の第２の実施態様は、下部のアモル
ファスシリコン層と、ジクロロシラン（ＤＣＳ）と６フ
ッ化タングステン（ＷＦ6）を含むプロセスガスを用い
てＣＶＤにより形成された最上のタングステン−シリサ
イド層を有する新規な組成物膜について記載する。本発
明の第２の好ましい実施態様の新規な組成物膜は、薄く
（１０００オングストローム以下）しかもウエハ表面全
体に均一に形成され得る。この薄膜は、滑らかな最上表
面を持つこと、および低シート抵抗を有することを特徴
とする。さらに、この膜は、望ましくないフッ素が導入
されることなく形成可能である。
ファスシリコン層と、ジクロロシラン（ＤＣＳ）と６フ
ッ化タングステン（ＷＦ6）を含むプロセスガスを用い
てＣＶＤにより形成された最上のタングステン−シリサ
イド層を有する新規な組成物膜について記載する。本発
明の第２の好ましい実施態様の新規な組成物膜は、薄く
（１０００オングストローム以下）しかもウエハ表面全
体に均一に形成され得る。この薄膜は、滑らかな最上表
面を持つこと、および低シート抵抗を有することを特徴
とする。さらに、この膜は、望ましくないフッ素が導入
されることなく形成可能である。
【００５３】本発明の第２の方法によれば、アモルファ
スシリコン層３０４は基板２００上に形成されたゲート
誘電層２０２上に堆積されたブランケットである。アモ
ルファス層３０４は好ましくは、化学蒸気堆積（ＣＶ
Ｄ）により５００オングストローム以下の厚みで形成さ
れ、ｉｎｓｉｔｕでリンのような不純物で、1x1020/cm3
から6x1020/cm3の濃度レベルにドープされるものであ
る。アモルファスシリコン層３０４は、モノシラン（Ｓ
ｉＨ4）、Ｈ2、およびリンのようなドーパント源を反応
チャンバに圧力３から２００Ｔ、温度６００から６３０
℃で流すことにより形成され得る。他のよく知られた方
法でもアモルファスシリコン層３０４を形成するために
使用可能である。
スシリコン層３０４は基板２００上に形成されたゲート
誘電層２０２上に堆積されたブランケットである。アモ
ルファス層３０４は好ましくは、化学蒸気堆積（ＣＶ
Ｄ）により５００オングストローム以下の厚みで形成さ
れ、ｉｎｓｉｔｕでリンのような不純物で、1x1020/cm3
から6x1020/cm3の濃度レベルにドープされるものであ
る。アモルファスシリコン層３０４は、モノシラン（Ｓ
ｉＨ4）、Ｈ2、およびリンのようなドーパント源を反応
チャンバに圧力３から２００Ｔ、温度６００から６３０
℃で流すことにより形成され得る。他のよく知られた方
法でもアモルファスシリコン層３０４を形成するために
使用可能である。
【００５４】次に、図９に示されるように、基板２００
が上に記載したようなタングステン−シリサイド堆積チ
ャンバ内へ移送される。ジクロロシラン（ＳｉＨ2Ｃｌ2
またはＤＣＳ）に基づくタングステン−シリサイド層３
０６は、その後アモルファスシリコン層３０４上に堆積
される。ＤＣＳに基づくタングステン−シリサイド層
は、ＷＦ6とＤＣＳの還元反応を用いて化学蒸気堆積に
より形成される。ＤＣＳ：ＷＦ6のガス流量比は、望ま
しいＳｉ：Ｗ組成比を得、それゆえ望ましいタングステ
ン−シリサイド膜３０６の抵抗を得るために選択され
る。ＤＣＳに基づくタングステン−シリサイド３０６は
好ましくは、平坦なＳｉ：Ｗ組成比を有するように形成
される。
が上に記載したようなタングステン−シリサイド堆積チ
ャンバ内へ移送される。ジクロロシラン（ＳｉＨ2Ｃｌ2
またはＤＣＳ）に基づくタングステン−シリサイド層３
０６は、その後アモルファスシリコン層３０４上に堆積
される。ＤＣＳに基づくタングステン−シリサイド層
は、ＷＦ6とＤＣＳの還元反応を用いて化学蒸気堆積に
より形成される。ＤＣＳ：ＷＦ6のガス流量比は、望ま
しいＳｉ：Ｗ組成比を得、それゆえ望ましいタングステ
ン−シリサイド膜３０６の抵抗を得るために選択され
る。ＤＣＳに基づくタングステン−シリサイド３０６は
好ましくは、平坦なＳｉ：Ｗ組成比を有するように形成
される。
【００５５】ＤＣＳに基づくタングステン−シリサイド
層３０６は、次のように形成される。約２００ｓｃｃｍ
のＤＣＳと約４ｓｃｃｍのＷＦ6を含むガス混合物を、
圧力０．２から１０Ｔ（好ましくは約１Ｔ）の範囲で、
温度４５０から６２５℃（好ましくは５５０℃）の範囲
で反応チャンバへ導入する。アルゴン、ヘリウムおよび
窒素のような不活性ガスが、反応チャンバ上に望ましく
ないタングステン−シリサイドの堆積を防止し、さらに
望ならばＷＦ6のキャリアを提供するべくガス混合物に
含まれ得る。
層３０６は、次のように形成される。約２００ｓｃｃｍ
のＤＣＳと約４ｓｃｃｍのＷＦ6を含むガス混合物を、
圧力０．２から１０Ｔ（好ましくは約１Ｔ）の範囲で、
温度４５０から６２５℃（好ましくは５５０℃）の範囲
で反応チャンバへ導入する。アルゴン、ヘリウムおよび
窒素のような不活性ガスが、反応チャンバ上に望ましく
ないタングステン−シリサイドの堆積を防止し、さらに
望ならばＷＦ6のキャリアを提供するべくガス混合物に
含まれ得る。
【００５６】ＤＣＳに基づくタングステン−シリサイド
層３０６は、図９に示されるように、ドープされたポリ
シリコン層と逆にドープされたアモルファスシリコン層
上に形成されることから、均一におよび滑らかな表面を
もって形成可能である。アモルファスシリコンは長い範
囲で周期構造が欠けているゆえに、ほとんど粒塊境界(g
rain boundary）はない。アモルファスシリコンは、実
質的に粒塊境界がないので、ドーパントは、すぐには表
面に拡散することができず、核形成と、従って良好な膜
成長を阻止する。それゆえ、ＤＣＳに基づくタングステ
ン−シリサイド層３０６がアモルファスシリコン層３０
４上に直接形成されることにより、滑らかな、均一なタ
ングステン−シリサイド層が、ドープされたポリシリコ
ンで要求されるような「キャップ」層の必要なく成長す
ることが可能である。
層３０６は、図９に示されるように、ドープされたポリ
シリコン層と逆にドープされたアモルファスシリコン層
上に形成されることから、均一におよび滑らかな表面を
もって形成可能である。アモルファスシリコンは長い範
囲で周期構造が欠けているゆえに、ほとんど粒塊境界(g
rain boundary）はない。アモルファスシリコンは、実
質的に粒塊境界がないので、ドーパントは、すぐには表
面に拡散することができず、核形成と、従って良好な膜
成長を阻止する。それゆえ、ＤＣＳに基づくタングステ
ン−シリサイド層３０６がアモルファスシリコン層３０
４上に直接形成されることにより、滑らかな、均一なタ
ングステン−シリサイド層が、ドープされたポリシリコ
ンで要求されるような「キャップ」層の必要なく成長す
ることが可能である。
【００５７】タングステンに富む境界面を阻止するため
に、初期の核化ステップが、もし望ならば、ＤＣＳに基
づくタングステン−シリサイド層３０８の堆積に先行し
て用いられ得る。そのような核化ステップは約２０秒の
間起こるものであろうし、以下の点以外では、タングス
テン−シリサイド膜３０６と同じプロセスガスとパラメ
ータを使用するであろう。すなわち、核化ステップは、
バルク堆積（好ましい実施例では１Ｔ）よりも少し高い
圧力、好ましい実施例では、約１．５Ｔで起こる。
に、初期の核化ステップが、もし望ならば、ＤＣＳに基
づくタングステン−シリサイド層３０８の堆積に先行し
て用いられ得る。そのような核化ステップは約２０秒の
間起こるものであろうし、以下の点以外では、タングス
テン−シリサイド膜３０６と同じプロセスガスとパラメ
ータを使用するであろう。すなわち、核化ステップは、
バルク堆積（好ましい実施例では１Ｔ）よりも少し高い
圧力、好ましい実施例では、約１．５Ｔで起こる。
【００５８】さらに、ＤＣＳに基づくタングステン−シ
リサイド層３０６に堆積後、もし望ならば「モノシラン
キャップ」が、ＤＣＳに基づくタングステン−シリサイ
ド層３０６上に形成される。タングステン−シリサイド
層３０６上にモノシランを流すことで、モノシランと反
応してタングステン−シリサイドを形成するタングステ
ン結合を緩和させるものである。モノシランキャップは
上で記載したように形成可能である。
リサイド層３０６に堆積後、もし望ならば「モノシラン
キャップ」が、ＤＣＳに基づくタングステン−シリサイ
ド層３０６上に形成される。タングステン−シリサイド
層３０６上にモノシランを流すことで、モノシランと反
応してタングステン−シリサイドを形成するタングステ
ン結合を緩和させるものである。モノシランキャップは
上で記載したように形成可能である。
【００５９】「モノシランキャップ」の形成後、基板２
００がタングステン−シリサイド堆積チャンバから除か
れる。基板２００は、ポリシリコン層２０４にドーパン
トを活性化し移動させるべく、およびタングステン−シ
リサイド膜２０８と２１０の化学量論を、ポリサイド膜
のシート抵抗を減少させるＷＳｉxが２．０≦Ｘ≦３．
５からＷＳｉxがＸ約２．０まで変更するべく、その後
最終的に、アニーリングされる。よく知られたどのよう
なアニーリング方法および装置も、基板２００をアニー
ルするために使用可能である。例えばRapid Thermal An
neal(RTA)で、窒素中、１０００℃で、３０から６０秒
間行うか、または通常の加熱炉を用いてアニールする。
アニールステップはアモルファスシリコン３０４を多結
晶シリコンに変換するものである。
００がタングステン−シリサイド堆積チャンバから除か
れる。基板２００は、ポリシリコン層２０４にドーパン
トを活性化し移動させるべく、およびタングステン−シ
リサイド膜２０８と２１０の化学量論を、ポリサイド膜
のシート抵抗を減少させるＷＳｉxが２．０≦Ｘ≦３．
５からＷＳｉxがＸ約２．０まで変更するべく、その後
最終的に、アニーリングされる。よく知られたどのよう
なアニーリング方法および装置も、基板２００をアニー
ルするために使用可能である。例えばRapid Thermal An
neal(RTA)で、窒素中、１０００℃で、３０から６０秒
間行うか、または通常の加熱炉を用いてアニールする。
アニールステップはアモルファスシリコン３０４を多結
晶シリコンに変換するものである。
【００６０】この段階で、新規なシリコン／ＤＣＳに基
づくタングステン−シリサイド組成物膜３０８の形成が
完了した。新規なシリコン／タングステン−シリサイド
組成物膜３０８は薄く（１０００オングストローム以
下）でまた、上は全体に亙って均一に形成され得る。タ
ングステン−シリサイド層３０６はＤＣＳから堆積され
ているので、フッ素が組成物膜３０８へ導入される場合
は極めて少ない。通常のパターンニング、ドーピング、
相互結合技術が、集積回路の製造を間欠するに使用可能
である。
づくタングステン−シリサイド組成物膜３０８の形成が
完了した。新規なシリコン／タングステン−シリサイド
組成物膜３０８は薄く（１０００オングストローム以
下）でまた、上は全体に亙って均一に形成され得る。タ
ングステン−シリサイド層３０６はＤＣＳから堆積され
ているので、フッ素が組成物膜３０８へ導入される場合
は極めて少ない。通常のパターンニング、ドーピング、
相互結合技術が、集積回路の製造を間欠するに使用可能
である。
【００６１】本発明は、デート電極の形成に関して記載
されてきたが、本発明のプロセスは相互結合のような低
抵抗のシリコン膜が必要とされるところなら使用され得
るものである。さらに、本発明は薄い（１０００オング
ストローム以下）膜の形成に関して記載されたが、本発
明は１０００オングストローム以上の膜厚を有する膜の
形成のためにも使用可能である。すなわち、本発明の詳
細な記載は、以下のクレームにより示される本発明の範
囲を制限するものではなくむしろ例示暦に示すものであ
る。
されてきたが、本発明のプロセスは相互結合のような低
抵抗のシリコン膜が必要とされるところなら使用され得
るものである。さらに、本発明は薄い（１０００オング
ストローム以下）膜の形成に関して記載されたが、本発
明は１０００オングストローム以上の膜厚を有する膜の
形成のためにも使用可能である。すなわち、本発明の詳
細な記載は、以下のクレームにより示される本発明の範
囲を制限するものではなくむしろ例示暦に示すものであ
る。
【００６２】従って、薄い、低抵抗のシリコン／タング
ステン−シリサイド組成物膜とその製造方法が開示され
ているものである。
ステン−シリサイド組成物膜とその製造方法が開示され
ているものである。
【図１】 図１は、ドープポリシリコン層と、ＳｉＨ4
とＷＦ6とから形成されたタングステン−シリサイド層
を含むポリサイド膜を示す断面を表す図である。
とＷＦ6とから形成されたタングステン−シリサイド層
を含むポリサイド膜を示す断面を表す図である。
【図２】 図２は、ドープポリシリコン層と、ＳｉＨ2
Ｃｌ2とＷＦ6とから形成されたタングステン−シリサイ
ド層を含むポリサイド膜を示す断面を表す図である。
Ｃｌ2とＷＦ6とから形成されたタングステン−シリサイ
ド層を含むポリサイド膜を示す断面を表す図である。
【図３】 図３は、ドープポリシリコン層と、ノンドー
プポリシリコンキャップ層と、ＳｉＨ2Ｃｌ2とＷＦ6と
から形成されたタングステン−シリサイド層を含むポリ
サイド膜を示す断面を表す図である。
プポリシリコンキャップ層と、ＳｉＨ2Ｃｌ2とＷＦ6と
から形成されたタングステン−シリサイド層を含むポリ
サイド膜を示す断面を表す図である。
【図４】 図４は、基板上に形成されたゲート誘電層
と、ゲート誘電層上に形成されたドープポリシリコン層
を示す断面を表す図である。
と、ゲート誘電層上に形成されたドープポリシリコン層
を示す断面を表す図である。
【図５】 図５は、図４の基板上のポリシリコン層のモ
ノシラン前処理を示す断面を表す図である。
ノシラン前処理を示す断面を表す図である。
【図６】 図６は、図５の基板上でＳｉＨ4とＷＦ6とか
ら形成されたタングステン−シリサイド層の形成を示す
断面を表す図である。
ら形成されたタングステン−シリサイド層の形成を示す
断面を表す図である。
【図７】 図７は、図６の基板上でＳｉＨ2Ｃｌ2とＷＦ
6とから形成されたタングステン−シリサイド層の形成
を示す断面を表す図である。
6とから形成されたタングステン−シリサイド層の形成
を示す断面を表す図である。
【図８】 図８は、基板上でアモルファスシリコン層の
形成を示す断面を表す図である。
形成を示す断面を表す図である。
【図９】 図９は、図８の基板上でジクロロシランを基
本としたタングステン−シリサイド層の形成を示す断面
を表す図である。
本としたタングステン−シリサイド層の形成を示す断面
を表す図である。
１００…基板、１０２…ゲート誘電層、１０４…ポリシ
リコン層、１０６…タングステン−シリサイド層、１０
８…「ポリサイド」スタック、１１０…タングステン−
シリサイド層、１１２…ポリサイド膜、１１４…ポリシ
リコンキャップ層、１１６…タングステン−シリサイド
膜、１２０…ポリサイド膜、２０２…半導体基板又はウ
エハ２００、２０２…ゲート誘電層、２０４…シリコン
層、２０６…ポリシリコン表面、２０８…タングステン
−シリサイド層、２１０…タングステン−シリサイド
層、２１２…２重層のタングステン膜、２１４…ポリサ
イド膜、３０４…アモルファスシリコン層、３０６…タ
ングステン−シリサイド層、３０８…タングステン−シ
リサイド層
リコン層、１０６…タングステン−シリサイド層、１０
８…「ポリサイド」スタック、１１０…タングステン−
シリサイド層、１１２…ポリサイド膜、１１４…ポリシ
リコンキャップ層、１１６…タングステン−シリサイド
膜、１２０…ポリサイド膜、２０２…半導体基板又はウ
エハ２００、２０２…ゲート誘電層、２０４…シリコン
層、２０６…ポリシリコン表面、２０８…タングステン
−シリサイド層、２１０…タングステン−シリサイド
層、２１２…２重層のタングステン膜、２１４…ポリサ
イド膜、３０４…アモルファスシリコン層、３０６…タ
ングステン−シリサイド層、３０８…タングステン−シ
リサイド層
フロントページの続き (72)発明者 ヴェダプラム エス． アチュサラマン アメリカ合衆国， カリフォルニア州， サンタ クララ， ホームステッド ロー ド 3131， 17−ジェイ (72)発明者 マハリンガム ヴェンカテサン アメリカ合衆国， カリフォルニア州， サン ノゼ， パーク ウエスト ドライ ヴ 4749 (72)発明者 クラウス−ディエター リネン アメリカ合衆国， カリフォルニア州， パロ アルト， マーク トゥエイン ス トリート 1806
Claims (26)
- 【請求項１】 シリコン層上にシリサイドを形成する方
法であって、モノシラン（ＳｉＨ4）を有する第１のガ
ス混合物から形成される第１のタングステン−シリサイ
ド層を前記シリコン層上に形成するステップと、ジクロ
ロシラン（ＤＣＳ）を有する第２のガス混合物から形成
される第２のタングステン−シリサイド層を前記第１の
タングステン−シリサイド層上に形成するステップとを
有する方法。 - 【請求項２】 請求項１に記載の方法であって、さらに
前記シリコン層を、前記第１のタングステン−シリサイ
ド層を形成するに先行してモノシラン（ＳｉＨ4）を含
む第３のガスに暴露するステップを有する方法。 - 【請求項３】 請求項１に記載の方法であって、さらに
前記第２のタングステン−シリサイド層を第４のシラン
を含むガスに暴露するステップを有する方法。 - 【請求項４】 請求項１に記載の方法であって、前記第
１のガス混合物がさらにＷＦ6を含み、前記第１のガス
混合物のＷＦ6：ＳｉＨ4比が約１００である方法。 - 【請求項５】 請求項１に記載の方法であって、前記第
１のタングステン−シリサイド層が、圧力０．２から１
０Ｔの範囲、および温度４５０から６２５℃の範囲で形
成される方法。 - 【請求項６】 請求項１に記載の方法であって、前記第
１のタングステン−シリサイド層が、前記第２のタング
ステン−シリサイド層のＳｉ：Ｗ比より大きいかまたは
等しいＳｉ：Ｗ比を有する方法。 - 【請求項７】 請求項１に記載の方法であって、 前記
シリコン層が多結晶シリコンである方法。 - 【請求項８】 請求項１に記載の方法であって、 前記
シリコン層がアモルファスシリコンである方法。 - 【請求項９】 ドープポリシリコン層上にシリサイドを
形成する方法であって、前記ドープポリシリコン層を、
モノシラン（ＳｉＨ4）を含む第１のガス混合物に暴露
してモノシラン暴露ポリシリコン表面を形成し、前記モ
ノシラン暴露ドープポリシリコン表面上に、ＳｉＨ4と
ＷＦ6の還元反応から形成される第１のタングステン−
シリサイド層を形成し、さらに前記第１のタングステン
−シリサイド層上に、ＤＣＳとＷＦ6の還元反応から形
成される第２のタングステン−シリサイド層を形成する
ステップを有する方法。 - 【請求項１０】 請求項９に記載の方法であって、前記
第１のタングステン−シリサイド層が約１００オングス
トロームの厚みで形成される方法。 - 【請求項１１】 請求項９に記載の方法であって、前記
第１のタングステン−シリサイド層が、ＷＦ6：ＳｉＨ4
比が約１００であるガス混合物から形成される方法。 - 【請求項１２】 請求項９に記載の方法であって、前記
第１のタングステン−シリサイド層が、前記第２のタン
グステン−シリサイド層のＳｉ：Ｗ比より大きいかまた
は等しいＳｉ：Ｗ比を有する方法。 - 【請求項１３】 請求項９に記載の方法であって、さら
に第２のタングステン−シリサイド層を第２のシランを
含むガス混合物に暴露するステップを有する方法。 - 【請求項１４】 シリコン層と、前記シリコン層上に形
成されるＳｉＨ4に基づくタングステン−シリサイド層
と、前記ＳｉＨ4に基づくタングステン−シリサイド層
上に形成されるＳｉＨ2Ｃｌ2に基づくタングステン−シ
リサイド層を有する組成物薄膜。 - 【請求項１５】 請求項１４に記載の組成物薄膜であっ
て、前記ＳｉＨ4に基づくタングステン−シリサイド層
が約１００オングストロームの厚みを有する組成物薄
膜。 - 【請求項１６】 請求項１４に記載の組成物薄膜であっ
て、前記ＳｉＨ4に基づくタングステン−シリサイド層
が、前記ＳｉＨ2Ｃｌ2に基づくタングステン−シリサイ
ド層のＳｉ：Ｗ比より大きいかまたは等しいＳｉ：Ｗ比
を有する組成物薄膜。 - 【請求項１７】 請求項１４に記載の組成物薄膜であっ
て、前記シリコン層がアモルファスシリコン層である組
成物薄膜。 - 【請求項１８】 請求項１４に記載の組成物薄膜であっ
て、前記シリコン層が多結晶シリコン層である組成物薄
膜。 - 【請求項１９】 請求項１８に記載の組成物薄膜であっ
て、前記多結晶シリコン層がドープされている組成物薄
膜。 - 【請求項２０】 請求項１８に記載の組成物薄膜であっ
て、前記モノシランに基づくタングステン−シリサイド
層が、前記ＳｉＨ2Ｃｌ2に基づくタングステン−シリサ
イド層よりも実質的に厚い組成物薄膜。 - 【請求項２１】 薄膜を形成する方法であって、アモル
ファスシリコン層を形成し、さらにジクロロシランに基
づくタングステン−シリサイド層を前記アモルファスシ
リコン層上に形成するステップを有する方法。 - 【請求項２２】 請求項２１に記載の方法であって、さ
らに前記薄膜をアニールして前記アモルファスシリコン
をポリシリコンに変換するステップを含む方法。 - 【請求項２３】 請求項２２に記載の方法であって、前
記アモルファスシリコン層がドープされている方法。 - 【請求項２４】 請求項２２に記載の方法であって、前
記ジクロロシランに基づくタングステン−シリサイド層
がＷＦ6とＳｉＨ2Ｃｌ2の反応から形成される方法。 - 【請求項２５】 アモルファスシリコン層と、前記アモ
ルファスシリコン層上の前記ジクロロシランに基づくタ
ングステン−シリサイド層を有する薄膜。 - 【請求項２６】 請求項２５の薄膜であって、前記アモ
ルファスシリコン層がドープされている薄膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58714796A | 1996-01-16 | 1996-01-16 | |
| US08/587147 | 1996-01-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298169A true JPH09298169A (ja) | 1997-11-18 |
Family
ID=24348560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9004093A Withdrawn JPH09298169A (ja) | 1996-01-16 | 1997-01-13 | 集積化タングステン−シリサイドプロセス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6284650B1 (ja) |
| EP (1) | EP0785574A3 (ja) |
| JP (1) | JPH09298169A (ja) |
| KR (1) | KR970060371A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124202A (en) * | 1997-04-30 | 2000-09-26 | Samsung Electronics Co. | Methods of fabricating silicide layers and silicide contact structures in microelectronic devices |
| US7060614B2 (en) | 2000-07-28 | 2006-06-13 | Tokyo Electron Limited | Method for forming film |
| JP2007116048A (ja) * | 2005-10-24 | 2007-05-10 | Toshiba Corp | 半導体装置及びその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243189A (ja) * | 1997-12-19 | 1999-09-07 | Siemens Ag | 集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法 |
| JPH11200050A (ja) | 1998-01-14 | 1999-07-27 | Mitsubishi Electric Corp | タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置 |
| JP2000150416A (ja) * | 1998-09-01 | 2000-05-30 | Tokyo Electron Ltd | タングステンシリサイド膜及びその成膜方法 |
| JP2001196326A (ja) | 2000-01-11 | 2001-07-19 | Tokyo Electron Ltd | タングステンシリサイド膜の成膜方法及びゲート電極／配線の作製方法 |
| US6586320B2 (en) | 2000-04-14 | 2003-07-01 | Stmicroelectronics, Inc. | Graded/stepped silicide process to improve mos transistor |
| US6358844B1 (en) * | 2000-06-01 | 2002-03-19 | Taiwan Semiconductor Manufacturing, Company, Ltd | Tungsten deposition process with dual-step nucleation |
| US6350684B1 (en) | 2000-06-15 | 2002-02-26 | Stmicroelectronics, Inc. | Graded/stepped silicide process to improve MOS transistor |
| US6582757B1 (en) * | 2000-10-12 | 2003-06-24 | Promos Technologies, Inc. | Method for tungsten deposition without fluorine-contaminated silicon substrate |
| DE10115228B4 (de) | 2001-03-28 | 2006-07-27 | Samsung Electronics Co., Ltd., Suwon | Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen |
| US7357799B2 (en) * | 2002-06-27 | 2008-04-15 | Depuy Acromed, Inc. | Thermal coagulation using hyperconductive fluids |
| WO2006019603A2 (en) * | 2004-07-30 | 2006-02-23 | Applied Materials, Inc. | Thin tungsten silicide layer deposition and gate metal integration |
| KR100669141B1 (ko) * | 2005-01-17 | 2007-01-15 | 삼성전자주식회사 | 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법 |
| KR100735520B1 (ko) * | 2005-09-23 | 2007-07-04 | 삼성전자주식회사 | 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4391846A (en) | 1979-04-05 | 1983-07-05 | The United States Of America As Represented By The United States Department Of Energy | Method of preparing high-temperature-stable thin-film resistors |
| US4851295A (en) | 1984-03-16 | 1989-07-25 | Genus, Inc. | Low resistivity tungsten silicon composite film |
| US4692343A (en) | 1985-08-05 | 1987-09-08 | Spectrum Cvd, Inc. | Plasma enhanced CVD |
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| JPH02150040A (ja) | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | 気相成長装置 |
| US4985740A (en) | 1989-06-01 | 1991-01-15 | General Electric Company | Power field effect devices having low gate sheet resistance and low ohmic contact resistance |
| US5203956A (en) | 1990-01-08 | 1993-04-20 | Lsi Logic Corporation | Method for performing in-situ etch of a CVD chamber |
| JP2954263B2 (ja) * | 1990-03-22 | 1999-09-27 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US4966869A (en) | 1990-05-04 | 1990-10-30 | Spectrum Cvd, Inc. | Tungsten disilicide CVD |
| JPH04373124A (ja) * | 1991-06-21 | 1992-12-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5231056A (en) * | 1992-01-15 | 1993-07-27 | Micron Technology, Inc. | Tungsten silicide (WSix) deposition process for semiconductor manufacture |
| US5428244A (en) | 1992-06-29 | 1995-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a silicon rich dielectric layer |
| US5643633A (en) * | 1992-12-22 | 1997-07-01 | Applied Materials, Inc. | Uniform tungsten silicide films produced by chemical vapor depostiton |
| KR970005943B1 (ko) * | 1993-05-27 | 1997-04-22 | 엘지반도체 주식회사 | 반도체 장치의 텅스텐 실리사이드 제조방법 |
| US5510296A (en) * | 1995-04-27 | 1996-04-23 | Vanguard International Semiconductor Corporation | Manufacturable process for tungsten polycide contacts using amorphous silicon |
| KR100341247B1 (ko) * | 1995-12-29 | 2002-11-07 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
-
1997
- 1997-01-08 EP EP97300079A patent/EP0785574A3/en not_active Withdrawn
- 1997-01-13 KR KR1019970000637A patent/KR970060371A/ko not_active Ceased
- 1997-01-13 JP JP9004093A patent/JPH09298169A/ja not_active Withdrawn
- 1997-11-13 US US08/969,627 patent/US6284650B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124202A (en) * | 1997-04-30 | 2000-09-26 | Samsung Electronics Co. | Methods of fabricating silicide layers and silicide contact structures in microelectronic devices |
| US7060614B2 (en) | 2000-07-28 | 2006-06-13 | Tokyo Electron Limited | Method for forming film |
| JP2007116048A (ja) * | 2005-10-24 | 2007-05-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7973419B2 (en) | 2005-10-24 | 2011-07-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6284650B1 (en) | 2001-09-04 |
| EP0785574A2 (en) | 1997-07-23 |
| KR970060371A (ko) | 1997-08-12 |
| EP0785574A3 (en) | 1998-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| US6903462B2 (en) | Chemical vapor deposition of titanium | |
| JP3168421B2 (ja) | 半導体デバイスの製造方法 | |
| US7271092B2 (en) | Boron incorporated diffusion barrier material | |
| US5940733A (en) | Method of making polysilicon/tungsten silicide multilayer composite on an integrated circuit structure | |
| US6093589A (en) | Methods for preventing gate oxide degradation | |
| JPH09298169A (ja) | 集積化タングステン−シリサイドプロセス | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| KR100456315B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100447031B1 (ko) | 텅스텐 실리사이드막의 형성방법 | |
| US6335297B1 (en) | Method for forming conductive line of semiconductor device | |
| JP3801923B2 (ja) | タングステンシリサイド形成方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| KR20040016696A (ko) | 반도체장치의 전극형성방법 및 장치 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| KR20060002061A (ko) | 반도체 소자의 게이트 구조물 및 그 제조 방법 | |
| JPH0461324A (ja) | 選択気相成長法 | |
| JPH02277231A (ja) | 半導体集積回路装置の製造方法およびそれに用いる製造装置 | |
| JP2000235960A (ja) | 半導体装置の製造方法 | |
| KR20000044558A (ko) | 텅스텐 폴리사이드 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |