JPH09298295A - 高電子移動度トランジスタ及びその製造方法 - Google Patents
高電子移動度トランジスタ及びその製造方法Info
- Publication number
- JPH09298295A JPH09298295A JP8135902A JP13590296A JPH09298295A JP H09298295 A JPH09298295 A JP H09298295A JP 8135902 A JP8135902 A JP 8135902A JP 13590296 A JP13590296 A JP 13590296A JP H09298295 A JPH09298295 A JP H09298295A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- electron mobility
- mobility transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
〔課題〕 ゲートの寄生容量を低減することにより高周
波特性の改良を図った高電子移動度トランジスタ及びそ
の製造方法を提供する。 〔解決手段〕 電子ガス層を形成するためのチャネル層
(4) の上下に上部及び下部のワイドバンドギャップ層
(3,5) が形成され、前記上部のワイドバンドギャップ層
(5) の上にはソースとドレインの電極コンタクト層(6)
を形成され、このソースとドレインの電極コンタクト層
(6) から前記下部のワイドバンドギャップ層(3) に達す
る深さのメサエッチングにより素子間分離が行われ、か
つ前記電極コンタクト層を分離するように形成されたリ
セス内にゲート電極(9) が前記メサエッチングにより形
成されたメサ斜面上に形成される素子周辺部の引き出し
部(9a)と共に形成された構造の高電子移動度トランジス
タであって、ゲート電極の引き出し部(9a)は、前記メサ
斜面の上方に空隙を介在させながら宙吊りの状態で延長
されている。
波特性の改良を図った高電子移動度トランジスタ及びそ
の製造方法を提供する。 〔解決手段〕 電子ガス層を形成するためのチャネル層
(4) の上下に上部及び下部のワイドバンドギャップ層
(3,5) が形成され、前記上部のワイドバンドギャップ層
(5) の上にはソースとドレインの電極コンタクト層(6)
を形成され、このソースとドレインの電極コンタクト層
(6) から前記下部のワイドバンドギャップ層(3) に達す
る深さのメサエッチングにより素子間分離が行われ、か
つ前記電極コンタクト層を分離するように形成されたリ
セス内にゲート電極(9) が前記メサエッチングにより形
成されたメサ斜面上に形成される素子周辺部の引き出し
部(9a)と共に形成された構造の高電子移動度トランジス
タであって、ゲート電極の引き出し部(9a)は、前記メサ
斜面の上方に空隙を介在させながら宙吊りの状態で延長
されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ミリ波帯の超高周
波増幅器などとして利用される高電子移動度トランジス
タ及びこのような高電子移動度トランジスタの製造方法
に関するものである。
波増幅器などとして利用される高電子移動度トランジス
タ及びこのような高電子移動度トランジスタの製造方法
に関するものである。
【０００２】
【従来の技術】高電子移動度のInGaAsによってチャネル
層を形成することにより、高周波特性の向上を実現した
高電子移動度トランジスタ(HEMT)が開発されている。こ
の高電子移動度トランジスタでは、高抵抗のAlGaAsから
成るワイドバンドギャップ層の中間に薄いInGaAsを形成
することによりダブルヘテロ構造のチャネル層を形成す
る構成となっている。
層を形成することにより、高周波特性の向上を実現した
高電子移動度トランジスタ(HEMT)が開発されている。こ
の高電子移動度トランジスタでは、高抵抗のAlGaAsから
成るワイドバンドギャップ層の中間に薄いInGaAsを形成
することによりダブルヘテロ構造のチャネル層を形成す
る構成となっている。
【０００３】上記高電子移動度トランジスタは、メサエ
ッチングによって素子間の分離が行われると共に、ゲー
ト電極の引き出し部が上記メサエッチングによって形成
されたメサ斜面上をゲートパッドまで延長される構造と
なっている。この構造では、上記ゲート電極の引き出し
部がメサ斜面に露出するInGaAsのチャネル層に接触する
ことに伴うリーク電流の増加を防止するために、このメ
サ斜面とゲート電極の引き出し部との間にSiO2膜及びシ
リコン窒化膜から成る電気絶縁膜を形成することが、特
開平４ー365333号公報に提案されている。
ッチングによって素子間の分離が行われると共に、ゲー
ト電極の引き出し部が上記メサエッチングによって形成
されたメサ斜面上をゲートパッドまで延長される構造と
なっている。この構造では、上記ゲート電極の引き出し
部がメサ斜面に露出するInGaAsのチャネル層に接触する
ことに伴うリーク電流の増加を防止するために、このメ
サ斜面とゲート電極の引き出し部との間にSiO2膜及びシ
リコン窒化膜から成る電気絶縁膜を形成することが、特
開平４ー365333号公報に提案されている。
【０００４】
【発明が解決しようとする課題】上記特開平４ー365333
号公報に提案されている高電子移動度トランジスタの構
造では、メサ斜面とゲート電極の引き出し部との間にSi
O2膜及びシリコン窒化膜から成る電気絶縁膜を形成され
るためリーク電流は抑圧されるが、これに伴いゲート電
極の引き出し部とチャネル層との間に寄生容量が形成さ
れ、この寄生容量によって高周波信号がバイパスされる
ことにより高周波特性が劣化するという問題がある。
号公報に提案されている高電子移動度トランジスタの構
造では、メサ斜面とゲート電極の引き出し部との間にSi
O2膜及びシリコン窒化膜から成る電気絶縁膜を形成され
るためリーク電流は抑圧されるが、これに伴いゲート電
極の引き出し部とチャネル層との間に寄生容量が形成さ
れ、この寄生容量によって高周波信号がバイパスされる
ことにより高周波特性が劣化するという問題がある。
【０００５】
【課題を解決するための手段】本発明の高電子移動度ト
ランジスタは、ゲート電極の引き出し部をメサ斜面の上
方に空隙を介在させながら宙吊りの状態で延長すること
により、大きな誘電率のSiO2膜及びシリコン窒化膜から
成る電気絶縁膜をゲート電極の引き出し部とメサ斜面と
の間に介在させる従来構造よりも寄生容量の容量値を減
少させ、高周波特性を改善するように構成されている。
ランジスタは、ゲート電極の引き出し部をメサ斜面の上
方に空隙を介在させながら宙吊りの状態で延長すること
により、大きな誘電率のSiO2膜及びシリコン窒化膜から
成る電気絶縁膜をゲート電極の引き出し部とメサ斜面と
の間に介在させる従来構造よりも寄生容量の容量値を減
少させ、高周波特性を改善するように構成されている。
【０００６】
【発明の実施の形態】図１は、本発明の一実施例の高電
子移動度トランジスタの構造を模式的に示す斜視図であ
る。半絶縁性のGaAs基板１の上に不要キャリアの漏れを
防止するための超格子バッファ層２が形成され、更にそ
の上に、300 Å程度の厚みのAlGaAsのワイドバンドギャ
ップ層３，５と、100 Å程度の厚みのInGaAsのチャネル
層４とから成るダブルヘテロ構造が形成されている。チ
ャネル層４に対してキャリア供給層として機能する下部
のワイドバンドギャップ層３と、上部のワイドバンドギ
ャップ層５とは、いずれもAlx Ga1-x As(0＜ｘ＜0.3)か
ら構成されている。
子移動度トランジスタの構造を模式的に示す斜視図であ
る。半絶縁性のGaAs基板１の上に不要キャリアの漏れを
防止するための超格子バッファ層２が形成され、更にそ
の上に、300 Å程度の厚みのAlGaAsのワイドバンドギャ
ップ層３，５と、100 Å程度の厚みのInGaAsのチャネル
層４とから成るダブルヘテロ構造が形成されている。チ
ャネル層４に対してキャリア供給層として機能する下部
のワイドバンドギャップ層３と、上部のワイドバンドギ
ャップ層５とは、いずれもAlx Ga1-x As(0＜ｘ＜0.3)か
ら構成されている。
【０００７】上部のワイドバンドギャップ層５上には、
5×1018cmー3程度の高濃度のSiがドープされた500 Å程
度の厚みのｎ+ GaAsコンタクト層６が形成され、このｎ
+ GaAsコンタクト層６の上には、これをソース側とドレ
イン側とに分離するリセス（窪み）を介在させながらソ
ース電極７とドレイン電極８とが形成されている。そし
てこのリセスの内部にはゲート電極９が形成され、この
ゲート電極９はその引き出し部９ａを介してゲートパッ
ド９ｂに接続されている。
5×1018cmー3程度の高濃度のSiがドープされた500 Å程
度の厚みのｎ+ GaAsコンタクト層６が形成され、このｎ
+ GaAsコンタクト層６の上には、これをソース側とドレ
イン側とに分離するリセス（窪み）を介在させながらソ
ース電極７とドレイン電極８とが形成されている。そし
てこのリセスの内部にはゲート電極９が形成され、この
ゲート電極９はその引き出し部９ａを介してゲートパッ
ド９ｂに接続されている。
【０００８】この素子のメサ斜面を含む主要部分上には
SiO2の絶縁膜10が形成されており、このSiO2膜10で被覆
されたメサ斜面との間に空隙を介在させながら、ゲート
電極の引き出し部９ａが、メサエッチングによって形成
された谷の部分に形成されたゲートパッド９ｂまで延長
されている。この結果、この実施例の高電子移動度トラ
ンジスタでは、大きな比誘電率のSiO2膜及びシリコン窒
化膜から成る電気絶縁膜をゲート電極の引き出し部とメ
サ斜面との間に介在させる従来構造に比べて、誘電率が
空気の誘電体率の１に低下したぶん寄生容量の容量値が
低減され、高周波特性が改善される。
SiO2の絶縁膜10が形成されており、このSiO2膜10で被覆
されたメサ斜面との間に空隙を介在させながら、ゲート
電極の引き出し部９ａが、メサエッチングによって形成
された谷の部分に形成されたゲートパッド９ｂまで延長
されている。この結果、この実施例の高電子移動度トラ
ンジスタでは、大きな比誘電率のSiO2膜及びシリコン窒
化膜から成る電気絶縁膜をゲート電極の引き出し部とメ
サ斜面との間に介在させる従来構造に比べて、誘電率が
空気の誘電体率の１に低下したぶん寄生容量の容量値が
低減され、高周波特性が改善される。
【０００９】図２と図３は、上記図１に示した実施例の
高電子移動度トランジスタの製造方法を製造中の素子の
主要部分の断面図によって説明するための工程図であ
る。
高電子移動度トランジスタの製造方法を製造中の素子の
主要部分の断面図によって説明するための工程図であ
る。
【００１０】まず、図２（Ａ）に示すように、GaAs基板
１の上に超格子バッファ層２が形成され、その上にAlの
混晶比率（ｘ）が 0.2〜0.3 で 300Å程度の厚みのAlx
Ga1ーx Asのワイドバンドギャップ層３、100 Å程度の厚
みのInGaAsのチャネル層４、300 Å程度の厚みのAlGaAs
のワイドバンドギャップ層５から成るダブルヘテロ構造
が順次形成され、その上に500 Å程度の厚みの n+ GaAs
コンタクト層６が形成される。続いて、図２（Ｂ）に示
すように、 n+ GaAsコンタクト層６の上にフォトレジス
ト膜Ｐが形成され、このフォトレジスト膜Ｐをマスクと
して超格子バッファ層２に達する深さまでメサエッチン
グが行われる。
１の上に超格子バッファ層２が形成され、その上にAlの
混晶比率（ｘ）が 0.2〜0.3 で 300Å程度の厚みのAlx
Ga1ーx Asのワイドバンドギャップ層３、100 Å程度の厚
みのInGaAsのチャネル層４、300 Å程度の厚みのAlGaAs
のワイドバンドギャップ層５から成るダブルヘテロ構造
が順次形成され、その上に500 Å程度の厚みの n+ GaAs
コンタクト層６が形成される。続いて、図２（Ｂ）に示
すように、 n+ GaAsコンタクト層６の上にフォトレジス
ト膜Ｐが形成され、このフォトレジスト膜Ｐをマスクと
して超格子バッファ層２に達する深さまでメサエッチン
グが行われる。
【００１１】次に、図２（Ｃ）に示すように、 n+ GaAs
コンタクト層６上に真空蒸着によってソース電極７とド
レイン電極８とが形成され、この後、プラズマＣＶＤ法
により全面に500 Å程度の厚みのSiO2を素材とするパッ
シベーション膜ないしは電気絶縁膜10が形成される。次
に、上記メサ構造を、図１中に示した直交三次元座標
（Ｘ，Ｙ，Ｚ）に基づくＹ─Ｚ平面で切断して示す図３
（Ｄ）の断面図に示すように、メサ斜面に点線で示すフ
ォトレジストＱが形成される。続いて、ドライエッチン
グを行うことにより、コンタクト層６よりも下部のフォ
トレジスト層ｑのみが残る程度までフォトレジスト層Ｑ
をエッチバックする。この時、素子内部はこれを被覆し
ているSiO2膜によってプラズマエッチングに伴う損傷か
ら保護される。
コンタクト層６上に真空蒸着によってソース電極７とド
レイン電極８とが形成され、この後、プラズマＣＶＤ法
により全面に500 Å程度の厚みのSiO2を素材とするパッ
シベーション膜ないしは電気絶縁膜10が形成される。次
に、上記メサ構造を、図１中に示した直交三次元座標
（Ｘ，Ｙ，Ｚ）に基づくＹ─Ｚ平面で切断して示す図３
（Ｄ）の断面図に示すように、メサ斜面に点線で示すフ
ォトレジストＱが形成される。続いて、ドライエッチン
グを行うことにより、コンタクト層６よりも下部のフォ
トレジスト層ｑのみが残る程度までフォトレジスト層Ｑ
をエッチバックする。この時、素子内部はこれを被覆し
ているSiO2膜によってプラズマエッチングに伴う損傷か
ら保護される。
【００１２】続いて、図１中の三次元座標に基づくＸ─
Ｚ平面で切断して示す図３（Ｅ）の断面図に示すよう
に、SiO2膜10上に電子ビーム用フォトレジスト層Ｒが形
成され、このフォトレジスト層Ｒに電子ビーム露光によ
り微小幅のゲートパターンが形成され、これをマスクと
してSiO2膜10がウエットエッチングされる。引き続き、
GaAsコンタクト層６の選択エッチングによるリセスの形
成（リセスエッチング）が行われる。この選択ウエット
エッチングは、アンモニア水と過酸化水素水の混合比が
１対４000 以上の液を水で希釈してエッチング液を用
いて行われる。
Ｚ平面で切断して示す図３（Ｅ）の断面図に示すよう
に、SiO2膜10上に電子ビーム用フォトレジスト層Ｒが形
成され、このフォトレジスト層Ｒに電子ビーム露光によ
り微小幅のゲートパターンが形成され、これをマスクと
してSiO2膜10がウエットエッチングされる。引き続き、
GaAsコンタクト層６の選択エッチングによるリセスの形
成（リセスエッチング）が行われる。この選択ウエット
エッチングは、アンモニア水と過酸化水素水の混合比が
１対４000 以上の液を水で希釈してエッチング液を用
いて行われる。
【００１３】次に、抵抗加熱真空蒸着装置によって蒸発
させたTiとAuとをゲートパターンＳを通して順次リセス
内に蒸着することにより、このリセス内にTi/ Auを素材
とするゲート電極９が形成される。この時、ゲート電極
９の中心を通り図１中に定義したＹ─Ｚ平面で切断した
図３（Ｆ）の断面図に示すように、ゲート電極の引き出
し部９ａがメサ斜面上に残されたフォトレジスト層ｑを
介在させながらメサ斜面上に形成される。
させたTiとAuとをゲートパターンＳを通して順次リセス
内に蒸着することにより、このリセス内にTi/ Auを素材
とするゲート電極９が形成される。この時、ゲート電極
９の中心を通り図１中に定義したＹ─Ｚ平面で切断した
図３（Ｆ）の断面図に示すように、ゲート電極の引き出
し部９ａがメサ斜面上に残されたフォトレジスト層ｑを
介在させながらメサ斜面上に形成される。
【００１４】続いて、電子ビーム用フォトレジストＲを
薬品で融解し、これをその上に堆積されたゲート金属と
共に除去するというリフトオフが行われる。このリフト
オフと同時に、ゲート電極９の引き出し部９ａとSiO2膜
10で被覆されたメサ斜面との間に介在されていたフォト
レジスト層ｑが薬品によって融解除去される。この結
果、ゲート電極９の引き出し部９ａがメサ斜面上に宙吊
りになる。最後に、ソース電極７とドレイン電極８上の
SiO2膜を選択的に除去し、ゲートパッド９ａを作成する
ことにより、高電子移動度トランジスタとして完成させ
る。
薬品で融解し、これをその上に堆積されたゲート金属と
共に除去するというリフトオフが行われる。このリフト
オフと同時に、ゲート電極９の引き出し部９ａとSiO2膜
10で被覆されたメサ斜面との間に介在されていたフォト
レジスト層ｑが薬品によって融解除去される。この結
果、ゲート電極９の引き出し部９ａがメサ斜面上に宙吊
りになる。最後に、ソース電極７とドレイン電極８上の
SiO2膜を選択的に除去し、ゲートパッド９ａを作成する
ことにより、高電子移動度トランジスタとして完成させ
る。
【００１５】以上、チャネル層の上下にキャリア供給層
として上部及び下部のワイドバンドギャップ層が形成さ
れた構造の高電子移動度トランジスタを例にとって本発
明を説明した。しかしながら、上記上部及び下部のワイ
ドバンドギャップ層内にシリコンプレーナ・ドーピング
層を形成した公知の構造の高電子移動度トランジスタに
ついても本発明を適用できる。
として上部及び下部のワイドバンドギャップ層が形成さ
れた構造の高電子移動度トランジスタを例にとって本発
明を説明した。しかしながら、上記上部及び下部のワイ
ドバンドギャップ層内にシリコンプレーナ・ドーピング
層を形成した公知の構造の高電子移動度トランジスタに
ついても本発明を適用できる。
【００１６】以上詳細に説明したように、本発明の高電
子移動度トランジスタは、ゲート電極の引き出し部をメ
サ斜面の上方に空隙を介在させながら宙吊りの状態で延
長する構成であるから、大きな誘電率のSiO2膜及びシリ
コン窒化膜から成る電気絶縁膜をゲート電極の引き出し
部とメサ斜面との間に介在させる従来構造に比べて寄生
容量の容量値が減少し、高周波特性が改善される。
子移動度トランジスタは、ゲート電極の引き出し部をメ
サ斜面の上方に空隙を介在させながら宙吊りの状態で延
長する構成であるから、大きな誘電率のSiO2膜及びシリ
コン窒化膜から成る電気絶縁膜をゲート電極の引き出し
部とメサ斜面との間に介在させる従来構造に比べて寄生
容量の容量値が減少し、高周波特性が改善される。
【図１】本発明の一実施例の高電子移動度トランジスタ
の構造を模式的に示す模式斜視図である。
の構造を模式的に示す模式斜視図である。
【図２】図１の実施例の高電子移動度トランジスタの製
造方法を製造中の素子の主要部分の断面図によって示す
製造工程図である。
造方法を製造中の素子の主要部分の断面図によって示す
製造工程図である。
【図３】図１の実施例の高電子移動度トランジスタの製
造方法を製造中の素子の主要部分の断面図によって示す
製造工程図である。
造方法を製造中の素子の主要部分の断面図によって示す
製造工程図である。
１ 半絶縁性GaAs基板 ３，５ 高抵抗AlGaAsワイドバンドギャップ層 ４ InGaAsチャネル層 ６ n + GaAsコンタクト層 ７ ソース電極 ８ ドレイン電極 ９ ゲート電極 9a ゲート電極引き出し部 9b ゲート電極パッド 10 SiO2膜
Claims (4)
- 【請求項１】電子ガス層を形成するためのチャネル層の
上下に上部及び下部のワイドバンドギャップ層が形成さ
れ、前記上部のワイドバンドギャップ層の上にはソース
とドレインの電極コンタクト層が形成され、このソース
とドレインの電極コンタクト層から前記下部のワイドバ
ンドギャップ層に達する深さのメサエッチングにより素
子間分離が行われ、かつ前記電極コンタクト層を分離す
るように形成されたリセス内にゲート電極が前記メサエ
ッチングにより形成されたメサ斜面上に形成される素子
周辺部への引き出し部と共に形成された構造の高電子移
動度トランジスタにおいて、 前記ゲート電極の引き出し部は、前記メサ斜面の上方に
空隙を介在させながら宙吊りの状態で延長されたことを
特徴とする高電子移動度トランジスタ。 - 【請求項２】 請求項１において、 前記メサ斜面はSiO2膜で被覆されたことを特徴とする高
電子移動度トランジスタ。 - 【請求項３】 請求項１又は２において、 上部及び下部のワイドバンドギャップ層のそれぞれの内
部にシリコンプレーナ・ドーピング層が形成されたこと
を特徴とする高電子移動度トランジスタ。 - 【請求項４】電子ガス層を形成するためのチャネル層の
上下に上部及び下部のワイドバンドギャップ層が形成さ
れ、前記上部のワイドバンドギャップ層の上にソースと
ドレインの電極コンタクト層が形成され、このソースと
ドレインの電極コンタクト層から前記下部のワイドバン
ドギャップ層に達する深さのメサエッチングにより素子
間分離が行われ、かつ前記電極コンタクト層を分離する
ように形成されたリセス内にゲート電極が前記メサ斜面
上に形成される素子周辺部への引き出し部と共に形成さ
れる高電子移動度トランジスタの製造方法において、 前記メサエッチングによって形成されたメサ斜面のうち
前記ゲート電極の引き出し部の形成が予定されているも
のの上には、このゲート電極の引き出し部の形成に先立
ってフォトレジスト膜が形成され、このフォトレジスト
膜が前記ゲート電極の引き出し部の形成後に除去される
ことにより、このゲート電極の引き出し部と前記メサ斜
面との間に空隙が形成されることを特徴とする高電子移
動度トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8135902A JPH09298295A (ja) | 1996-05-02 | 1996-05-02 | 高電子移動度トランジスタ及びその製造方法 |
| DE69705990T DE69705990T2 (de) | 1996-05-02 | 1997-04-28 | Transistor mit hoher Elektronenbeweglichkeit und Verfahren zur Herstellung |
| EP97106992A EP0805498B1 (en) | 1996-05-02 | 1997-04-28 | High electron mobility transistor and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8135902A JPH09298295A (ja) | 1996-05-02 | 1996-05-02 | 高電子移動度トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298295A true JPH09298295A (ja) | 1997-11-18 |
Family
ID=15162502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8135902A Pending JPH09298295A (ja) | 1996-05-02 | 1996-05-02 | 高電子移動度トランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0805498B1 (ja) |
| JP (1) | JPH09298295A (ja) |
| DE (1) | DE69705990T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209969A (ja) * | 2004-01-23 | 2005-08-04 | Oki Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| KR100782941B1 (ko) * | 2006-12-29 | 2007-12-07 | 한국과학기술연구원 | Ω 형상의 채널을 갖는 고이동도 트랜지스터 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1184723B (it) * | 1985-01-28 | 1987-10-28 | Telettra Lab Telefon | Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione |
| EP0469768A1 (en) * | 1990-07-31 | 1992-02-05 | AT&T Corp. | A substantially linear field effect transistor and method of making same |
| JPH04115555A (ja) * | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH04365333A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ及びその製造方法 |
| FR2679071B1 (fr) * | 1991-07-08 | 1997-04-11 | France Telecom | Transistor a effet de champ, a couches minces de bande d'energie controlee. |
-
1996
- 1996-05-02 JP JP8135902A patent/JPH09298295A/ja active Pending
-
1997
- 1997-04-28 EP EP97106992A patent/EP0805498B1/en not_active Expired - Lifetime
- 1997-04-28 DE DE69705990T patent/DE69705990T2/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209969A (ja) * | 2004-01-23 | 2005-08-04 | Oki Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| KR100782941B1 (ko) * | 2006-12-29 | 2007-12-07 | 한국과학기술연구원 | Ω 형상의 채널을 갖는 고이동도 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69705990D1 (de) | 2001-09-13 |
| EP0805498A1 (en) | 1997-11-05 |
| EP0805498B1 (en) | 2001-08-08 |
| DE69705990T2 (de) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8969919B2 (en) | Field-effect transistor | |
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| US10692976B2 (en) | GaN-on-Si switch devices | |
| JP3610951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| EP0855748B1 (en) | Heterojunction field-effect transistor and method of fabricating the same | |
| JPH09298295A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| US6933181B2 (en) | Method for fabricating semiconductor device | |
| JP2001210658A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2003258004A (ja) | メサ型半導体装置及びその製造方法 | |
| US20250359123A1 (en) | Semiconductor structure and fabricating method thereof | |
| CN222582862U (zh) | Hemt器件 | |
| US20260020300A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2001189322A (ja) | 高周波半導体装置とその製造方法 | |
| JPH0523497B2 (ja) | ||
| JP2003045898A (ja) | 半導体装置およびその製造方法 | |
| CN114616678B (zh) | 半导体结构及其制作方法 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH0472384B2 (ja) | ||
| JPH02188930A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP3710613B2 (ja) | 半導体装置 | |
| JP3903241B2 (ja) | 化合物電界効果型半導体装置 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JPH06177163A (ja) | 半導体装置の製造方法 | |
| KR100198425B1 (ko) | 폴리이미드를 이용한 이종접합 바이폴라 트랜지스터의 제조방법 |