JPH09298455A - 誘導性負荷駆動方法、及びｈブリッジ回路制御装置 - Google Patents

誘導性負荷駆動方法、及びｈブリッジ回路制御装置

Info

Publication number
JPH09298455A
JPH09298455A JP8135831A JP13583196A JPH09298455A JP H09298455 A JPH09298455 A JP H09298455A JP 8135831 A JP8135831 A JP 8135831A JP 13583196 A JP13583196 A JP 13583196A JP H09298455 A JPH09298455 A JP H09298455A
Authority
JP
Japan
Prior art keywords
current
inductive load
semiconductor switching
switching elements
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8135831A
Other languages
English (en)
Other versions
JP3665419B2 (ja
Inventor
Kenji Horiguchi
健治 堀口
Tomoaki Nishi
智昭 西
Arata Nakajima
新 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP13583196A priority Critical patent/JP3665419B2/ja
Priority to US08/841,384 priority patent/US5952856A/en
Priority to DE69730374T priority patent/DE69730374T2/de
Priority to EP03005262A priority patent/EP1324493B1/en
Priority to EP97107320A priority patent/EP0805555B1/en
Priority to DE69736363T priority patent/DE69736363T2/de
Publication of JPH09298455A publication Critical patent/JPH09298455A/ja
Application granted granted Critical
Publication of JP3665419B2 publication Critical patent/JP3665419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
    • H03K17/662—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor
    • H03K17/663—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors

Landscapes

  • Control Of Stepping Motors (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 電流検出抵抗に生じるノイズによって誤動作
をしない誘導性負荷駆動方法、Ｈブリッジ回路制御装置
を提供する。 【解決手段】 四個の半導体スイッチング素子と、前記
各半導体スイッチング素子にそれぞれ逆並列接続された
フライホイールダイオードとで誘導性負荷に順逆双方向
に電流を流せるように構成されたＨブリッジ回路内に電
流検出抵抗を挿入し、発生する検出電圧ＶSによって前
記誘導性負荷に流れる電流を制御する際、誘導性負荷を
電源に接続した直後は検出電圧ＶSの値を無視する。突
入電流や貫通電流によるノイズで誤動作することがなく
なる。電源回生を行ってスイッチング電流を小さくする
際は、所定周期で誘導性負荷を電源に接続し、そのとき
流れる電流を検出電圧ＶSとして検出する。電流が小さ
くなりすぎたり、大きいうちに定常動作に移行したりす
ることがなくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体スイッチング
素子を用いて誘導性負荷にスイッチング電流を流す技術
にかかり、特に、半導体スイッチング素子と誘導性負荷
によってＨブリッジを構成し、その誘導性負荷に流れる
スイッチング電流を制御する誘導性負荷駆動方法、及び
Ｈブリッジ回路制御装置に関する。
【０００２】
【従来の技術】一般に、ステッピングモーターは、回転
可能な可動磁石から成るローターを有しており、その周
囲に電磁石から成る駆動コイルが複数個配置されて構成
されている。それら駆動コイルを選択し、所定の大きさ
の電流をパルス状に流すことで、ローターの位置や回転
数をオープンループで制御できることから、便利なモー
ターとして広く用いられている。
【０００３】そのようなステッピングモーターを駆動す
るために、一定の方向に電流を流すユニポーラ駆動方法
や、正逆いずれの向きにも電流を流せるバイポーラ駆動
方式が広く使用されている。
【０００４】いずれの駆動方式でも、ステッピングモー
ターの基本となる回転量(ステップ角)は、駆動コイルの
配置個数で決まってくる。しかし近年では、回転時の振
動抑制や、回転角の精密制御のために、図１２(ａ)に示
すように、駆動コイルに流す定電流を段階的に変化させ
て、ローターを基本ステップ角よりも小さい角度で過渡
的に停止させるマイクロ・ステップ駆動が行われるよう
になってきた。
【０００５】そのマイクロステップ駆動を行う場合、Ｈ
ブリッジ回路内に電流検出抵抗を挿入し、電源からステ
ッピングモーターに供給された電流の大きさを電流検出
抵抗が出力する検出電圧として検出し、所定の基準電圧
と比較して半導体スイッチング素子をオン／オフさせ、
図１２(ｂ)に示すような、一定の大きさのスイッチング
電流１０２を駆動コイルに流すことで、基本ステップ角
よりも細かい角度で静止させていた。
【０００６】そして、例えば駆動コイルに流すスイッチ
ング電流の大きさを、電流Ｉ2からそれよりも小さい電
流Ｉ3に変える場合には、半導体スイッチング素子全て
をオフさせて回生電流を流し、駆動コイルに蓄積された
エネルギーを電源へ移行させることで、符号１０３で示
す右肩下がりの波形のように、駆動コイルに流す電流を
急速に減少させることが行われていた。
【０００７】ところで、Ｈブリッジ回路の駆動回路に負
電圧が入力されないようにするために、Ｈブリッジ回路
内に挿入される電流検出抵抗は、電源に回生される電流
が流れないように接続されているのが普通である。従っ
て、電源回生によってスイッチング電流を減少させる間
は、駆動コイルに流れている電流を検出することができ
ない。
【０００８】そこで従来技術では、スイッチング電流が
所定の値になると見込まれる時間Ｔの間だけ回生電流を
流していた。その場合、ステッピングモーターに流れる
電流が、例えば符号１０４で示す電流量のように、必要
以上に小さくなったり、あるいは減少させたい電流量ま
で小さくならないうちに所定のスイッチング電流を流す
ための定常動作に移行して駆動コイルに電流が供給され
たりしてしまい、ステッピングモーターに振動を生じる
原因となっていた。また、このような時間設定による電
源回生を行う場合には、ステッピングモーターの種類を
変更する度にインダクタンスの大きさや等価抵抗の大き
さが変わるため、ステッピングモーター毎に適切な時間
を見出し、電源回生を行う時間を設定し直さなければな
らず、煩雑であり、その解決が望まれていた。
【０００９】更に、駆動コイルに蓄積されたエネルギー
を放出する際には、フライホイールダイオードに電流を
流す必要があるが、近年普及してきたパワーＩＣに内蔵
できるフライホイールダイオードはｐｎ接合ダイオード
であり、しかも、その逆方向回復時間(リバース・リカ
バリータイム：Ｔｒｒ)が長いため、駆動コイルに蓄積
されていたエネルギーを放出する期間が終了し、駆動コ
イルを電源に接続し、駆動コイルに電流を供給する際
に、順方向電流の流れていたフライホイールダイオード
に逆方向に貫通電流が流れてしまっている。
【００１０】また、駆動コイルに流すスイッチング電流
を一定の大きさに保つため、半導体素子の一つをオンさ
せたまま、他の半導体スイッチング素子の一つをオン／
オフさせると、駆動コイルの一端の電位が大きく振れて
しまう。ステッピングモーター内では、駆動コイルのイ
ンダクタンス成分と等価的に並列接続されたストレイキ
ャパシタが存在するので、そのように駆動コイルの一端
の電位が大きく振れると、ストレイキャパシタを充電す
るために突入電流が流れてしまう。
【００１１】これら貫通電流や突入電流が電流検出抵抗
に流れた場合には、駆動コイルのインダクタンス成分に
は流れていない大きな電流を検出してしまうこととな
り、その結果、パワーＩＣが誤動作をしてしまうという
問題があった。
【００１２】このような誤動作を防止するために、従来
技術では、電流検出抵抗にノイズ除去フィルターを設け
る等の対策が採られているが、非常にコスト高になると
いう欠点があるため、その解決が望まれていた。
【００１３】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたもので、その目的
の一つは、ノイズ除去フィルターが不要な誘導性負荷駆
動方法、及びＨブリッジ回路制御装置を提供することに
ある。
【００１４】また、本発明の他の目的は、誘導性負荷に
流れるスイッチング電流を減少させる際、所望の大きさ
まで減少されたことを検出できる誘導性負荷駆動方法、
及びＨブリッジ回路制御装置を提供することにある。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明方法は、四個の半導体スイッチ
ング素子と、前記各半導体スイッチング素子にそれぞれ
逆並列接続されたフライホイールダイオードとで誘導性
負荷に順逆双方向に電流を流せるように構成されたＨブ
リッジ回路を用い、前記Ｈブリッジ回路内に、前記電源
から前記誘導性負荷に供給される電流が流れるように電
流検出抵抗を挿入し、二個の半導体スイッチング素子を
導通させたときに前記電流検出抵抗が出力する検出電圧
と所定の基準電圧とを比較して半導体スイッチング素子
の導通を遮断させ、前記誘導性負荷に流れるスイッチン
グ電流を所定の大きさに維持する誘導性負荷駆動方法で
あって、前記半導体スイッチング素子の二個が導通した
後、所定のブランキング期間の間は前記検出電圧を無視
することを特徴とする。
【００１６】この場合、請求項２記載の発明のように、
前記導通が遮断される半導体スイッチング素子は一個で
あることが望ましい。
【００１７】また、請求項３記載の発明方法は、四個の
半導体スイッチング素子と、前記各半導体スイッチング
素子にそれぞれ逆並列接続されたフライホイールダイオ
ードとで誘導性負荷に順逆双方向に電流を流せるように
構成されたＨブリッジ回路内に、電源から前記誘導性負
荷に供給される電流は流れ、誘導性負荷から電源に回生
される電流は流れないように電流検出抵抗を挿入し、前
記電流検出抵抗が出力する検出電圧と所定の基準電圧と
を比較して、前記半導体スイッチング素子の導通を遮断
させ、前記誘導性負荷に流すスイッチング電流を所定の
大きさに維持する誘導性負荷駆動方法であって、前記維
持すべきスイッチング電流を小さくする場合、前記基準
電圧を小さくし、前記四個の半導体スイッチング素子の
全てを遮断させ、前記誘導性負荷に蓄積されたエネルギ
ーを前記電源に回生させる際、所定周期で前記半導体ス
イッチング素子の二個を導通させて前記検出電圧を発生
させ、該検出電圧と前記小さくされた基準電圧とを比較
して前記誘導性負荷に流れる電流の大きさが所望の値ま
で小さくなったか否かを判断することを特徴とする。
【００１８】この場合には、請求項４に記載された発明
方法のように、前記半導体スイッチング素子の二個が導
通されてから所定のブランキング期間の間は、前記検出
電圧を無視することが望ましい。
【００１９】また、請求項５記載の発明装置は、四個の
半導体スイッチング素子と、各半導体スイッチング素子
にそれぞれ逆並列接続されたフライホイールダイオード
とで誘導性負荷に順逆双方向に電流を流せるように構成
されたＨブリッジ回路内に、前記電源から前記誘導性負
荷に供給される電流は流れ、前記誘導性負荷から電源に
回生される電流は流れないように挿入された電流検出抵
抗に生じる検出電圧を検出して半導体スイッチング素子
の導通状態を遮断状態に切り替え、前記誘導性負荷に流
れるスイッチング電流の大きさを所定レベルに維持する
ように構成されたＨブリッジ回路制御装置であって、前
記半導体スイッチング素子の二個が導通状態にされた
後、所定のブランキング期間の間は前記検出電圧を無視
するように構成されたことを特徴とする。
【００２０】この場合、請求項６記載の発明装置のよう
に、前記スイッチング電流の大きさを所定レベルに維持
するために前記誘導性負荷に蓄積されたエネルギーを解
放する際、前記四個の半導体スイッチング素子の一個だ
けを導通させるように構成することが好ましい。
【００２１】また、請求項７記載の発明装置は、四個の
半導体スイッチング素子と、前記各半導体スイッチング
素子にそれぞれ逆並列接続されたフライホイールダイオ
ードとで誘導性負荷に順逆双方向に電流を流せるように
構成されたＨブリッジ回路内に、電源から前記誘導性負
荷に供給される電流は流れ、誘導性負荷から電源に回生
される電流は流れないように挿入された電流検出抵抗に
生じる検出電圧を検出するように構成されたＨブリッジ
回路制御装置であって、前記スイッチング電流の大きさ
を小さくするために前記誘導性負荷に蓄積されたエネル
ギーを前記電源に回生させる際、所定周期で前記半導体
スイッチング素子の二個を導通させ、電源から前記誘導
性負荷に電流を供給して前記検出電圧を発生させ、該検
出電圧の大きさを検出して前記誘導性負荷に流れる電流
が所望の大きさまで小さくなったか否かを判断するよう
に構成されたことを特徴とする。
【００２２】その場合には、請求項８記載の発明のよう
に、前記半導体スイッチング素子の二個が導通されてか
ら所定のブランキング期間の間は、前記検出電圧を無視
するように構成することが好ましい。
【００２３】このような本発明の構成によれば、四個の
半導体スイッチング素子と、各半導体スイッチング素子
にそれぞれ逆並列接続されたフライホイールダイオード
とで誘導性負荷に順逆双方向に電流を流せるように構成
されたＨブリッジ回路内に、電源から誘導性負荷に供給
される電流が流れるように電流検出抵抗を挿入したの
で、二個の半導体スイッチング素子を導通したときに電
流検出抵抗が出力する検出電圧と所定の基準電圧とを比
較して検出電圧が大きければ半導体スイッチング素子の
導通を遮断させると誘導性負荷に蓄積されていたエネル
ギーがフライホイールダイオードを介して解放され、該
誘導性負荷に流れるスイッチング電流を所定の大きさに
維持することが可能となる。
【００２４】その半導体スイッチング素子の二個が導通
した直後は、フライホイールダイオードが順方向バイア
ス状態から逆方向バイアス状態へと切り替わる。このと
きに、そのダイオードのＴｒｒ(逆方向回復時間)の間だ
けダイオード特性は失われ、貫通電流が流れてしまう。
【００２５】その貫通電流が電流検出抵抗に流れると、
誘導性負荷に流れている電流は小さいのに検出電圧が基
準電圧を超えてしまう。そこで二個のスイッチング素子
が導通した後、所定のブランキング期間の間は前記検出
電圧を無視し、貫通電流に起因する誤動作が生じないよ
うにした。これにより、ノイズ除去フィルターを設ける
必要がなくなる。
【００２６】その場合、半導体スイッチング素子の一個
だけの導通を遮断して誘導性負荷に流れるスイッチング
電流を所定の大きさに維持するようにすれば、導通して
いる一個の半導体スイッチング素子と１個の前記フライ
ホイールダイオードとで、誘導性負荷に蓄積されたエネ
ルギーを解放させる電流経路が形成され、半導体スイッ
チング素子の順方向飽和電圧と、フライホイールダイオ
ードの順方向降下電圧とで誘導性負荷に蓄積されたエネ
ルギーの消費が行われるので誘導性負荷に流れる電流は
緩やかに減衰され、スイッチング電流の変動を小さくす
ることができる。
【００２７】また、四個の半導体スイッチング素子と、
前記各半導体スイッチング素子にそれぞれ逆並列接続さ
れたフライホイールダイオードとで誘導性負荷に順逆双
方向に電流を流せるように構成されたＨブリッジ回路内
に、電源から前記誘導性負荷に供給される電流は流れ、
誘導性負荷から電源に回生される電流は流れないように
電流検出抵抗を挿入し、前記電流検出抵抗が出力する検
出電圧と所定の基準電圧とを比較して、前記半導体スイ
ッチング素子の導通を遮断させ、前記誘導性負荷に流す
スイッチング電流を所定の大きさに維持するとき、維持
すべきスイッチング電流を小さくする場合に、前記基準
電圧を小さくし、前記四個の半導体スイッチング素子の
全てを遮断させると、前記誘導性負荷に蓄積されたエネ
ルギーが電源に回生され、スイッチング電流の大きさを
素早く小さくすることが可能となる。
【００２８】その際、誘導性負荷から電源に回生される
電流は電流検出抵抗には流れず、誘導性負荷に流れてい
る電流の大きさが分からないので、所定周期で前記半導
体スイッチング素子の二個を導通させて電流検出抵抗に
電流を流して検出電圧を発生させ、その検出電圧と小さ
くされた基準電圧とを比較するようにすれば、誘導性負
荷に流れる電流が所望の値まで小さくなったか否かを判
断することが可能となる。
【００２９】この場合も電源に回生される電流が流れて
いたフライホイールダイオードは、その逆方向回復時間
の間はダイオード特性が失われるので、半導体スイッチ
ング素子の二個が導通されてから所定のブランキング期
間の間は、検出電圧を無視するようにすれば、貫通電流
によるノイズのため、実際に誘導性負荷に流れる電流に
よるよりも検出電圧が大きくなり、誘導性負荷に流れる
電流が小さくなりすぎるようなことがなくなる。
【００３０】
【発明の実施の形態】本発明装置の実施の形態を本発明
方法と共に図面を用いて説明する。
【００３１】(１) 全体の概要 図６を参照し、３はステッピングモーター制御装置であ
り、本発明の一実施の形態のＨブリッジ回路制御装置２
と、Ｈブリッジ回路４とを有している。
【００３２】Ｈブリッジ回路４は、フライホイールダイ
オードＤ2、Ｄ1がそれぞれ逆並列接続されたＰＮＰトラ
ンジスタＱ1、Ｑ2と、フライホイールダイオードＤ4、
Ｄ3が逆並列接続されたＮＰＮトランジスタＱ3、Ｑ
4と、誘導性負荷(駆動コイル)ＬとのＨブリッジ接続に
よって構成されており、各トランジスタＱ1〜Ｑ4のベー
ス端子はＨプリッジ回路制御装置２に接続されている。
該Ｈブリッジ回路制御装置２はＰＮＰトランジスタＱ1
とＮＰＮトランジスタＱ3の組か、又はＰＮＰトランジ
スタＱ2とＮＰＮトランジスタＱ4の組か、いずれか一方
の組を導通させ誘導性負荷Ｌに電源９から順逆いずれの
方向にも電流を流せるように構成されており、その状態
でオンしていたトランジスタをオフさせて、誘導性負荷
Ｌに蓄積されたエネルギーによって、フライホイールダ
イオードＤ1〜Ｄ4を介して電流を流せるように構成され
ている。
【００３３】これらトランジスタＱ1〜Ｑ4と、フライホ
イールダイオードＤ1〜Ｄ4と、Ｈブリッジ回路制御装置
２とは同じチップ中に形成されており、１チップのパワ
ーＩＣ構造にされている。
【００３４】ＮＰＮトランジスタＱ3、Ｑ4の互いに接続
されたエミッタ端子と、フライホイールダイオード
Ｄ3、Ｄ4の互いに接続されたカソード端子との間には、
ディスクリート部品で構成された電流検出抵抗ＲSが挿
入され、フライホイールダイオードＤ3、Ｄ4のカソード
端子がグラウンド電位に置かれており、ＰＮＰトランジ
スタＱ1とＮＰＮトランジスタＱ3の組がオンして電源９
から誘導性負荷Ｌに供給された供給電流６1と、ＰＮＰ
トランジスタＱ3とＮＰＮトランジスタＱ4の組がオンし
て電源９から供給された供給電流６2とのいずれもが電
流検出抵抗ＲSからグラウンド電位に流れ、該電流検出
抵抗ＲSの一端から、その供給電流６1、６2の大きさに
応じた値の検出電圧ＶSが出力され、Ｈブリッジ回路制
御装置２に入力されるように構成されている。
【００３５】(２) 内部ブロック図の概要 そのＨブリッジ回路制御装置２の内部ブロック図を図１
に示す。Ｈブリッジ回路制御装置２は、制御回路５を有
しており、該制御回路５内には２個の三入力ＮＡＮＤ３
２、３１と、２個の二入力ＡＮＤ３３、３４と、インバ
ーター３０1、３０2とが設けられている。
【００３６】三入力ＮＡＮＤ３１、３２の出力端子はＰ
ＮＰトランジスタＱ1、Ｑ2のベース端子にそれぞれ接続
されており、また、二入力ＡＮＤ３３、３４の出力端子
はＮＰＮトランジスタＱ3、Ｑ4のベース端子にそれぞれ
接続されている。
【００３７】三入力ＮＡＮＤ３１と二入力ＡＮＤ３３の
各入力端子の１個には、外部から導入されたトランジス
タ選択線２０がそれぞれ接続されており、また、三入力
ＮＡＮＤ３２と二入力ＡＮＤ３４の各入力端子の１個に
は、前記選択線２０がそれぞれインバーター３０1、３
０2を介して接続されている。
【００３８】この選択線２０から入力される信号がハイ
のときは、ＰＮＰトランジスタＱ1とＮＰＮトランジス
タＱ3の組は導通できるが、ＰＮＰトランジスタＱ2とＮ
ＰＮトランジスタＱ4の組は導通できず、ローのときは
ＰＮＰトランジスタＱ2とＮＰＮトランジスタＱ4の組が
導通できるがＰＮＰトランジスタＱ1とＮＰＮトランジ
スタＱ3の組は導通できない。従って、いずれか一方の
組しか導通できず、電源９が短絡しないようにされてい
る。以下、トランジスタ選択線２０がハイであり、ＰＮ
ＰトランジスタＱ1とＮＰＮトランジスタＱ3の組だけが
導通できるようにされているものとする。
【００３９】この制御回路５内には、インバーター３０
3、３０4が設けられており、該インバーター３０3の出
力端子は三入力ＮＡＮＤ３１、３２と二入力ＡＮＤ３
３、３４の入力端子に接続されている。インバーター３
０4の出力端子は三入力ＮＡＮＤ３１、３２の残りの入
力端子に接続されている。従って、インバーター３
０3、３０4の出力が共にハイのときにＰＮＰトランジス
タＱ1とＮＰＮトランジスタＱ3とが共にオンし、電源９
から誘導性負荷Ｌに供給電流６1が供給される。インバ
ーター３０3の出力がローのときは、インバーター３０4
の出力に関わらずＰＮＰトランジスタＱ1とＮＰＮトラ
ンジスタＱ3は共にオフする。インバーター３０3の出力
がハイであって、インバーター３０4の出力がローのと
きは、ＰＮＰトランジスタＱ1はオフし、ＮＰＮトラン
ジスタＱ3はオンする。
【００４０】(３) 動作の概要 いま、インバーター３０3、３０4の出力が共にハイであ
り、誘導性負荷Ｌに供給電流が流れているものとする
と、検出抵抗ＲSには、図２中に符号ＶSで示す検出電圧
が発生している。
【００４１】その状態からインバーター３０3の出力が
ローになると、ＰＮＰトランジスタＱ1がオフし、誘導
性負荷Ｌの両端に発生する逆起電力によって、図７に示
すように、ＮＰＮトランジスタＱ3と電流検出抵抗ＲSと
フライホイールダイオードＤ3とで形成される電流経路
に転流電流６3が流れ、該誘導性負荷Ｌに蓄積されてい
たエネルギーが熱として消費される。
【００４２】その転流電流６3が流れている状態から、
再度インバーター３０3の出力がハイになると、ＰＮＰ
トランジスタＱ1がオンし、誘導性負荷Ｌには、図６に
示す電流経路によって電源９から供給電流６1が再び供
給される。
【００４３】このとき、フライホイールダイオードＤ3
は、順バイアス状態から急に逆バイアス状態にされるの
で、ＰＮ接合ダイオードの逆方向回復時間Ｔrrの間だけ
ダイオード特性が失われてしまうので、図８に示すよう
に、ＰＮＰトランジスタＱ1に流れた電流６4の一部は、
フライホイールダイオードＤ3を逆向きに流れ、貫通電
流６6としてグラウンドへ抜けてしまう。
【００４４】また、このとき同時に、誘導性負荷ＬのＰ
ＮＰトランジスタＱ1のコレクタに接続された側が、グ
ラウンド電位よりもフライホイールダイオードＤ3の順
方向降下電圧分だけ低い電位から電源９の電源電圧まで
急に振られてしまうので、ＰＮＰトランジスタＱ1に流
れる電流６4の残りの部分は、ステッピングモーター内
で誘導性負荷Ｌに並列に存在するストレイキャパシタＣ
を充電する突入電流６5となり、この突入電流が検出抵
抗ＲSに流れる。この突入電流６5によって、電流検出抵
抗ＲSには、図２の符号ＶNで示すノイズが発生し、検出
電圧ＶSに重畳されてしまう。
【００４５】このノイズＶNを排除する手順について、
Ｈブリッジ回路制御装置２の動作に即して説明する。該
Ｈブリッジ回路制御装置２は、前記制御回路５の他、コ
ンパレーター２４と、可変基準電圧回路２２と、電圧切
替検出回路２３と、発信器２６とを有しており、コンパ
レーター２４、可変基準電圧回路２２、電圧切替検出回
路２３、発信器２６の出力は制御回路５に入力されるよ
うに接続されている。
【００４６】発信器２６は、外付の抵抗とコンデンサー
とによって、図２のタイミングチャートに示すように、
鋸歯状波ＶTを出力するように構成されている。ＰＮＰ
トランジスタＱ1及びＮＰＮトランジスタＱ3と鋸歯状波
ＶTの関係を先に説明しておくと、ＰＮＰトランジスタ
Ｑ1とＮＰＮトランジスタＱ3とは、鋸歯状波ＶTの電圧
が増加から減少に転じるときにオンするようにされてい
る。従って、誘導性負荷Ｌには電源９から所定周期で電
流６1が供給され始めることになる。
【００４７】他方、ＮＰＮトランジスタＱ3のオンを維
持し、誘導性負荷Ｌに流すスイッチング電流を所定の大
きさに維持する場合には、ＰＮＰトランジスタＱ1が、
検出電圧ＶSが可変基準電圧回路２２が出力する可変基
準電圧ＶRを超えたときにオフされ、図７に示す転流電
流６3を流して誘導性負荷Ｌに蓄積されたエネルギーを
消費するように構成されている。
【００４８】(４) 定常動作 その動作をより詳細に説明すると、前記制御回路５に
は、前記三入力ＮＡＮＤ３１等の他、基準電圧回路５０
と、負エッジ検出回路５１と、正エッジ検出回路５８
と、４個のＦＦ(フリップフロップ)５４〜ＦＦ５７と、
２個の三入力ＮＯＲ５２、５３と、インバーター３
０5、３０6とが設けられており、発信器２６が出力する
鋸歯状波ＶTは、負エッジ検出回路５１に入力されてお
り、該負エッジ検出回路５１は、図２の符号Ｖ1で示す
ような、鋸歯状波ＶTの立上りでハイ、立下がりでロー
となる信号を出力する。その信号はインバーター３０5
に入力されており、該インバーター３０5は、その信号
を反転した信号Ｖ2をＦＦ５４、５５のリセット端子に
出力する。
【００４９】ＦＦ５４〜ＦＦ５７の４個フリップフロッ
プは、図１１に示すように、それぞれ二個のＮＰＮトラ
ンジスタと定電流負荷とから成る二個のコンパレーター
９１、９２を有しており、該コンパレーター９１、９２
は互いの一つの入出力をたすき掛けに接続されて構成さ
れており、残りの入力がセット端子Ｓとリセット端子Ｒ
にされ、また、リセット端子Ｒ側にされたコンパレータ
ー９２の出力は出力端子Ｑとして外部に取り出されてい
る。これらＦＦ５４〜ＦＦ５７は、リセット端子Ｒがハ
イの状態では、出力端子Ｑの状態は必ずローとなるよう
にされている(リセット端子優先)。
【００５０】ＦＦ５４〜ＦＦ５７のセット端子Ｓ、リセ
ット端子Ｒと出力端子Ｑの関係を真理値表に示すと下記
表１のようになる。なお、ＦＦ５４〜ＦＦ５７は、必ず
しもバイポーラトランジスタで構成されている必要はな
く、下記表１のような真理値表の動作をすれば、ＣＭＯ
Ｓによって構成させることも可能である。
【００５１】
【表１】
【００５２】鋸歯状波ＶTの電圧が増加している間はＦ
Ｆ５４、５５のリセット端子Ｒはハイの状態が維持され
るので、その出力端子Ｑはローの状態が維持される。Ｆ
Ｆ５４の出力端子Ｑはインバーター３０3を介して三入
力ＮＡＮＤ３１と二入力ＡＮＤ３３とに接続されている
ので、鋸歯状波ＶTの電圧が増加している間は、三入力
ＮＡＮＤ３１と二入力ＡＮＤ３３とにはハイが入力され
る。
【００５３】いま、ＦＦ５６の出力端子Ｑがハイの状態
を維持するものとすると、該ＦＦ５６が出力するハイの
信号は三入力ＮＯＲ５２、５３に入力されており、該三
入力ＮＯＲ５２、５３が出力する信号は、残りの入力の
状態によらずローが維持される。
【００５４】ＦＦ５４のセット端子Ｓは、その維持され
たローが入力されるので、出力端子Ｑはローの状態が維
持される。従って、インバーター３０3は三入力ＮＡＮ
Ｄ３１と二入力ＡＮＤ３３とにハイを出力し続ける。
【００５５】前記トランジスタ選択線２０はハイの状態
にされており、三入力ＮＡＮＤ３１と二入力ＡＮＤ３３
とは、入力端子が全てハイであるときにＰＮＰトランジ
スタＱ1とＮＰＮトランジスタＱ3とをそれぞれオンさせ
るから、ＮＰＮトランジスタＱ3はオンしたままとな
り、ＰＮＰトランジスタＱ1は、インバーター３０4の出
力がハイ、即ちＦＦ５４の出力端子Ｑがローのときにオ
ン、ハイのときにオフする。
【００５６】そのインバーター３０4には、ＦＦ５５が
出力する、図２の符号Ｖ3で示す信号が入力されてお
り、該ＦＦ５５のリセット端子Ｒには前記インバーター
３０5が出力する信号Ｖ2が入力されているから、負エッ
ジ検出回路５１が出力する信号Ｖ1がローとなり、信号
Ｖ2がハイとなったときにリセット端子Ｒが叩かれ、Ｆ
Ｆ５５が出力する信号Ｖ3はローとなり、ＰＮＰトラン
ジスタＱ1がオンする。
【００５７】他方、ＦＦ５５のセット端子Ｓにはコンパ
レーター２４の出力ＶCが入力されており、更にそのコ
ンパレーター２４の非反転入力端子には前記検出電圧Ｖ
Sが入力され、また、反転入力端子には可変基準電圧回
路２２が出力する可変基準電圧ＶRが入力されている。
【００５８】コンパレーター２４の出力ＶCは、電流検
出抵抗ＲSに流れる供給電流６1が未だ少なく、検出電圧
ＶSが可変基準電圧ＶRを下回っているとローとなり、供
給電流６1が増加し、検出電圧ＶSが可変基準電圧ＶRを
超えるとハイとなるので、ＦＦ５５のセット端子Ｓは検
出電圧ＶSが可変基準電圧ＶRを超えたときに叩かれ、出
力信号Ｖ3はハイとなり、このときＰＮＰトランジスタ
Ｑ1がオフさせられる。
【００５９】ＰＮＰトランジスタＱ1がオフした後、鋸
歯状波ＶTの電圧が減少し始めるとインバーター３０5が
出力する信号Ｖ2がハイとなり、ＦＦ５５のリセット端
子Ｒが叩かれ、ＦＦ５５が出力する信号Ｖ3がローにさ
れるので、ＰＮＰトランジスタＱ1はまたオンする。
【００６０】このとき、図８の符号６5で示す突入電流
が電流検出抵抗ＲSに流れるので、コンパレーター２４
の非反転入力端子に、パルス状のノイズＶNが重畳され
た検出電圧ＶSが入力されてしまう。そのノイズＶNが基
準電圧ＶRよりも大きい場合、コンパレーター２４から
図２の符号ＶPで示すパルスが出力されてしまう。
【００６１】１チップパワーＩＣ中に形成されたｐｎ接
合のフライホイールダイオードでは、Ｔｒｒの長さは約
０．１〜０．２μsecであり、その間ＰＮＰトランジス
タＱ1が活性動作をし、ストレイキャパシタＣの一端の
電位を、そのＴｒｒが経過する間にグラウンド電位より
もフライホイールダイオードＤ3の順方向降下電圧分だ
け低い電位から電源９の電源電圧まで振るから、そのＴ
ｒｒが終了するまでの間、突入電流６5が流れる。従っ
て、ノイズＶNの幅はＴｒｒの長さと同じであり、パル
スＶPはその幅を超えない。
【００６２】鋸歯状波ＶTの電圧が減少し始め、ＰＮＰ
トランジスタＱ1がオンしてから今度は鋸歯状波ＶTの電
圧が増加し始めるまでの時間、即ち、信号Ｖ2がハイの
期間が約２μsecの幅になるように設定されているの
で、少なくともコンパレーター２４からパルスＶPが出
力される間はＦＦ５５のリセット端子Ｒはハイの状態が
維持される。従って、パルスＶPがＦＦ５５のセット端
子を叩いても出力信号Ｖ3はローのままであり、突入電
流６5によってＰＮＰトランジスタＱ1がオフすることは
ない。
【００６３】このように信号Ｖ2がハイの期間は電流検
出抵抗ＲSの出力する検出電圧ＶSが無視されているの
で、その期間を第１のブランキング期間Ｂ1と呼ぶこと
にする。その第１のブランキング期間Ｂ1が終了すると
ＦＦ５５のリセット端子Ｒに入力される信号Ｖ2はロー
となり、ＦＦ５５が動作できる状態となり、ＰＮＰトラ
ンジスタＱ1のオフが可能となる。その状態になった
後、電源９から誘導性負荷Ｌに供給される電流６1が増
加し、検出電圧ＶSが可変基準電圧ＶRを超えるとコンパ
レーター２４の出力ＶCはハイになり、ＦＦ５５のセッ
ト端子Ｓが叩かれてＰＮＰトランジスタＱ1がオフす
る。
【００６４】以上説明した動作の間中、ＮＰＮトランジ
スタＱ3はオンのままである。従って、ＰＮＰトランジ
スタＱ1がオフ状態にあるときは、誘導性負荷Ｌに蓄積
されたエネルギーによって、図７に示すような、ＮＰＮ
トランジスタＱ3とフライホイールダイオードＤ3とで形
成される電流経路を転流電流６3が流れ、ＮＰＮトラン
ジスタＱ3やフライホイールダイオードＤ3によって熱と
して消費され、ゆっくり減衰させられる。
【００６５】以上は可変基準電圧ＶRが一定である場合
であり、ＦＦ５５が出力する信号Ｖ3は一定周期でロー
になってＰＮＰトランジスタＱ1をオンさせ、コンパレ
ーター２４が一定周期でオフさせるから、誘導性負荷Ｌ
には、電源９から供給される供給電流６1と蓄積された
エネルギーを放出する転流電流６3とが交互に流れ、そ
れによって形成されるスイッチング電流は一定の大きさ
に保たれる。
【００６６】(５) スイッチング電流減衰動作 次に、可変基準電圧ＶRの電圧を小さくし、誘導性負荷
Ｌに流すスイッチング電流を減少させる場合について説
明する。
【００６７】このＨブリッジ回路制御装置２の外部に
は、基準電圧を切り替えるための信号を発生する回路が
設けられており、その回路が出力する基準電圧切替信号
Ｉ0、Ｉ1は、可変基準電圧回路２２と電圧切替回路２３
に入力されている。その基準電圧切替信号Ｉ0、Ｉ1は、
それぞれハイ／ローの二値をとる信号であり、可変基準
電圧回路２２は、基準電圧切替信号Ｉ0、Ｉ1の値の組合
せに対応する四種類の大きさの可変基準電圧ＶRを出力
できるように構成されている。
【００６８】また、基準電圧切替信号Ｉ0、Ｉ1は、電圧
切替検出回路２３にも入力されており、前記基準電圧切
替信号Ｉ0、Ｉ1のいずれか一つがローからハイに切り替
わり、可変基準電圧回路２２が可変基準電圧ＶRを小さ
くする際に、電圧切替検出回路２３はローからハイに切
り替わる正エッジを検出し、図３の符号Ｖ5で示すパル
スを出力する。そのパルスＶ5はＦＦ５６のリセット端
子Ｒに入力され、該ＦＦ５６は出力端子Ｑから出力する
信号Ｖ6をハイからローに変更する。その信号Ｖ6は三入
力ＮＯＲ５２、５３に入力され、かくてスイッチング電
流を減少させる動作が開始される。
【００６９】三入力ＮＯＲ５３には、ＦＦ５６が出力す
る信号Ｖ6の他、コンパレーター５９の出力Ｖ8と負エッ
ジ検出回路５１が出力する信号Ｖ1も入力されている。
該コンパレーター５９の反転入力端子には基準電圧回路
５０が出力する基準電圧Ｖ'Rが入力され、非反転入力端
子には発信器２６が出力する鋸歯状波ＶTが入力されて
おり、基準電圧Ｖ'Rと鋸歯状波ＶTとを比較して、鋸歯
状波ＶTが基準電圧Ｖ'Rを超えている間、出力Ｖ8をハイ
にするように構成されている。信号Ｖ6はローであるか
ら、図３に示すように、その出力Ｖ8と負エッジ検出回
路５１が出力する信号Ｖ1とが共にローとなったとき
に、三入力ＮＯＲ５３が出力する信号Ｖ11はハイにな
る。
【００７０】他方、三入力ＮＯＲ５２には、前記ＦＦ５
６が出力する信号Ｖ6の他、コンパレーター５９の出力
Ｖ8と、コンパレーター２４の出力ＶCを反転させるイン
バーター３０6が出力する信号とが入力されている。
【００７１】可変基準電圧ＶRが小さくされた当初は、
誘導性負荷Ｌに流れる電流はあまり減少しておらず、検
出電圧ＶSは大きいので、コンパレーター２４の出力ＶC
はハイであり、三入力ＮＯＲ５２にはインバーター３０
6からローの信号が入力されている。
【００７２】また、信号Ｖ6はローであるから、三入力
ＮＯＲ５２の出力信号は、コンパレーター５９の出力Ｖ
8がハイのときロー、ローのときハイとなる。即ち、三
入力５２はコンパレーター５９のインバーターとして動
作し、出力Ｖ8を反転させた図３の符号Ｖ9で示す信号を
ＦＦ５４のセット端子ＳとＦＦ５７のリセット端子Ｒと
に出力する。
【００７３】ＦＦ５４のリセット端子Ｒには、負エッジ
検出回路の出力Ｖ1がインバーター３０5で反転された信
号Ｖ2が入力されている。ＦＦ５４はリセット端子Ｒが
ハイの状態では必ず出力端子Ｑはローになるように構成
にされているから、該ＦＦ５４が出力する信号は、図３
の符号Ｖ10で示すように、鋸歯状波ＶTの電圧が減少し
ている間だけローとなる。
【００７４】三入力ＮＯＲ５２が出力する信号Ｖ9と三
入力ＮＯＲ５３が出力する信号Ｖ11とは、同期してお
り、ＦＦ５７のセット端子Ｓがハイのときは、そのリセ
ット端子Ｒもハイであるから、該ＦＦ５７の出力端子Ｑ
はローが維持される。
【００７５】ＦＦ５４から出力される信号Ｖ10はインバ
ーター３０3で反転されて三入力ＮＡＮＤ３１と二入力
ＡＮＤ３３に出力される。三入力ＮＡＮＤ３１には、Ｆ
Ｆ５５が出力する信号Ｖ3がインバーター３０4で反転さ
れて入力されているが、誘導性負荷Ｌに流れる電流が減
少しきらないうちはＦＦ５５のセット端子Ｓはハイの状
態が維持される。このとき、そのリセット端子Ｒには、
鋸歯状波ＶTの電圧が減少している間だけハイとなる信
号Ｖ2が入力される。リセット端子Ｒの入力が優先され
るため、ＦＦ５５が出力する信号Ｖ3は、鋸歯状波ＶTが
減少している間はローとなり、その信号がインバーター
３０4で反転されて三入力ＮＡＮＤ３１に入力される。
【００７６】従って、三入力ＮＡＮＤ３１の入力端子が
全てハイとなり、ＰＮＰトランジスタＱ1がオンするの
は、信号Ｖ3と信号Ｖ10とが共にローの間だけであり、
それは鋸歯状波ＶTの電圧が減少している期間である。
このとき、二入力ＡＮＤ３３に入力される信号も全てハ
イとなるから、ＮＰＮトランジスタＱ3もオンし、電源
９から誘導性負荷Ｌに供給電流６1が供給され、電流検
出抵抗ＲSに電流が流れ、検出電圧ＶSが発生する。
【００７７】この検出電圧ＶSと可変基準電圧ＶRとがコ
ンパレーター２４で比較され、その結果の出力ＶCがイ
ンバーター３０6を介して三入力ＮＯＲ５２に入力され
る。鋸歯状波ＶTの電圧が減少し始めたとき、即ち、Ｐ
ＮＰトランジスタＱ1とＮＰＮトランジスタＱ3とがオン
した瞬間からＴｒｒの期間、フライホイールダイオード
Ｄ1、Ｄ3に、図１０に示すような貫通電流６8、６9が流
れてしまう。それらのうちの貫通電流６8は電流検出抵
抗ＲSに流れるから、検出電圧ＶSにノイズが重畳されて
しまう。特に、誘導性負荷Ｌに流れる電流が充分小さく
なり、検出電圧ＶSが可変基準電圧ＶRを下回ったときに
発生するノイズは、回路動作を不安定にする。
【００７８】このＨブリッジ回路制御装置２では、電源
回生の際の検出電圧ＶSにそのようなノイズが重畳され
ている場合でも、鋸歯状波ＶTが基準電圧ＶRを下回るま
で、三入力ＮＯＲ５２にハイが入力されている。鋸歯状
波ＶTの電圧が減少し始めたときから基準電圧ＶRを下回
るまでの期間を第２のブランキング期間Ｂ2と呼ぶこと
にすると、その第２のブランキング期間の間は、三入力
ＮＯＲ５２の一つの入力端子にハイが入力されているの
で、他の入力端子にノイズが重畳されて来ても出力端子
Ｑはローの状態が維持され、従って、ノイズが発生して
もＦＦ５４、５７が誤動作するようなことはない。
【００７９】前述したように、インバーター３０3の出
力がハイとなるのは鋸歯状波ＶTの電圧が減少している
期間だけであるから、鋸歯状波ＶTの電圧が増加する期
間、即ち、信号Ｖ10がハイの期間はインバーター３０3
の出力はローであり、ＰＮＰトランジスタＱ1とＮＰＮ
トランジスタＱ3の両方がオフする。オンからオフに転
じるときに、誘導性負荷Ｌに蓄積されたエネルギーによ
って逆起電力が発生し、図９に示すように、誘導性負荷
Ｌ、フライホイールダイオードＤ2、電源９、フライホ
イールダイオードＤ3の経路で回生電流６7が流れる。こ
の回生電流６7は、電源９が有する出力コンデンサーを
充電するので、誘導性負荷Ｌから放出されたエネルギー
は電源９へと移動されることとなる。
【００８０】この回生電流６7により誘導性負荷Ｌに蓄
積されていたエネルギーを放出させる時間は、誘導性負
荷Ｌに蓄積されたエネルギーで転流電流６3を流し、Ｎ
ＰＮトランジスタＱ3とフライホイールダイオードＤ3、
電流検出抵抗ＲSとで、熱として消費させる場合よりも
短く、急速に電流が減衰する。
【００８１】なお、回生電流６7は電流検出抵抗ＲSを通
らないので、その間、コンパレーター２４の非反転入力
端子は電流検出抵抗ＲSを介してグラウンド電位に接続
され、出力ＶCはローになる。出力ＶCはインバーター３
０6を介して三入力ＮＯＲに出力されるから、該三入力
ＮＯＲ５２の出力Ｖ9は、回生電流６7が流れているとき
はローとなり、ＦＦ５４のセット端子Ｓが叩かれたり、
ＦＦ５７がリセットされたりすることはない。
【００８２】(６) 定常動作への復帰 次に、誘導性負荷Ｌに流れる電流が減衰し、検出電圧Ｖ
Sが可変基準電圧ＶRを下回ったことを検出する動作につ
いて説明する。誘導性負荷Ｌに流れる電流が減衰してい
る間は、三入力ＮＯＲ５３には、前記ＦＦ５６が出力す
る信号Ｖ6と、負エッジ検出回路が出力する信号Ｖ1と、
コンパレーター５９が出力する信号Ｖ8とが入力されて
いるが、検出電圧ＶSが可変基準電圧ＶRよりも大きいう
ちは、信号Ｖ6はローのままであり、三入力ＮＯＲ５２
の出力に影響を与えない。従って、この三入力ＮＯＲ５
３が出力する信号Ｖ11は、図４に示すように、信号Ｖ8
と信号Ｖ1とのいずれか一方がハイのときにロー、信号
Ｖ8と信号Ｖ1とが両方共にローとなるときだけハイにな
る。
【００８３】即ち、この信号Ｖ11がハイとなるのは、鋸
歯状波ＶTの電圧が下がっているときであり、且つ基準
電圧Ｖ'Rを下回っているときである。
【００８４】その信号Ｖ11はＦＦ５７のセット端子Ｓに
入力されるが、リセット端子Ｒに入力される信号Ｖ
9は、インバーター３０6がローを出力し続けているうち
は信号Ｖ11と同じタイミングでハイになっているので、
ＦＦ５７の出力端子Ｑはローのままである。
【００８５】その状態から、図５に示すように、誘導性
負荷Ｌに流れる電流ＩLが減少し、ＰＮＰトランジスタ
Ｑ1とＮＰＮトランジスタＱ3とがオンしたときに発生し
た検出電圧ＶSが、可変基準電圧ＶRよりも小さくなって
いると(符号Ｕで示す時点)、コンパレーター２４がの出
力ＶCはローになり、インバーター３０6から三入力ＮＯ
Ｒ５２にハイの信号が出力され、該三入力ＮＯＲ５２か
ら出力される信号Ｖ9はローになるので、ＦＦ５７のリ
セット端子Ｒがローになる。このＦＦ５７のセット端子
には、信号Ｖ11が入力されているが、該信号Ｖ11はその
ときハイであるので、ＦＦ５７の出力端子Ｑはハイとな
り、正エッジ検出回路５８がそのローからハイへ切り替
わる正エッジを検出し、１パルスのハイ信号をＦＦ５６
のセット端子に出力する。
【００８６】するとＦＦ５６の出力端子Ｑはローからハ
イに切り替かわり、三入力ＮＡＮＤ５２、５３に入力さ
れる。従って、三入力ＮＡＮＤ５２、５３の出力Ｖ9、
Ｖ11共にローとなり、以後は、三入力ＮＡＮＤ５４、５
７の他の入力端子の状態によらずにローが出力される。
【００８７】従って、ＦＦ５６の出力Ｑはハイのままで
あり、ＦＦ５４のセット端子ＳとＦＦ５７のリセット端
子Ｒとはローの状態に固定されるので、ＮＰＮトランジ
スタＱ3は前述したようにオンしたままとなり、ＰＮＰ
トランジスタＱ1のオン／オフによって誘導性負荷Ｌに
流れるスイッチング電流が一定レベルに保たれる。この
ときは、前述した、図７の転流電流６3によって誘導性
負荷Ｌに蓄積されたエネルギーが消費される。
【００８８】(７) 他の形態 以上は、半導体スイッチング素子にバイポーラートラン
ジスタを用いたパワーＩＣ構造のＨブリッジ回路制御装
置の場合を説明したが、ＩＣ構造のものに限定されるも
のではない。また、ＭＯＳトランジスタを用いたＨブリ
ッジ回路を駆動する誘導性負荷駆動方法、及びＨブリッ
ジ回路制御装置も本発明に含まれる。また、フライホイ
ールダイオードはｐｎ接合ダイオードに限定されるもの
ではなく、誘導性負荷Ｌのストレイキャパシタのため
に、突入電流が流れるようなものを広く含む。
【００８９】
【発明の効果】請求項１又は請求項５記載の発明では、
ノイズ除去フィルターが不要となり、コスト低減が図れ
る。請求項２又は請求項６記載の発明では、誘導性負荷
に蓄積されたエネルギーをゆっくり放出できるので、ス
イッチング電流の電流変動を小さくでき、ステッピング
モーターの振動が少なくなる。
【００９０】請求項３又は請求項７記載の発明では、誘
導性負荷に流れるスイッチング電流を減少させる際、所
望の大きさまで減少されたか否かを検出できるので、誘
導性負荷に流れる電流が小さくなりすぎたり、大きいう
ちに定常動作に移行したりすることがなくなる。また、
ステッピングモーターの種類毎に回生電流を流す期間を
設定し直す必要がなくなる。請求項４又は請求項８記載
の発明では、貫通電流によるノイズの影響を排除できる
ので、電源回生を行っている際に誘導性負荷に流れる電
流を正確に検出することができ、誤動作が生じなくな
る。
【図面の簡単な説明】
【図１】 本発明のＨブリッジ回路制御装置の一例
【図２】 その定常動作を説明するためのタイミングチ
ャート
【図３】 可変基準電圧が切り替えられたときの動作を
説明するためのタイミングチャート
【図４】 電源回生が行われているときの動作を説明す
るためのタイミングチャート
【図５】 電源回生の際の電流の減少の様子を説明する
ためのタイミングチャート
【図６】 電源から誘導性負荷に供給される電流の経路
を説明するためのブロック図
【図７】 誘導性負荷に蓄積されたエネルギーを熱とし
て放出させる場合に流す転流電流の電流経路を示した図
【図８】 貫通電流が流れる電流経路を示した図
【図９】 誘導性負荷に蓄積されたエネルギーを電源に
回生させる場合の電流経路を示した図
【図１０】 電源回生の際の貫通電流の経路を示した図
【図１１】 本発明のＨブリッジ回路制御装置に用いら
れているフリップフロップの構成を説明するための回路
図
【図１２】 (ａ)：ステッピングモーターをマイクロス
テップ動作させる場合に流す電流を説明するためのグラ
フ (ｂ)：従来技術のＨブリッジ回路制御装置の電流制
御方法を説明するためのグラフ
【符号の説明】
２……Ｈブリッジ回路制御装置 Ｄ1〜Ｄ4……フライホイールダイオード Ｌ……誘導
性負荷 Ｑ1〜Ｑ4……半導体スイッチング素子 ＲS……電流検
出抵抗 ＶS……検出電圧

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 四個の半導体スイッチング素子と、前記
    各半導体スイッチング素子にそれぞれ逆並列接続された
    フライホイールダイオードとで誘導性負荷に順逆双方向
    に電流を流せるように構成されたＨブリッジ回路を用
    い、 前記Ｈブリッジ回路内に、前記電源から前記誘導性負荷
    に供給される電流が流れるように電流検出抵抗を挿入
    し、二個の半導体スイッチング素子を導通させたときに
    前記電流検出抵抗が出力する検出電圧と所定の基準電圧
    とを比較して半導体スイッチング素子の導通を遮断さ
    せ、前記誘導性負荷に流れるスイッチング電流を所定の
    大きさに維持する誘導性負荷駆動方法であって、 前記半導体スイッチング素子の二個が導通した後、所定
    のブランキング期間の間は前記検出電圧を無視すること
    を特徴とする誘導性負荷駆動方法。
  2. 【請求項２】 前記導通が遮断される半導体スイッチン
    グ素子は一個であることを特徴とする請求項１記載の誘
    導性負荷駆動方法。
  3. 【請求項３】 四個の半導体スイッチング素子と、前記
    各半導体スイッチング素子にそれぞれ逆並列接続された
    フライホイールダイオードとで誘導性負荷に順逆双方向
    に電流を流せるように構成されたＨブリッジ回路内に、 電源から前記誘導性負荷に供給される電流は流れ、誘導
    性負荷から電源に回生される電流は流れないように電流
    検出抵抗を挿入し、 前記電流検出抵抗が出力する検出電圧と所定の基準電圧
    とを比較して、前記半導体スイッチング素子の導通を遮
    断させ、前記誘導性負荷に流すスイッチング電流を所定
    の大きさに維持する誘導性負荷駆動方法であって、 前記維持すべきスイッチング電流を小さくする場合、前
    記基準電圧を小さくし、前記四個の半導体スイッチング
    素子の全てを遮断させ、前記誘導性負荷に蓄積されたエ
    ネルギーを前記電源に回生させる際、 所定周期で前記半導体スイッチング素子の二個を導通さ
    せて前記検出電圧を発生させ、該検出電圧と前記小さく
    された基準電圧とを比較して前記誘導性負荷に流れる電
    流の大きさが所望の値まで小さくなったか否かを判断す
    ることを特徴とする誘導性負荷駆動方法。
  4. 【請求項４】 前記半導体スイッチング素子の二個が導
    通されてから所定のブランキング期間の間は、前記検出
    電圧を無視することを特徴とする請求項３記載の誘導性
    負荷駆動方法。
  5. 【請求項５】 四個の半導体スイッチング素子と、各半
    導体スイッチング素子にそれぞれ逆並列接続されたフラ
    イホイールダイオードとで誘導性負荷に順逆双方向に電
    流を流せるように構成されたＨブリッジ回路内に、 前記電源から前記誘導性負荷に供給される電流は流れ、
    前記誘導性負荷から電源に回生される電流は流れないよ
    うに挿入された電流検出抵抗に生じる検出電圧を検出し
    て半導体スイッチング素子の導通状態を遮断状態に切り
    替え、前記誘導性負荷に流れるスイッチング電流の大き
    さを所定レベルに維持するように構成されたＨブリッジ
    回路制御装置であって、 前記半導体スイッチング素子の二個が導通状態にされた
    後、所定のブランキング期間の間は前記検出電圧を無視
    するように構成されたことを特徴とするＨブリッジ回路
    制御装置。
  6. 【請求項６】 前記スイッチング電流の大きさを所定レ
    ベルに維持するために前記誘導性負荷に蓄積されたエネ
    ルギーを解放する際、前記四個の半導体スイッチング素
    子の一個だけを導通させるように構成されたことを特徴
    とする請求項５記載のＨブリッジ回路制御装置。
  7. 【請求項７】 四個の半導体スイッチング素子と、前記
    各半導体スイッチング素子にそれぞれ逆並列接続された
    フライホイールダイオードとで誘導性負荷に順逆双方向
    に電流を流せるように構成されたＨブリッジ回路内に、
    電源から前記誘導性負荷に供給される電流は流れ、誘導
    性負荷から電源に回生される電流は流れないように挿入
    された電流検出抵抗に生じる検出電圧を検出するように
    構成されたＨブリッジ回路制御装置であって、 前記スイッチング電流の大きさを小さくするために前記
    誘導性負荷に蓄積されたエネルギーを前記電源に回生さ
    せる際、 所定周期で前記半導体スイッチング素子の二個を導通さ
    せ、電源から前記誘導性負荷に電流を供給して前記検出
    電圧を発生させ、 該検出電圧の大きさを検出して前記誘導性負荷に流れる
    電流が所望の大きさまで小さくなったか否かを判断する
    ように構成されたことを特徴とするＨブリッジ回路制御
    装置。
  8. 【請求項８】 前記半導体スイッチング素子の二個が導
    通されてから所定のブランキング期間の間は、前記検出
    電圧を無視するように構成されたことを特徴とする請求
    項７記載のＨブリッジ回路制御装置。
JP13583196A 1996-05-02 1996-05-02 誘導性負荷駆動方法、及びｈブリッジ回路制御装置 Expired - Fee Related JP3665419B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP13583196A JP3665419B2 (ja) 1996-05-02 1996-05-02 誘導性負荷駆動方法、及びｈブリッジ回路制御装置
US08/841,384 US5952856A (en) 1996-05-02 1997-04-30 Inductive load driving method and H-bridge circuit control device
DE69730374T DE69730374T2 (de) 1996-05-02 1997-05-02 Verfahren zur Speisung einer induktiven Last und Steuereinrichtung für eine H-Brückenschaltung
EP03005262A EP1324493B1 (en) 1996-05-02 1997-05-02 Inductive load driving method and H-bridge circuit control device
EP97107320A EP0805555B1 (en) 1996-05-02 1997-05-02 Inductive load driving method and h-bridge circuit control device
DE69736363T DE69736363T2 (de) 1996-05-02 1997-05-02 Verfahren zur Speisung einer induktiven Last- und Steuereinrichtung für eine H-Brückenschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13583196A JP3665419B2 (ja) 1996-05-02 1996-05-02 誘導性負荷駆動方法、及びｈブリッジ回路制御装置

Publications (2)

Publication Number Publication Date
JPH09298455A true JPH09298455A (ja) 1997-11-18
JP3665419B2 JP3665419B2 (ja) 2005-06-29

Family

ID=15160807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13583196A Expired - Fee Related JP3665419B2 (ja) 1996-05-02 1996-05-02 誘導性負荷駆動方法、及びｈブリッジ回路制御装置

Country Status (4)

Country Link
US (1) US5952856A (ja)
EP (2) EP1324493B1 (ja)
JP (1) JP3665419B2 (ja)
DE (2) DE69736363T2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365250B2 (ja) * 1997-04-28 2003-01-08 関西日本電気株式会社 ステッピングモータ駆動装置
FI109734B (fi) * 1998-11-11 2002-09-30 Abb Oy Ohjainpiiri
JP2000217370A (ja) * 1999-01-25 2000-08-04 Mitsubishi Electric Corp パルス幅変調方式によるｉｃ出力回路
US6198335B1 (en) * 1999-02-25 2001-03-06 Stmicroelectronics, Inc. Method and apparatus to drive the coil of a magnetic write head
DE19946242A1 (de) * 1999-09-27 2001-04-05 Grundfos As Frequenzumrichter für einen Elektromotor
DE60022338T2 (de) * 2000-07-12 2006-06-14 Ami Semiconductor Belgium Bvba Integrierter Sinusgenerator mit hoher Ausgangsleistung
JP2002305875A (ja) * 2001-04-04 2002-10-18 Toyota Motor Corp 電圧変換装置
US6781445B2 (en) * 2001-04-13 2004-08-24 Zeevo, Inc. Low power large signal RF tuned buffer amplifier
JP2003047260A (ja) * 2001-05-22 2003-02-14 Aisin Seiki Co Ltd インダクタンス負荷駆動用ブリッジ回路の駆動方法
JP4149915B2 (ja) * 2001-07-05 2008-09-17 ディーアイ／ディーティー， インコーポレーテッド 絶縁切替え調整器におけるインダクタ電流感知および関連する方法
US6617913B1 (en) * 2001-08-27 2003-09-09 Unisys Corporation Self-latching H-bridge system and apparatus
GB0200027D0 (en) * 2002-01-02 2002-02-13 Bae Systems Plc Improvements relating to operation of a current controller
CN1307795C (zh) * 2002-01-17 2007-03-28 皇家飞利浦电子股份有限公司 改进的差分反相电路
ATE306143T1 (de) * 2002-01-30 2005-10-15 Koninkl Philips Electronics Nv System umfassend eine elektrische brücke zur erzeugung eines elektrischen signals für eine last und steuereinheit für ein solches system
JP4086102B2 (ja) * 2002-12-25 2008-05-14 ミネベア株式会社 ステッピングモータの制御装置
US6879128B2 (en) * 2003-07-28 2005-04-12 Ims Inc. Method and apparatus for independently controlling each phase of a multi-phase step motor
CN100426637C (zh) * 2003-08-16 2008-10-15 鸿富锦精密工业（深圳）有限公司 直流无刷马达
US7110204B2 (en) * 2004-07-22 2006-09-19 Texas Instruments Incorporated Process-insensitive write current generation for a HDD preamplifier writer equipped with parallel output resistive damping
TWI328350B (en) * 2004-08-04 2010-08-01 Delta Electronics Inc Method for a driving circuit
TWI288526B (en) * 2005-12-30 2007-10-11 Yen Sun Technology Corp Speed transmission control circuit of a brushless DC motor
DE102007026912B4 (de) * 2007-06-12 2013-06-06 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur Stromversorgung einer induktiven Last
WO2009004715A1 (ja) * 2007-07-03 2009-01-08 Mitsubishi Electric Corporation 電力素子の駆動回路
US8217616B2 (en) * 2007-11-02 2012-07-10 HJamilton Sundstrand Corporation Electric motor control with buck boost converter
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010081043A (ja) * 2008-09-24 2010-04-08 Oki Semiconductor Co Ltd Ｈブリッジ回路
US8730701B2 (en) * 2009-02-12 2014-05-20 Ecolab Usa Inc. Driving circuit for powering a bi-directional load
JP5337533B2 (ja) * 2009-02-27 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー モータ駆動回路
US7869226B2 (en) * 2009-03-31 2011-01-11 Tdk-Lambda Americas Inc. Achieving ZVS in a two quadrant converter using a simplified auxiliary circuit
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8816497B2 (en) * 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
CN102763387B (zh) * 2010-02-01 2015-07-15 丰田自动车株式会社 信号传递装置
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
JP5537272B2 (ja) * 2010-06-07 2014-07-02 ローム株式会社 負荷駆動回路装置及びこれを用いた電気機器
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8674757B2 (en) * 2011-11-01 2014-03-18 Neoenergy Microelectronic, Inc. Switching system and method for control thereof
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
JP5653975B2 (ja) * 2012-08-27 2015-01-14 株式会社東海理化電機製作所 モータ制御装置
US8941417B2 (en) * 2013-02-28 2015-01-27 Texas Instruments Incorporated Output driver for energy recovery from inductor based sensor
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
CN104252995B (zh) * 2013-06-28 2019-06-14 王海 二极管触点保护复合开关的控制电路及继电器的控制方法
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
JP5756501B2 (ja) * 2013-09-03 2015-07-29 株式会社東海理化電機製作所 モータ駆動装置
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
FR3075494B1 (fr) * 2017-12-19 2019-11-08 Continental Automotive France Procede de suppression au moins partielle des oscillations survenant a la fin d'une decharge en courant pour un pont en h
CN112968635A (zh) * 2019-11-29 2021-06-15 圣邦微电子（北京）股份有限公司 一种感性负载续流过程中的开关管保护电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578650A (en) * 1983-06-15 1986-03-25 Watson Industries, Inc. Resonance drive oscillator circuit
JPH0640423B2 (ja) * 1986-10-13 1994-05-25 富士通株式会社 情報記憶装置の位置決め制御方式
IT1215501B (it) * 1987-05-18 1990-02-14 Sgs Microelettronica Spa Circuito a ponte a transistori moscon ricircolo veloce di corrente abassa diddipazione.
DE3718309A1 (de) * 1987-05-21 1988-12-15 Vdo Schindling Schaltungsanordnung zur getakteten ansteuerung von halbleiterschaltern
JP2662803B2 (ja) * 1988-09-30 1997-10-15 自動車機器株式会社 電気式動力舵取制御方法
FR2645369A1 (fr) * 1989-03-30 1990-10-05 Alcatel Espace Module de puissance pour electronique de commande de moteur continu
US4924158A (en) * 1989-04-03 1990-05-08 General Motors Corporation Motor driver protection circuit
US5315498A (en) * 1992-12-23 1994-05-24 International Business Machines Corporation Apparatus providing leading leg current sensing for control of full bridge power supply
US5359271A (en) * 1993-01-25 1994-10-25 Gtech Corporation Microstepping bipolar stepping motor controller for document positioning
DE4327483A1 (de) * 1993-08-16 1995-02-23 Bosch Gmbh Robert Verfahren und Vorrichtung zur Ansteuerung eines Leistungsstellelements einer Antriebseinheit eines Fahrzeugs

Also Published As

Publication number Publication date
EP0805555A2 (en) 1997-11-05
DE69736363D1 (de) 2006-08-31
DE69736363T2 (de) 2007-07-12
EP1324493B1 (en) 2006-07-19
DE69730374T2 (de) 2005-09-01
EP0805555A3 (en) 1998-09-09
EP1324493A2 (en) 2003-07-02
EP1324493A3 (en) 2003-07-09
DE69730374D1 (de) 2004-09-30
JP3665419B2 (ja) 2005-06-29
EP0805555B1 (en) 2004-08-25
US5952856A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
JPH09298455A (ja) 誘導性負荷駆動方法、及びｈブリッジ回路制御装置
US7151401B2 (en) Semiconductor apparatus
EP0833439B1 (en) Synchronous driving method for inductive load and synchronous controller for h-bridge circuit
US4336484A (en) Motor control
JP2837528B2 (ja) 電動機巻線電流の制御方法および制御装置並びに制御信号発生装置
JP3665565B2 (ja) 半導体集積回路およびモータ駆動制御システム
JP4295620B2 (ja) ステッパモータ制御装置
JPH02184300A (ja) 車両用交流発電機の制御装置
JP4161737B2 (ja) 半導体装置の駆動方法および装置
US20040017172A1 (en) Pulse width modulation motor driving device for controlling driving operation of a three-phase motor at the start and ordinary rotational frequency
US5574608A (en) Brushless motor lock detection apparatus
US5532562A (en) Apparatus for controlling DC motor with H-bridge switching circuit
JP7103139B2 (ja) スイッチの駆動回路
US4535274A (en) Driving circuit for brushless D.C. motor
US11245394B2 (en) Power device driving device and driving method
US5317244A (en) Motor control unit provided with anti-burning device
US20020167336A1 (en) Microprocessor circuit for allowing input and output via a single pin
US6750697B2 (en) Configuration and method for switching transistors
JP2003189590A (ja) 直列接続された電圧駆動型半導体素子の制御装置
KR100354726B1 (ko) 집적형 전력 증폭단을 제어하기 위한 방법 및 장치
JP2003299343A (ja) 直列接続された電圧駆動型半導体素子の制御装置
JP2000358392A (ja) ブラシレスモータの駆動装置
JPS6123662Y2 (ja)
JP2828521B2 (ja) 誘導負荷の電流制御装置
JPH11332275A5 (ja) Ｐｗｍ駆動制御回路およびモータ駆動制御回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 19980722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20030416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050118

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees