JPH09304480A - Ｌｓｉテスト設計手法 - Google Patents
Ｌｓｉテスト設計手法Info
- Publication number
- JPH09304480A JPH09304480A JP8119196A JP11919696A JPH09304480A JP H09304480 A JPH09304480 A JP H09304480A JP 8119196 A JP8119196 A JP 8119196A JP 11919696 A JP11919696 A JP 11919696A JP H09304480 A JPH09304480 A JP H09304480A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scan
- lsi
- test
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 スキャン手法によってＬＳＩの故障を検出す
るＬＳＩテスト設計手法において、ＬＳＩの開発期間及
びテスト時間が短縮される手法を提供する。 【解決手段】 故障の検出時には、スキャンモード切換
信号ＭＳによって制御されるセレクタ８により、スキャ
ン対象外回路２に代わって観測スキャン用フリップフロ
ップ７及び制御スキャン用フリップフロップ９がマルチ
プレクサ回路３とインターフェース回路６との間に接続
されると共に、スキャン対象外回路２のテストモード切
換信号ＴＥＳＴにより、マルチプレクサ回路３及び４の
単体テスト回路の一部が切り離されたスキャン回路を形
成することにより、スキャン回路の故障がスキャン手法
によって一括して検出できるようになる。従って、スキ
ャン対象外回路２の単体テストモードと組み合わせれ
ば、１チップＬＳＩの故障率が得られる。
るＬＳＩテスト設計手法において、ＬＳＩの開発期間及
びテスト時間が短縮される手法を提供する。 【解決手段】 故障の検出時には、スキャンモード切換
信号ＭＳによって制御されるセレクタ８により、スキャ
ン対象外回路２に代わって観測スキャン用フリップフロ
ップ７及び制御スキャン用フリップフロップ９がマルチ
プレクサ回路３とインターフェース回路６との間に接続
されると共に、スキャン対象外回路２のテストモード切
換信号ＴＥＳＴにより、マルチプレクサ回路３及び４の
単体テスト回路の一部が切り離されたスキャン回路を形
成することにより、スキャン回路の故障がスキャン手法
によって一括して検出できるようになる。従って、スキ
ャン対象外回路２の単体テストモードと組み合わせれ
ば、１チップＬＳＩの故障率が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、メガセル，ＲＯ
Ｍ，ＲＡＭ等を有する高機能，高集積のＬＳＩの故障を
スキャン手法によって検出するＬＳＩテスト設計手法に
関するものである。
Ｍ，ＲＡＭ等を有する高機能，高集積のＬＳＩの故障を
スキャン手法によって検出するＬＳＩテスト設計手法に
関するものである。
【０００２】
【従来の技術】近年、ＬＳＩにおいても、基板上の部品
点数を削減して機器の小型化，携帯化を図るために、複
数のＬＳＩの機能を１つに統合する１チップ化が主流と
なってきている。
点数を削減して機器の小型化，携帯化を図るために、複
数のＬＳＩの機能を１つに統合する１チップ化が主流と
なってきている。
【０００３】図２は１チップ化された従来のＬＳＩのブ
ロック図で、１は故障の検出がスキャン手法で行えるス
キャン手法適応回路、２は故障の検出がスキャン手法で
行えないスキャン対象外回路、３はスキャン対象外回路
２の入力側に接続したマルチプレクサ回路、４はスキャ
ン対象外回路２の出力側に接続したマルチプレクサ回路
で、これ等のマルチプレクサ回路３及び４はスキャン対
象外回路２の単体テストを行う。５はスキャン手法適応
回路１とマルチプレクサ回路３との間に接続したインタ
ーフェース回路、６はスキャン対象外回路２とスキャン
手法適応回路１との間に接続したインターフェース回路
で、これ等のインターフェース回路５及び６はスキャン
手法適応回路１とスキャン対象外回路２とのインターフ
ェースとして機能する。
ロック図で、１は故障の検出がスキャン手法で行えるス
キャン手法適応回路、２は故障の検出がスキャン手法で
行えないスキャン対象外回路、３はスキャン対象外回路
２の入力側に接続したマルチプレクサ回路、４はスキャ
ン対象外回路２の出力側に接続したマルチプレクサ回路
で、これ等のマルチプレクサ回路３及び４はスキャン対
象外回路２の単体テストを行う。５はスキャン手法適応
回路１とマルチプレクサ回路３との間に接続したインタ
ーフェース回路、６はスキャン対象外回路２とスキャン
手法適応回路１との間に接続したインターフェース回路
で、これ等のインターフェース回路５及び６はスキャン
手法適応回路１とスキャン対象外回路２とのインターフ
ェースとして機能する。
【０００４】又、ＴＥＳＴはスキャン対象外回路２のテ
ストモード切換信号、ＳＩはスキャンデータの入力端
子、ＳＯはスキャンデータの出力端子、ＭＳはスキャン
モード切換信号である。
ストモード切換信号、ＳＩはスキャンデータの入力端
子、ＳＯはスキャンデータの出力端子、ＭＳはスキャン
モード切換信号である。
【０００５】このように構成された従来のＬＳＩにおい
て、スキャン手法適応回路１の故障をスキャン手法によ
って検出し、スキャン対象外回路２及びマルチプレクサ
回路３及び４の故障を単体テストによって検出し、イン
ターフェース回路５及び６の故障をスキャン対象外回路
２を動作させるテストによって検出することにより、１
チップＬＳＩの故障率が得られる。
て、スキャン手法適応回路１の故障をスキャン手法によ
って検出し、スキャン対象外回路２及びマルチプレクサ
回路３及び４の故障を単体テストによって検出し、イン
ターフェース回路５及び６の故障をスキャン対象外回路
２を動作させるテストによって検出することにより、１
チップＬＳＩの故障率が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＬＳＩテスト設計手法では、スキャン対象外
回路２を動作させるテストベクタを新たに作成しなけれ
ばならないので、ＬＳＩの開発期間が長くなるという問
題点と、テストベクタ数が増加して、ＬＳＩのテスト時
間が長くなるという問題点があった。
うな従来のＬＳＩテスト設計手法では、スキャン対象外
回路２を動作させるテストベクタを新たに作成しなけれ
ばならないので、ＬＳＩの開発期間が長くなるという問
題点と、テストベクタ数が増加して、ＬＳＩのテスト時
間が長くなるという問題点があった。
【０００７】本発明は、このような問題点を解決するた
めに、ＬＳＩの開発期間及びテスト時間を短縮するＬＳ
Ｉテスト設計手法を提供することを目的とするものであ
る。
めに、ＬＳＩの開発期間及びテスト時間を短縮するＬＳ
Ｉテスト設計手法を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】本発明は、スキャン対象
外回路の入力側に観測スキャン用フリップフロップを、
スキャン対象外回路の出力側に制御スキャン用フリップ
フロップ及びセレクタをそれぞれ接続して、第１のイン
ターフェース回路及び第１のマルチプレクサ回路の故障
と第２のインターフェース回路及び第２のマルチプレク
サ回路の故障とを検出できるようにしたものである。
外回路の入力側に観測スキャン用フリップフロップを、
スキャン対象外回路の出力側に制御スキャン用フリップ
フロップ及びセレクタをそれぞれ接続して、第１のイン
ターフェース回路及び第１のマルチプレクサ回路の故障
と第２のインターフェース回路及び第２のマルチプレク
サ回路の故障とを検出できるようにしたものである。
【０００９】本発明によれば、第１及び第２のインター
フェース回路の故障がスキャン手法適応回路と同様にス
キャン手法で検出できるようになって、ＬＳＩの開発期
間及びテスト時間が短縮される。
フェース回路の故障がスキャン手法適応回路と同様にス
キャン手法で検出できるようになって、ＬＳＩの開発期
間及びテスト時間が短縮される。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。なお、図２の参照符号
と同一符号のものは、同一部分を示す。
て図面を参照しながら説明する。なお、図２の参照符号
と同一符号のものは、同一部分を示す。
【００１１】図１は、１チップ化された本発明の一実施
の形態におけるＬＳＩのブロック図で、７はマルチプレ
クサ回路３とスキャン対象外回路２の入力側との間に接
続される観測スキャン用フリップフロップ、８はスキャ
ン対象外回路２の出力側とインターフェース回路６との
間に接続されるセレクタ、９は観測スキャン用フリップ
フロップ７とセレクタ８との間に接続される制御スキャ
ン用フリップフロップである。
の形態におけるＬＳＩのブロック図で、７はマルチプレ
クサ回路３とスキャン対象外回路２の入力側との間に接
続される観測スキャン用フリップフロップ、８はスキャ
ン対象外回路２の出力側とインターフェース回路６との
間に接続されるセレクタ、９は観測スキャン用フリップ
フロップ７とセレクタ８との間に接続される制御スキャ
ン用フリップフロップである。
【００１２】このように構成されたＬＳＩにおいて、通
常の動作時には、スキャンモード切換信号ＭＳによって
制御されるセレクタ８により、スキャン対象外回路２が
マルチプレクサ回路３とインターフェース回路６との間
に接続されるので、スキャン手法適応回路１に入力した
信号は、スキャン手法適応回路１及びスキャン対象外回
路２で処理した上、出力される。
常の動作時には、スキャンモード切換信号ＭＳによって
制御されるセレクタ８により、スキャン対象外回路２が
マルチプレクサ回路３とインターフェース回路６との間
に接続されるので、スキャン手法適応回路１に入力した
信号は、スキャン手法適応回路１及びスキャン対象外回
路２で処理した上、出力される。
【００１３】又、故障の検出時には、スキャンモード切
換信号ＭＳによって制御されるセレクタ８により、スキ
ャン対象外回路２に代わって観測スキャン用フリップフ
ロップ７及び制御スキャン用フリップフロップ９がマル
チプレクサ回路３とインターフェース回路６との間に接
続されると共に、スキャン対象外回路２のテストモード
切換信号ＴＥＳＴにより、マルチプレクサ回路３及び４
の単体テスト回路の一部が切り離されたスキャン回路を
形成する。
換信号ＭＳによって制御されるセレクタ８により、スキ
ャン対象外回路２に代わって観測スキャン用フリップフ
ロップ７及び制御スキャン用フリップフロップ９がマル
チプレクサ回路３とインターフェース回路６との間に接
続されると共に、スキャン対象外回路２のテストモード
切換信号ＴＥＳＴにより、マルチプレクサ回路３及び４
の単体テスト回路の一部が切り離されたスキャン回路を
形成する。
【００１４】このため、スキャン対象外回路２とマルチ
プレクサ回路３及び４の単体テスト回路の一部とを除く
全ての回路の故障が、スキャン手法によって一括して検
出できるようになる。従って、スキャン対象外回路２の
単体テストモードと組み合わせれば、１チップＬＳＩの
故障率が得られる。
プレクサ回路３及び４の単体テスト回路の一部とを除く
全ての回路の故障が、スキャン手法によって一括して検
出できるようになる。従って、スキャン対象外回路２の
単体テストモードと組み合わせれば、１チップＬＳＩの
故障率が得られる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
スキャン時に、スキャン対象外回路を除く全ての回路に
対して、スキャン手法が適用できるので、第１及び第２
のインターフェース回路の故障検出及びスキャン対象外
回路と第２のインターフェース回路との接続確認を行う
ための専用テストが不要になって、ＬＳＩの開発期間及
びテスト時間が短縮できるという効果を奏する。
スキャン時に、スキャン対象外回路を除く全ての回路に
対して、スキャン手法が適用できるので、第１及び第２
のインターフェース回路の故障検出及びスキャン対象外
回路と第２のインターフェース回路との接続確認を行う
ための専用テストが不要になって、ＬＳＩの開発期間及
びテスト時間が短縮できるという効果を奏する。
【図１】１チップ化された本発明の一実施の形態におけ
るＬＳＩのブロック図である。
るＬＳＩのブロック図である。
【図２】１チップ化された従来のＬＳＩのブロック図で
ある。
ある。
１…スキャン手法適応回路、 ２…スキャン対象外回
路、 ３…(第１の)マルチプレクサ回路、 ４…(第２
の)マルチプレクサ回路、 ５…(第１の)インターフェ
ース回路、 ６…(第２の)インターフェース回路、 ７
…観測スキャン用フリップフロップ、 ８…セレクタ、
９…制御スキャン用フリップフロップ。
路、 ３…(第１の)マルチプレクサ回路、 ４…(第２
の)マルチプレクサ回路、 ５…(第１の)インターフェ
ース回路、 ６…(第２の)インターフェース回路、 ７
…観測スキャン用フリップフロップ、 ８…セレクタ、
９…制御スキャン用フリップフロップ。
Claims (1)
- 【請求項１】 セレクタによって、通常の動作時には、
スキャン設計手法適応回路とスキャン対象外回路の入力
側との間に第１のインターフェース回路及び第１のマル
チプレクサ回路が、前記スキャン対象外回路の出力側と
前記スキャン設計手法適応回路との間に第２のインター
フェース回路及び第２のマルチプレクサ回路がそれぞれ
接続され、又、スキャン時には、前記スキャン対象外回
路に代わって観測スキャン用フリップフロップと制御ス
キャン用フリップフロップとが接続されるＬＳＩの故障
をスキャン手法によって検出することを特徴とするＬＳ
Ｉテスト設計手法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8119196A JPH09304480A (ja) | 1996-05-14 | 1996-05-14 | Ｌｓｉテスト設計手法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8119196A JPH09304480A (ja) | 1996-05-14 | 1996-05-14 | Ｌｓｉテスト設計手法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09304480A true JPH09304480A (ja) | 1997-11-28 |
Family
ID=14755309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8119196A Pending JPH09304480A (ja) | 1996-05-14 | 1996-05-14 | Ｌｓｉテスト設計手法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09304480A (ja) |
-
1996
- 1996-05-14 JP JP8119196A patent/JPH09304480A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0509440B1 (en) | Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof | |
| KR100965463B1 (ko) | 반도체 집적 회로 및 시험 방법 | |
| US5786703A (en) | Method and device for testing of an integrated circuit | |
| JP2861973B2 (ja) | 半導体集積論理回路のテスト回路 | |
| JPH09304480A (ja) | Ｌｓｉテスト設計手法 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| US6898748B1 (en) | Test circuit method and apparatus | |
| KR100503692B1 (ko) | 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 | |
| US20050216803A1 (en) | Integrated circuit device | |
| JPH11271401A (ja) | スキャンテスト回路 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| US6205566B1 (en) | Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored | |
| JP3100605B2 (ja) | Ｌｓｉブロツク分割試験方式 | |
| JP2947251B2 (ja) | 半導体装置テスト回路 | |
| JP2001066350A (ja) | 集積回路のテスト方法 | |
| JPH11281710A (ja) | バウンダリスキャンレジスタ | |
| JP3540247B2 (ja) | 半導体装置のテスト回路および同テスト回路を用いたテスト方法 | |
| JPH0627200A (ja) | 半導体集積回路装置 | |
| JPH06258404A (ja) | ディジタル集積回路 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH10123214A (ja) | 論理回路のテスト方法及びテスト回路を含む論理回路装置 | |
| JPH1048289A (ja) | 半導体集積回路テストシステム | |
| JPH05274070A (ja) | ケーブル接続チェック回路 | |
| JPH06123761A (ja) | 大規模集積回路 |