JPH10123214A - 論理回路のテスト方法及びテスト回路を含む論理回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力側と出力側とがループ接続された回路ブ
ロックが通常動作を行うときの信号経路の全てをテスト
することができなかった。 【解決手段】 出力と入力との間がループ接続された回
路ブロック１、一方の入力が回路ブロック１の出力に接
続され他方を外部入力端子１３に接続されたマルチプレ
クサＭＵＸ１、一方の入力がマルチプレクサＭＵＸ１の
出力に接続され他方が外部入力端子１４に接続され出力
が回路ブロック１の入力に接続されたマルチプレクサＭ
ＵＸ２、一方の入力が回路ブロック１の出力に接続され
出力が外部出力端子１１に接続されたマルチプレクサＭ
ＵＸ３、一方の入力がマルチプレクサＭＵＸ１の出力に
接続され出力が外部出力端子１２に接続されたマルチプ
レクサＭＵＸ４とを含み、回路ブロック１への入力信号
の外部からの制御、出力信号の取り出しのみならず、回
路ブロック１が通常動作するときに通過する回路ブロッ
ク１の出力端子からマルチプレクサＭＵＸ１の出力端子
までの経路もテストすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路のテスト
方法及びテスト回路を含む論理回路装置に関し、特に入
力端子と出力端子とがループ接続された回路ブロックを
含む論理回路をテストする場合に好適なものに関する。

【０００２】

【従来の技術】論理回路には、図２に示されたように入
力端子と出力端子とがループ接続された回路ブロック１
を複数含むものがある。このような論理回路では、パッ
ケージ全体の外部端子の数に制約があるため、各々の回
路ブロックを分割してテストする場合に外部端子を共用
する必要がある。

【０００３】図３に、回路ブロック１をテストするため
に付加した従来のテスト回路の構成を示す。このテスト
回路は、入力端子と外部端子とが信号線２によってルー
プ接続された回路ブロック１のインタフェース信号を、
外部入力端子から入力しあるいは外部出力端子から取り
出して観測することができるようにするためのものであ
る。マルチプレクサＭＵＸ１１は、制御端子に入力され
た制御信号ＴＭＯＤＥに従い、通常動作モードにおいて
回路ブロック１の「０」側の入力端子と出力端子とを接
続してループ接続し、テストモードにおいて「１」側の
入力端子と出力端子とを接続して外部入力端子３１から
入力バッファ３３を介して入力されたテスト信号を回路
ブロック１の入力端子に入力する。マルチプレクサＭＵ
Ｘ１２は、制御信号ＴＭＯＤＥに従って、「０」側の入
力端子と出力端子とを接続し、通常動作モードでは回路
ブロック１から出力された信号によって外部出力端子３
２のレベルに影響を与えないようにし、テストモードで
は「１」側の入力端子と出力端子とを接続して回路ブロ
ック１からの出力信号を出力バッファ３４を介して外部
出力端子３２から外部に取り出して観測するためのもの
である。

【０００４】このようなマルチプレクサＭＵＸ１１、Ｍ
ＵＸ１２を回路ブロック１に付加することによって、外
部入力端子３１及び外部出力端子３２を他の図示されて
いない回路ブロックと共用する状態で、他の回路ブロッ
クと分割して、回路ブロック１へのテスト信号の入力、
及び回路ブロック１からの出力信号の観測を行うことが
できる。

【０００５】

【発明が解決しようとする課題】しかし、従来のテスト
回路には次のような問題があった。図３において、回路
ブロック１の入力端子と出力端子とをループ接続する信
号線２において、マルチプレクサＭＵＸ１２の入力側と
マルチプレクサＭＵＸ１１の入力側との間の信号線４１
に断線あるいは短絡等の異常がないか否か、また、マル
チプレクサＭＵＸ１１の「０」側の入力端子から入力さ
れた信号が出力端子から正しく出力されるか否かをテス
トすることができなかった。

【０００６】本発明は上記事情に鑑みてなされたもの
で、出力端子と入力端子とがループ接続された回路ブロ
ックのテストを行う際に、回路ブロックのみならず、通
常動作において信号が通過する配線の全てをテストする
ことができる論理回路のテスト方法及びテスト回路を含
む論理回路装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明の論理回路装置
は、出力端子と入力端子との間がループ接続された回路
ブロックを少なくとも１つ含む論理回路と、前記論理回
路をテストするテスト回路であって、二入力端子のうち
の一方を前記回路ブロックの出力端子に接続され、他方
を第１の外部入力端子に接続された第１のマルチプレク
サと、二入力端子のうちの一方を前記第１のマルチプレ
クサの出力端子に接続され、他方を第２の外部入力端子
に接続され、出力端子を前記回路ブロックの入力端子に
接続された第２のマルチプレクサと、二入力端子のうち
の一方を前記回路ブロックの出力端子に接続され、出力
端子を第１の外部出力端子に接続された第３のマルチプ
レクサと、二入力端子のうちの一方を前記第１のマルチ
プレクサの出力端子に接続され、出力端子を第２の外部
出力端子に接続された第４のマルチプレクサとを含み、
前記第１、第２、第３及び第４のマルチプレクサの接続
が制御信号によって切り換わる前記テスト回路とを備え
ることを特徴としている。

【０００８】ここで、前記第１〜第４のマルチプレクサ
の接続状態は、前記第１の外部入力端子から入力された
信号を前記回路ブロックに入力するときは、前記第１の
外部入力端子から入力された信号が前記第１のマルチプ
レクサ及び前記第２のマルチプレクサを介して前記回路
ブロックに入力され、前記第２の外部入力端子から入力
された信号を前記回路ブロックに入力するときは、前記
第２の外部入力端子から入力された信号が前記第２のマ
ルチプレクサを介して前記回路ブロックに入力されるよ
うに、前記第１及び前記第２のマルチプレクサの接続状
態が切り換わり、前記回路ブロックから出力された信号
を前記第１の外部出力端子から取り出すときは、前記回
路ブロックから出力された信号が前記第３のマルチプレ
クサを介して前記第１の外部出力端子から取り出され、
前記回路ブロックから出力された信号を前記第２の外部
出力端子から取り出すときは、前記回路ブロックから出
力された信号が前記第１及び第４のマルチプレクサを介
して前記第２の外部出力端子から取り出されるように、
前記第１、第３及び第４のマルチプレクサの接続状態が
切り換わる。

【０００９】本発明の論理回路のテスト方法は、出力端
子と入力端子との間が信号線によりループ接続された回
路ブロックを少なくとも１つ含む論理回路をテストする
方法であって、前記回路ブロックの出力端子側から順
に、前記信号線に直列に第１のマルチプレクサ及び第２
のマルチプレクサのそれぞれの一方の入力端子と出力端
子とを接続し、前記第１のマルチプレクサの他方の入力
端子は前記第１の外部入力端子に接続し、前記第２のマ
ルチプレクサの他方の入力端子は前記第２の外部入力端
子に接続し、前記回路ブロックの出力端子に第３のマル
チプレクサの一方の入力端子を接続し出力端子を第１の
外部出力端子に接続し、前記第１のマルチプレクサの出
力端子に第４のマルチプレクサの一方の入力端子を接続
し出力端子を第２の外部出力端子に接続し、第１のテス
トモードでは、前記第１のマルチプレクサの他方の入力
端子と出力端子とが接続され、前記第２のマルチプレク
サの一方の入力端子と出力端子とが接続されるように接
続状態をそれぞれ制御して、前記第１の外部入力端子か
ら入力された信号を前記回路ブロックに入力し、第２の
テストモードでは、前記第２のマルチプレクサの他方の
入力端子と出力端子とが接続されるように接続状態を制
御して、前記第２の外部入力端子から入力された信号を
前記回路ブロックに入力し、第３のテストモードでは、
前記第３のマルチプレクサの一方の入力端子と出力端子
とが接続されるように接続状態を制御して、前記回路ブ
ロックから出力された信号を前記第１の外部出力端子か
ら取り出して観測し、第４のテストモードでは、前記第
１のマルチプレクサの一方の入力端子と出力端子とが接
続され、前記第４のマルチプレクサの一方の入力端子と
出力端子とが接続されるように接続状態をそれぞれ制御
して、前記回路ブロックから出力された信号を前記第２
の外部出力端子から取り出して観測することを特徴とす
る。

【００１０】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。

【００１１】図１に、本実施の形態によるテスト回路を
含む論理回路装置の構成を示す。この論理回路装置は、
入力端子と出力端子とがループ接続された回路ブロック
１と、外部入力端子１３及び１４と、外部出力端子１１
及び１２と、この回路ブロック１のテストを行うために
付加されたテスト回路とを備えている。テスト回路は、
４つのマルチプレクサＭＵＸ１〜ＭＵＸ４と、二つの入
力バッファ１９及び２０と、二つの出力バッファ２１及
び２２とを有する。

【００１２】マルチプレクサＭＵＸ１の「０」側の入力
端子は回路ブロック１の出力端子に接続され、「１」側
の入力端子は入力バッファ１９を介して外部入力端子１
３に接続されている。マルチプレクサＭＵＸ２の「０」
側の入力端子はマルチプレクサＭＵＸ１の出力端子に接
続され、「１」側の入力端子は入力バッファ２０を介し
て外部入力端子１４に接続され、出力端子は回路ブロッ
ク１の入力端子に接続されている。マルチプレクサＭＵ
Ｘ３の「１」側の入力端子は回路ブロック１の出力端子
に接続され、「０」側の入力端子は図示されていない他
の回路ブロックに接続されており、出力端子は出力バッ
ファ２１を介して外部出力端子１１に接続されている。
マルチプレクサＭＵＸ４の「１」側の入力端子はマルチ
プレクサＭＵＸ１の出力端子に接続され、「０」側の入
力端子は他の回路ブロックに接続されており、出力端子
は出力バッファ２２を介して外部出力端子１２に接続さ
れている。このように、マルチプレクサＭＵＸ３及びＭ
ＵＸ４を用いることで、装置に設けられた外部出力端子
１１及び１２を他の回路ブロックと共用することができ
る。マルチプレクサＭＵＸ１及びＭＵＸ３の接続状態
は、それぞれの制御端子に制御信号ＴＭＯＤＥ１を入力
することで切り換え、マルチプレクサＭＵＸ２及びＭＵ
Ｘ４の接続状態は制御信号ＴＭＯＤＥ２により切り換え
る。

【００１３】通常動作モードでは、共に論理「０」の制
御信号ＴＭＯＤＥ１及びＴＭＯＤＥ２をマルチプレクサ
ＭＵＸ１〜ＭＵＸ４の制御端子に入力し、それぞれ
「０」側の入力端子と出力端子とを接続する。回路ブロ
ック１の出力端子が、マルチプレクサＭＵＸ１及びＭＵ
Ｘ２を介して入力端子にループ接続され、通常動作が行
われる。

【００１４】テストモードには、回路ブロック１にテス
ト信号を入力する場合と、回路ブロック１の出力端子か
ら出力される信号を外部に取り出して観測する場合とが
ある。

【００１５】先ず、テスト信号を外部入力端子１３から
入力する場合は、制御信号ＴＭＯＤＥ１を論理「１」、
制御信号ＴＭＯＤＥ２を論理「０」に設定する。これに
より、マルチプレクサＭＵＸ１及びＭＵＸ３は「１」側
の入力端子と出力端子とが接続され、マルチプレクサＭ
ＵＸ２及びＭＵＸ４は「０」側の入力端子と出力端子と
が接続される。外部入力端子１３から入力バッファ１９
を介して入力されたテスト信号は、マルチプレクサＭＵ
Ｘ１及びＭＵＸ２を介して回路ブロック１に入力され
る。テスト信号を外部入力端子１４から入力する場合
は、制御信号ＴＭＯＤＥ１を論理「０」、制御信号ＴＭ
ＯＤＥ２を論理「１」に設定する。これにより、マルチ
プレクサＭＵＸ１及びＭＵＸ３は「０」側の入力端子と
出力端子とが接続され、マルチプレクサＭＵＸ２及びＭ
ＵＸ４は「１」側の入力端子と出力端子とが接続され
る。外部入力端子１４から入力バッファ２０を介して入
力されたテスト信号は、マルチプレクサＭＵＸ２を介し
て回路ブロック１に入力される。回路ブロック１からの
出力信号を外部出力端子１１から取り出す場合は、制御
信号ＴＭＯＤＥ１を論理「１」に設定し、制御信号ＴＭ
ＯＤＥ２を論理「０」に設定する。マルチプレクサＭＵ
Ｘ１及びＭＵＸ３の「１」側の入力端子と出力端子とを
接続し、マルチプレクサＭＵＸ２及びＭＵＸ４の「０」
側の入力端子と出力端子とを接続する。回路ブロック１
から出力された信号は、マルチプレクサＭＵＸ３と出力
バッファ２１を介して外部出力端子１１から外部に出力
される。回路ブロック１からの出力信号を外部出力端子
１２から取り出す場合は、制御信号ＴＭＯＤＥ１を論理
「０」に設定し、制御信号ＴＭＯＤＥ２を論理「１」に
設定する。マルチプレクサＭＵＸ１及びＭＵＸ３の
「０」側の入力端子と出力端子とが接続され、マルチプ
レクサＭＵＸ２及びＭＵＸ４の「１」側の入力端子と出
力端子とが接続される。これにより、回路ブロック１か
ら出力された信号が、マルチプレクサＭＵＸ１及びＭＵ
Ｘ４を通過し、出力バッファ２２を介して外部出力端子
１２より出力される。

【００１６】このような本実施の形態によれば、外部か
らテスト信号を回路ブロック１に入力し、あるいは回路
ブロック１から出力された信号を外部へ取り出して観測
する場合のみならず、回路ブロック１が通常動作を行う
ときに通過する信号の経路をもテストすることができ
る。即ち、回路ブロック１の出力端子から出力された信
号が、マルチプレクサＭＵＸ１に入力されるまでの信号
経路は、マルチプレクサＭＵＸ３を介して外部出力端子
１１から信号を取り出すことでテストする。次に、回路
ブロック１の出力信号が、マルチプレクサＭＵＸ１に入
力されてマルチプレクサＭＵＸ２に入力されるまでの信
号経路は、マルチプレクサＭＵＸ４を介して外部出力端
子１２から信号を取り出すことでテストする。これによ
り、図３に示された従来のテスト回路ではテストできな
かった信号経路をテストすることが可能であり、よりテ
ストの信頼性を向上することができる。

【００１７】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば、図１に示された回路
では、入力バッファ１９及び２０と出力バッファ２１及
び２２を備えているが、これは必要に応じて設ければよ
い。

【００１８】

【発明の効果】以上説明したように、本発明の論理回路
のテスト方法及びテスト回路を含む論理回路装置によれ
ば、回路ブロックの入力端子と出力端子とを接続するル
ープ配線に第１、第２のマルチプレクサを直列に接続
し、回路ブロックの出力端子に第３のマルチプレクサ、
第２のマルチプレクサの出力端子に第４のマルチプレク
サをそれぞれ付加し、回路ブロックから出力された信号
が第１のマルチプレクサを通過する信号経路の良否を、
第４のマルチプレクサから信号を取り出して判断するこ
とができ、回路ブロックのみならず通常動作時に信号が
通過する経路のテストも行うことができるのでテストの
信頼性が向上する。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるテスト回路を含む
論理回路装置の構成を示した回路図。

【図２】本発明を適用することが可能な回路ブロックを
示した回路図。

【図３】従来のテスト回路を含む論理回路装置の構成を
示した回路図。

【符号の説明】

１ 回路ブロック ２ 信号線 １１、１２ 外部出力端子 １３、１４ 外部入力端子 １９、２０ 入力バッファ ２１、２２ 出力バッファ ＭＵＸ１〜ＭＵＸ４ マルチプレクサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】出力端子と入力端子との間がループ接続さ
   れた回路ブロックを少なくとも１つ含む論理回路と、 前記論理回路をテストするテスト回路であって、 二入力端子のうちの一方を前記回路ブロックの出力端子
   に接続され、他方を第１の外部入力端子に接続された第
   １のマルチプレクサと、 二入力端子のうちの一方を前記第１のマルチプレクサの
   出力端子に接続され、他方を第２の外部入力端子に接続
   され、出力端子を前記回路ブロックの入力端子に接続さ
   れた第２のマルチプレクサと、 二入力端子のうちの一方を前記回路ブロックの出力端子
   に接続され、出力端子を第１の外部出力端子に接続され
   た第３のマルチプレクサと、 二入力端子のうちの一方を前記第１のマルチプレクサの
   出力端子に接続され、出力端子を第２の外部出力端子に
   接続された第４のマルチプレクサとを含み、前記第１、
   第２、第３及び第４のマルチプレクサの接続が制御信号
   によって切り換わる前記テスト回路と、 を備えることを特徴とするテスト回路を含む論理回路装
   置。
2. 【請求項２】前記第１の外部入力端子から入力された信
   号を前記回路ブロックに入力するときは、前記第１の外
   部入力端子から入力された信号が前記第１のマルチプレ
   クサ及び前記第２のマルチプレクサを介して前記回路ブ
   ロックに入力され、前記第２の外部入力端子から入力さ
   れた信号を前記回路ブロックに入力するときは、前記第
   ２の外部入力端子から入力された信号が前記第２のマル
   チプレクサを介して前記回路ブロックに入力されるよう
   に、前記第１及び前記第２のマルチプレクサの接続状態
   が切り換わり、 前記回路ブロックから出力された信号を前記第１の外部
   出力端子から取り出すときは、前記回路ブロックから出
   力された信号が前記第３のマルチプレクサを介して前記
   第１の外部出力端子から取り出され、前記回路ブロック
   から出力された信号を前記第２の外部出力端子から取り
   出すときは、前記回路ブロックから出力された信号が前
   記第１及び第４のマルチプレクサを介して前記第２の外
   部出力端子から取り出されるように、前記第１、第３及
   び第４のマルチプレクサの接続状態が切り換わることを
   特徴とする請求項１記載のテスト回路を含む論理回路装
   置。
3. 【請求項３】出力端子と入力端子との間が信号線により
   ループ接続された回路ブロックを少なくとも１つ含む論
   理回路をテストする方法において、 前記回路ブロックの出力端子側から順に、前記信号線に
   直列に第１のマルチプレクサ及び第２のマルチプレクサ
   のそれぞれの一方の入力端子と出力端子とを接続し、前
   記第１のマルチプレクサの他方の入力端子は前記第１の
   外部入力端子に接続し、前記第２のマルチプレクサの他
   方の入力端子は前記第２の外部入力端子に接続し、 前記回路ブロックの出力端子に第３のマルチプレクサの
   一方の入力端子を接続し出力端子を第１の外部出力端子
   に接続し、前記第１のマルチプレクサの出力端子に第４
   のマルチプレクサの一方の入力端子を接続し出力端子を
   第２の外部出力端子に接続し、 第１のテストモードでは、前記第１のマルチプレクサの
   他方の入力端子と出力端子とが接続され、前記第２のマ
   ルチプレクサの一方の入力端子と出力端子とが接続され
   るように接続状態をそれぞれ制御して、前記第１の外部
   入力端子から入力された信号を前記回路ブロックに入力
   し、 第２のテストモードでは、前記第２のマルチプレクサの
   他方の入力端子と出力端子とが接続されるように接続状
   態を制御して、前記第２の外部入力端子から入力された
   信号を前記回路ブロックに入力し、 第３のテストモードでは、前記第３のマルチプレクサの
   一方の入力端子と出力端子とが接続されるように接続状
   態を制御して、前記回路ブロックから出力された信号を
   前記第１の外部出力端子から取り出して観測し、 第４のテストモードでは、前記第１のマルチプレクサの
   一方の入力端子と出力端子とが接続され、前記第４のマ
   ルチプレクサの一方の入力端子と出力端子とが接続され
   るように接続状態をそれぞれ制御して、前記回路ブロッ
   クから出力された信号を前記第２の外部出力端子から取
   り出して観測することを特徴とする論理回路をテストす
   る方法。