JPH09306873A - Wafer division system - Google Patents
Wafer division systemInfo
- Publication number
- JPH09306873A JPH09306873A JP12153696A JP12153696A JPH09306873A JP H09306873 A JPH09306873 A JP H09306873A JP 12153696 A JP12153696 A JP 12153696A JP 12153696 A JP12153696 A JP 12153696A JP H09306873 A JPH09306873 A JP H09306873A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- block
- street
- address
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 ウェーハを2以上のブロックに分割する際
に、切削すべきストリートの番地を認識し、後日その番
地によってブロックを特定すると共にマッピングデータ
を有効利用できるようにした、ウェーハの分割システム
を提供する。
【解決手段】 ストリートによって区画された半導体チ
ップが複数形成されたウェーハを2以上のブロックに分
割するウェーハの分割システムであって、ウェーハを2
以上のブロックに分割する際、切削すべきストリートの
番地を認識し、ブロックをこの番地によって特定するた
めのブロックデータを作成しCPUに登録する。このブ
ロックデータにはマッピングデータが含まれ、ブロック
を個々の半導体チップにダイシングした後、個々のチッ
プをピックアップする工程において、マッピングデータ
を利用して必要とする半導体チップのみをピックアップ
する。
(57) Abstract: When a wafer is divided into two or more blocks, the street address to be cut is recognized, and the block can be identified at a later date and the mapping data can be effectively used. A wafer dividing system is provided. A wafer dividing system for dividing a wafer having a plurality of semiconductor chips formed by streets into two or more blocks.
When dividing into the above blocks, the address of the street to be cut is recognized, block data for specifying the block by this address is created and registered in the CPU. This block data includes mapping data, and after dicing the block into individual semiconductor chips, in the step of picking up individual chips, only the required semiconductor chips are picked up using the mapping data.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、複数のIC等のチ
ップが形成されたウェーハを2以上のブロックに分割す
る、ウェーハの分割システムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer dividing system for dividing a wafer having a plurality of IC chips formed thereon into two or more blocks.
【0002】[0002]
【従来の技術】IC等の半導体チップの製造において
は、一枚のシリコンウェーハ(以下ウェーハという)上
に作られた複数のチップは、数十〜百数十ミクロン(μ
m)幅を持つx及びy軸方向に走るスクライブストリー
ト又はスクライブライン(以下ストリートという)によ
って個々に区画されている。チップの製造工程を完了し
たウェーハは、その後のパッケージ組立工程においてダ
イシングソーと呼ばれる装置によってダイヤモンド粒を
埋め込んだ高速回転ブレードにより前述のストリートに
沿って切削(以下ダイシングという)され、個々のチッ
プに分割される。ダイシングソーは、例えば図6に示す
ように上下動するカセット載置領域aの上にウェーハW
(粘着テープ(以下、テープという)Nを介してフレー
ムFに固定)を複数枚収容したカセットcが載置され、
搬出入手段bによってカセットc内からウェーハWを待
機領域dに搬出すると共に、旋回アームを有する搬送手
段eにてチャックテーブルt(チャックテーブルtには
ウェーハWを直接手動による載置又は自動的にセット可
能)に搬送して吸引保持させ、このチャックテーブルt
を移動してアライメント手段gに位置付けてアライメン
トした後、回転ブレードを備えた切削手段hによりダイ
シングする。2. Description of the Related Art In the manufacture of semiconductor chips such as ICs, a plurality of chips formed on a single silicon wafer (hereinafter referred to as a wafer) are tens to hundreds of tens of microns (μ).
m) Individually divided by scribe streets or scribe lines (hereinafter referred to as streets) running in the x and y axis directions having a width. Wafers that have completed the chip manufacturing process are cut along the streets (hereinafter referred to as dicing) by a high-speed rotating blade with diamond grains embedded by a device called a dicing saw in the subsequent package assembly process, and divided into individual chips. To be done. The dicing saw is mounted on the cassette mounting area a which moves up and down as shown in FIG.
A cassette c accommodating a plurality of (adhesive tape (hereinafter referred to as tape) N fixed to the frame F) is placed,
The wafer W is unloaded from the cassette c into the standby area d by the loading / unloading means b, and the chuck table t (the wafer W is directly placed on the chuck table t manually or automatically by the transfer means e having a swing arm). This chuck table t
Is moved and positioned on the alignment means g for alignment, and then dicing is performed by the cutting means h equipped with a rotary blade.
【0003】しかし、最近ウェーハをダイシングする前
に2以上のブロックに分割する場合がある。これはウェ
ーハの大口径、チップの小型化に伴い、1つのウェーハ
上に形成されているチップの数が増加し、その後のパッ
ケージ組立工程において、一枚のウェーハでは一組立製
造単位に必要とするチップの数に比して多すぎることが
発生する。そのような場合にはウェーハを複数ブロック
に分割し、必要とするチップの数に応じて一部のブロッ
クのみをダイシングし、残りのブロックは後日使用のた
め在庫として保管する。However, recently, a wafer may be divided into two or more blocks before dicing. This is because the number of chips formed on one wafer increases with the large diameter of the wafer and the miniaturization of chips, and one wafer requires one assembly manufacturing unit in the subsequent package assembly process. It occurs too much compared to the number of chips. In such a case, the wafer is divided into a plurality of blocks, only some of the blocks are diced according to the number of chips required, and the remaining blocks are stored as an inventory for later use.
【0004】[0004]
【発明が解決しようとする課題】分割されたウェーハの
ブロックを保管するに当り、チップの特性(品質、サイ
ズ、アライメント用キーパターン等)が判るようにその
ブロックに関する記録は残しているが、ウェーハをどの
ストリートで切断したかについては記録は残していなか
った。このため、後日保管ブロックを取り出してダイシ
ング又はパッケージ組立時リードフレーム等に、ダイシ
ングされたチップを載置する所謂ダイ・ボンディングす
る際に、そのブロックが元のウェーハのどの部分(領
域)か判別できなくなり、特にダイ・ボンディング時に
必要とするチップの良、不良等が記録されているウェー
ハのマッピングデータが利用できないという問題が生じ
た。又、ウェーハの分割されたブロックを、テープNを
介して保持するフレームFに対して適切な位置関係に載
置することができないという問題もあった。そこで、本
発明はウェーハを2以上のブロックに分割する際に、切
削すべきストリートの番地を認識し、後日その番地によ
ってブロックを特定すると共にマッピングデータを有効
利用できるようにした、ウェーハの分割システムを提供
することを課題とする。When storing a block of a divided wafer, a record is kept about the block so that the characteristics of the chip (quality, size, key pattern for alignment, etc.) can be understood. There was no record of which street they cut off. Therefore, it is possible to determine which part (area) of the original wafer the block is when the storage block is taken out at a later date and so-called die bonding is performed to mount the diced chip on the lead frame or the like during dicing or package assembly. In particular, there is a problem that the mapping data of the wafer in which the goodness and the badness of the chip necessary for die bonding are recorded cannot be used. There is also a problem that the divided blocks of the wafer cannot be placed in an appropriate positional relationship with respect to the frame F held via the tape N. Therefore, the present invention is a wafer division system in which, when a wafer is divided into two or more blocks, the street address to be cut is recognized, the block is specified at a later date, and the mapping data can be effectively used. The challenge is to provide.
【0005】[0005]
【課題を解決するための手段】前記課題を技術的に解決
するための手段として、本発明は、ストリートによって
区画された半導体チップが複数形成されたウェーハを2
以上のブロックに分割するウェーハの分割システムであ
って、ウェーハを2以上のブロックに分割する際、切削
すべきストリートの番地を認識し、ブロックをこの番地
によって特定するためのブロックデータを作成するウェ
ーハの分割システムを要旨とする。更に、ウェーハ上の
特徴的なパターンとストリートの番地との相関関係がダ
イシングソーに装備されている記憶手段に登録されてお
り、アライメント手段によって特徴的なパターンを探知
して切削すべきストリートの番地を認識し、ブロックデ
ータとして記憶手段に登録すること、切削すべきストリ
ートは、x軸方向、y軸方向であること、半導体チップ
の良、不良等に関する情報がウェーハのマッピングデー
タとして記憶手段に登録されており、切削すべきストリ
ートの番地によってブロック毎のマッピングデータを認
識してブロックデータの一部とすること、分割後のブロ
ックがブロックデータと共に在庫として保管されるこ
と、保管されるブロックにはバーコード等の識別表示が
配設されており、この識別表示によって前記ブロックの
ブロックデータが認識できること、ブロックを個々の半
導体チップにダイシングした後、個々の半導体チップを
ピックアップする工程において、ブロックデータが利用
されること、を要旨とするものである。As a means for technically solving the above problems, the present invention provides a wafer having a plurality of semiconductor chips divided by streets.
A wafer dividing system for dividing a wafer into the above blocks, which when a wafer is divided into two or more blocks, recognizes an address of a street to be cut and creates block data for specifying the block by this address. The division system of is the gist. Further, the correlation between the characteristic pattern on the wafer and the street address is registered in the storage means provided in the dicing saw, and the street address to be cut by detecting the characteristic pattern by the alignment means. Is recognized and registered in the storage means as block data, the streets to be cut are in the x-axis direction and the y-axis direction, and information regarding good or bad semiconductor chips is registered in the storage means as wafer mapping data. That is, the mapping data for each block is recognized as a part of the block data according to the street address to be cut, the block after division is stored as inventory with the block data, An identification display such as a bar code is provided, and this identification display identifies the block. The lock data can be recognized, after dicing the block into individual semiconductor chips, in the step of picking up the individual semiconductor chips, it is an Abstract that, the block data is utilized.
【0006】[0006]
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳説する。図1において、1は半導体ウ
ェーハであり、このウェーハには複数の半導体チップ2
が所定のストリート幅により分離され、所定のピッチで
縦横に配設されている。このウェーハ1を例えばx軸に
平行なストリート(α)とy軸に平行なストリート
(β)によって4つのブロックに分割する場合について
説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In FIG. 1, reference numeral 1 denotes a semiconductor wafer, on which a plurality of semiconductor chips 2
Are separated by a predetermined street width and are vertically and horizontally arranged at a predetermined pitch. A case where the wafer 1 is divided into four blocks by streets (α) parallel to the x axis and streets (β) parallel to the y axis will be described.
【0007】一般にダイシングソー(図6)は、ウェー
ハの任意のストリートに沿って切削することはできる
が、そのストリートがウェーハの端から何本目のもので
あるかつまりストリートの番地を正確に把握しながら切
削しているわけではない。切削すべきストリートの番地
を認識するには所定のステップが必要であり、前記切削
すべきストリート(α)及び(β)の番地を認識するス
テップについて以下具体的に説明する。Generally, the dicing saw (FIG. 6) can cut along any street of the wafer, but it is possible to accurately know the number of the street from the edge of the wafer, that is, the street address. While not cutting. A predetermined step is required to recognize the address of the street to be cut, and the step of recognizing the addresses of the streets (α) and (β) to be cut will be specifically described below.
【0008】先ず、前提条件となるステップとして、 ステップ:ウェーハ1上に所定の幅及びピッチで形成
されたストリートに番地を設定し、ストリートピッチと
の相関関係を記憶手段(図略)に登録する。図1の例で
は、y軸ストリート(y軸に平行なストリート)の番地
はx座標で表し、0番地(x0 )から18番地(x18)
まで、x軸ストリート(x軸に平行なストリート)の番
地はy座標で表し、0番地(y0 )から16番地
(y16)までそれぞれ設定し、x軸及びy軸のストリー
トピッチとの相関関係を登録する。 ステップ:アライメントマークM(MA 、MB 、MC
及びMD )(図1)、例えばMB のような特徴的なパタ
ーンを、そのパターンの番地(x3 ,y13)とストリー
トの番地との相関関係と共に記憶手段に登録する。First, as a prerequisite step, step: an address is set on a street formed with a predetermined width and pitch on the wafer 1, and a correlation with the street pitch is registered in a storage means (not shown). . In the example of FIG. 1, the addresses of the y-axis streets (streets parallel to the y-axis) are represented by x coordinates, and the addresses 0 (x 0 ) to 18 (x 18 ).
Up to x-axis streets (streets parallel to the x-axis) are represented by y-coordinates, and are set from address 0 (y 0 ) to address 16 (y 16 ) respectively, and the correlation with the street pitch of the x-axis and the y-axis Register the relationship. Step: Alignment mark M (M A , M B , M C
And M D ) (FIG. 1), for example, a characteristic pattern such as M B is registered in the storage means together with the correlation between the address (x 3 , y 13 ) of the pattern and the street address.
【0009】切削するためのステップとして、 ステップ:図6のようにテープNを介してフレームF
に配設されたウェーハ1をプリアライメントしてダイシ
ングソーのチャックテーブルtに保持する。 ステップ:チャックテーブルtを移動し、ウェーハ1
を光学的アライメント手段gの直下に位置付ける。 ステップ:前記特徴的なパターン(アライメントマー
クM)を探知する。 ステップ:特徴的なパターンの番地例えばx軸ストリ
ートの番地(y13)とストリートピッチ(例えば5m
m)とに基づいて切削すべきx軸ストリート(α)の番
地(y8 )までの移動距離を算出((13−8)×5m
m=25mm)し、切削すべきストリート(α)をアラ
イメント手段gに位置付け、パターンマッチング等でス
トリート(α)の精密アライメントを行う。 ステップ:切削すべきy軸ストリート(β)につい
て、ステップと同様の方法で特徴的なパターンの番地
等に基づいて切削すべきストリート(β)をアライメン
ト手段gに位置付け、パターンマッチング等でストリー
ト(β)の精密アライメントを行う。尚、ステップ、
の場合において、切削すべきストリート(α)、
(β)の番地はオペレータによって予め記憶手段に登録
しておく必要がある。As a step for cutting, step: frame F through tape N as shown in FIG.
The wafer 1 placed on the wafer is pre-aligned and held on the chuck table t of the dicing saw. Step: Move the chuck table t to move the wafer 1
Is positioned immediately below the optical alignment means g. Step: Detect the characteristic pattern (alignment mark M). Step: Address of characteristic pattern, for example, x-axis street address (y 13 ) and street pitch (for example, 5 m)
m) and the movement distance to the address (y 8 ) of the x-axis street (α) to be cut ((13-8) × 5 m
m = 25 mm), the street (α) to be cut is positioned on the alignment means g, and the street (α) is precisely aligned by pattern matching or the like. Step: With respect to the y-axis street (β) to be cut, the street (β) to be cut is positioned on the alignment means g based on the address of the characteristic pattern and the like by the same method as the step, and the street (β) is subjected to pattern matching or the like. ) Precision alignment. In addition, step,
In the case of, the street (α) to be cut,
The address (β) needs to be registered in the storage means by the operator in advance.
【0010】ステップ:ストリート(α)の番地(y
8 )、ストリート(β)の番地(x9 )に基づいて4分
割されるブロックをそれぞれ特定するためのブロックデ
ータを作成し記憶手段に記録する。例えば、図1のよう
に4分割されるブロックを(A)〜(D)とすると、各
ブロックデータは次のようになる。 ブロック(A)=(x9 〜x18 ,y8 〜y16) ブロック(B)=(x0 〜x9 ,y8 〜y16) ブロック(C)=(x0 〜x9 ,y0 〜y8 ) ブロック(D)=(x9 〜x18 ,y0 〜y8 ) ステップ:ストリート(α)、ストリート(β)を切
削して4つのブロックに分割し、各ブロック毎にブロッ
クデータを残す。尚、ブロックデータはストリートの座
標で特定されるが、良不良等のチップを特定するマッピ
ングデータの座標とは必ずしも一致しない。従って、ス
トリートの座標とマッピングデータの座標との相関関係
を生成し、マッピングデータをストリートの座標で置き
換えておく必要がある。これによりブロックデータでマ
ッピングデータが認識できる。Step: Street (α) address (y
8 ), block data for specifying each of the blocks divided into four based on the address (x 9 ) of the street (β) is created and recorded in the storage means. For example, if the blocks divided into four as shown in FIG. 1 are (A) to (D), the respective block data are as follows. Block (A) = (x 9 ~x 18, y 8 ~y 16) block (B) = (x 0 ~x 9, y 8 ~y 16) block (C) = (x 0 ~x 9, y 0 ~ Y 8 ) Block (D) = (x 9 to x 18 , y 0 to y 8 ) Step: Cutting street (α) and street (β) into four blocks, and block data for each block Leave. The block data is specified by the coordinates of the street, but the block data does not always match the coordinates of the mapping data that specifies a chip such as good or bad. Therefore, it is necessary to generate a correlation between the street coordinates and the mapping data coordinates and replace the mapping data with the street coordinates. Thereby, the mapping data can be recognized by the block data.
【0011】尚、ステップ〜の代わりに次のステッ
プ′〜′を置き換えるようにしても良い。 ステップ′:任意の切削すべきx軸ストリート(α)
をアライメント手段gでパターンマッチング等で精密ア
ライメントを遂行した後、特徴的なパターンMを探知
し、その特徴的なパターンの番地に基づいてx軸ストリ
ート(α)の番地を認識する。 ステップ′:任意の切削すべきy軸ストリート(β)
をアライメント手段gでパターンマッチング等で精密ア
ライメントを遂行した後、特徴的なパターンMを探知
し、その特徴的なパターンの番地に基づいてy軸ストリ
ート(β)の番地を認識する。尚、ステップ′、′
の場合は、切削すべきストリート(α)及び(β)の番
地を予め記憶手段に登録しておく必要はない。Incidentally, instead of step ~, the following steps '~' may be replaced. Step ': x-axis street (α) to be cut arbitrarily
After performing precise alignment by pattern matching or the like by the alignment means g, the characteristic pattern M is detected, and the address of the x-axis street (α) is recognized based on the address of the characteristic pattern. Step ': arbitrary y-axis street (β) to be cut
After performing the precision alignment by the pattern matching or the like by the alignment means g, the characteristic pattern M is detected, and the address of the y-axis street (β) is recognized based on the address of the characteristic pattern. Note that steps ','
In the case of 1, it is not necessary to register the addresses of the streets (α) and (β) to be cut in the storage means in advance.
【0012】このようにして、ウェーハを2以上のブロ
ックに分割する際、切削すべきストリートの番地を認識
し、ブロックをこの番地によって特定するためのブロッ
クデータを作成することができる。更に、ウェーハ上の
特徴的なパターン(アライメントマークM)とストリー
トの番地との相関関係が記憶手段に登録され、アライメ
ント手段gによって特徴的なパターン(アライメントマ
ークM)を探知して切削すべきストリートの番地を認識
し、ブロックデータとして記憶手段に登録する。そし
て、これに限定されないが在庫として保管されるウェー
ハのブロックは、図2〜図5に示すようにテープNを介
してフレームFに固定され、そのフレームF又はテープ
Nにそれぞれブロックデータを記憶手段から引き出せる
バーコード等の識別表示3a〜3dが付けられる。尚、
ウェーハを分割したブロックを袋等に入れて保管する場
合は、そのブロックを識別するためのブロックデータを
引き出せる識別表示も一緒に添付しておくことが重要で
ある。又、ブロックデータを記録したメモを入れておい
ても良い。このようなデータによって、分割された各ブ
ロックをテープNを介してフレームFに配設する際、分
割された各ブロックをフレームFの所定の基準点、例え
ばフレームF左下部のノッチZに対して適切な位置関係
に定めることができる。In this way, when dividing a wafer into two or more blocks, it is possible to recognize the address of the street to be cut and create block data for specifying the block by this address. Further, the correlation between the characteristic pattern (alignment mark M) on the wafer and the street address is registered in the storage means, and the street to be cut by detecting the characteristic pattern (alignment mark M) by the alignment means g. The address is recognized and registered in the storage means as block data. A block of wafers stored as an inventory is not limited to this, but is fixed to a frame F via a tape N as shown in FIGS. 2 to 5, and block data is stored in the frame F or the tape N, respectively. Identification indicators 3a to 3d such as bar codes that can be pulled out from are attached. still,
When a block obtained by dividing a wafer is stored in a bag or the like, it is important to attach an identification mark for extracting the block data for identifying the block together. It is also possible to put a memo in which the block data is recorded. According to such data, when the divided blocks are arranged on the frame F via the tape N, the divided blocks are arranged with respect to a predetermined reference point of the frame F, for example, the notch Z at the lower left of the frame F. It can be set to an appropriate positional relationship.
【0013】図2において、前記識別表示3aを読み取
るとブロック(A)に関するブロックデータ(x9 〜x
18 ,y8 〜y16)を記憶手段から引き出すことがで
き。その結果、このブロック(A)は4分割した元のウ
ェーハ1の左上の領域のものであることが判明する。[0013] In FIG. 2, when reading the identification 3a block (A) for block data (x 9 ~x
18 , y 8 to y 16 ) can be retrieved from the storage means. As a result, it is found that this block (A) is in the upper left region of the original wafer 1 divided into four parts.
【0014】同様に、図3のブロック(B)は右上の領
域のもの、図4のブロック(C)は右下の領域のもの、
図5のブロック(D)は左下の領域のものであることが
それぞれ前記識別表示3b〜3dを介して各ブロックデ
ータを記憶手段から引き出すことにより知ることができ
る。Similarly, the block (B) in FIG. 3 is in the upper right area, and the block (C) in FIG. 4 is in the lower right area.
It can be known that the block (D) in FIG. 5 belongs to the lower left area by pulling out each block data from the storage means via the identification displays 3b to 3d.
【0015】このようにして在庫として保管されたブロ
ックを後日取り出してダイシングする手順について説明
すると、 フレームF又はテープNに表示されたバーコード等
の識別表示3a〜3dをバーコードリーダー等で検出
し、記憶手段に記録してあるブロックデータを呼び出
す。 そのブロックは、例えば図2に示すように元のウェ
ーハ1におけるブロック(A)であることを認識する。 x軸ストリート、例えば、ストリート(y9 番地)
をアライメント手段gにより検出し、粗いアライメン
ト、即ちプリアライメントを遂行する。 ブロック内にあるチップ内の所定のパターン(アラ
イメントを行うためにチップ内の任意に指定したパター
ン)を検出し、パターンマッチング等でアライメント手
段gにより精密アライメントを遂行する。 x軸ストリート番地y9 からy16まで切削手段hで
順次ダイシングする。 チャックテーブルtを90度回転し、y軸ストリー
ト番地x10からx18まで切削手段hで順次ダイシングす
る。 ダイシングを終了する。尚、袋等に入れられ保管さ
れたブロックをダイシングする場合は、そのブロックを
テープを介してフレームに配設し、一緒に入れられてい
た識別表示をフレーム又はテープに貼付して図2〜図5
に示す状態にして〜のステップを遂行する。Explaining the procedure for taking out and dicing the blocks stored as the stock at a later date, the identification marks 3a to 3d such as the bar code displayed on the frame F or the tape N are detected by a bar code reader or the like. , Calls the block data recorded in the storage means. It is recognized that the block is the block (A) in the original wafer 1 as shown in FIG. 2, for example. x-axis street, for example, street (y address 9 )
Is detected by the alignment means g, and rough alignment, that is, pre-alignment is performed. A predetermined pattern (a pattern arbitrarily designated in the chip for alignment) in the block is detected, and precision alignment is performed by the alignment means g by pattern matching or the like. Dicing is sequentially performed with the cutting means h from the x-axis street address y 9 to y 16 . The chuck table t is rotated by 90 degrees, and the y-axis street addresses x 10 to x 18 are sequentially diced by the cutting means h. Finish dicing. In addition, when dicing a block stored in a bag or the like, the block is arranged on a frame via a tape, and the identification mark put on the block is attached to the frame or the tape, and the blocks shown in FIGS. 5
Perform the steps from to in the state shown in.
【0016】次に、分割されたブロックとマッピングデ
ータとの関係について説明する。必ずしも限定されない
が、半導体チップ2を特定するマッピングデータの座標
とストリートの座標との相関関係が生成されている故
に、前記ウェーハ1に形成された半導体チップ2は、x
軸ストリート、y軸ストリートの番地によって全て座標
で表示され、例えば図1に示すように不良品の半導体チ
ップC1 〜C7 はその座標によって表示される。 C1 (x12 ,y13) C2 (x5 ,y12) C3 (x10 ,y8 ) C4 (x3 ,y6 ) C5 (x14 ,y4 ) C6 (x4 ,y3 ) C7 (x8 ,y0 ) 尚、図1ではオリエンテーションフラット1a(以下オ
リフラという)側最初のチップを基準としてy軸ストリ
ートの番地を定め、オリフラ1aに対して90度回転し
た位置にある右端チップを基準としてx軸ストリートの
番地を定めているが、これに限るものではなく例えばア
ライメントマークM、その他特徴的なチップ等を基準
(x0 ,y0 )として番地を定めるようにしても良い。Next, the relationship between the divided blocks and the mapping data will be described. Although not necessarily limited, the semiconductor chip 2 formed on the wafer 1 has a x-value because a correlation between mapping data coordinates that specify the semiconductor chip 2 and street coordinates is generated.
All are displayed in coordinates depending on the addresses of the axis street and the y-axis street. For example, as shown in FIG. 1, defective semiconductor chips C 1 to C 7 are displayed in the coordinates. C 1 (x 12 , y 13 ) C 2 (x 5 , y 12 ) C 3 (x 10 , y 8 ) C 4 (x 3 , y 6 ) C 5 (x 14 , y 4 ) C 6 (x 4 , Y 3 ) C 7 (x 8 , y 0 ), in FIG. 1, the address of the y-axis street is determined with reference to the first chip on the orientation flat 1 a (hereinafter referred to as “orifla”), and it is rotated by 90 ° with respect to the orientation flat 1 a. Although the address of the x-axis street is determined with reference to the rightmost chip at the position, it is not limited to this, and the address may be determined with reference to the alignment mark M and other characteristic chips (x 0 , y 0 ). You can
【0017】前記半導体チップの不良品等に関する情報
はマッピングデータとして記憶手段に登録されており、
切削すべきストリートの番地によってブロック毎のマッ
ピングデータを認識してブロックデータの一部とする。
即ち、各ブロックには前記ブロックデータの一部として
マッピングデータが含まれている。Information about defective products of the semiconductor chip is registered in the storage means as mapping data.
The mapping data for each block is recognized according to the street address to be cut and is made a part of the block data.
That is, each block includes mapping data as a part of the block data.
【0018】従って、図2に示すブロック(A)のマッ
ピングデータによって、不良品の半導体チップC1 とC
3 が含まれていることが分かり、同様に図3に示すブロ
ック(B)には不良品の半導体チップC2 が含まれ、図
4に示すブロック(C)には不良品の半導体チップC
4 、C6 、C7 が含まれ、図5に示すブロック(D)に
は不良品の半導体チップC5 が含まれていることがそれ
ぞれ判明する。Therefore, according to the mapping data of the block (A) shown in FIG. 2, defective semiconductor chips C 1 and C
3, it is found that the block (B) shown in FIG. 3 also contains the defective semiconductor chip C 2 , and the block (C) shown in FIG. 4 also contains the defective semiconductor chip C.
It is found that 4 , C 6 and C 7 are included, and the defective semiconductor chip C 5 is included in the block (D) shown in FIG.
【0019】前記のように在庫として保管した何れかの
ブロックを後日取り出してダイシングした際には、その
ダイシング後にダイマウンタ等で半導体チップをリード
フレーム等に載置する際にピックアップするが、そのブ
ロックの識別表示を読み取ることによって予め記憶手段
に登録されている前記マッピングデータによって不良品
等の半導体チップを認識することができる。従って、必
要とする半導体チップのみをダイマウンタ等でピックア
ップすることが可能となる。When any of the blocks stored as stock as described above is taken out at a later date and diced, the semiconductor chip is picked up when it is mounted on a lead frame or the like by a die mounter after the dicing. By reading the identification display, a semiconductor chip such as a defective product can be recognized based on the mapping data registered in the storage means in advance. Therefore, only the required semiconductor chip can be picked up by a die mounter or the like.
【0020】ダイシング後に半導体チップをピックアッ
プする手順を説明すると、 ダイマウンタ等にダイシング済みのブロックを搬入
する。 フレームに又はテープに表示されたバーコード等の
識別表示をリーダ等で検出しブロックデータを呼び出
す。 例えばウェーハのブロック(A)領域であることを
認識する。 x軸ストリート(y8 )及びy軸ストリート(x
9 )を検出手段で検出する。 ウェーハのマッピングデータに基づいて不良品等の
不必要な半導体チップC1 (x12 ,y13)及びC3
(x10 ,y8 )を除いて良品等の必要とする半導体チ
ップのみをピックアップしリードフレーム等に載置す
る。 ピックアップを終了する。A procedure for picking up a semiconductor chip after dicing will be described. A dicing-completed block is loaded into a die mounter or the like. An identification display such as a bar code displayed on the frame or on the tape is detected by a reader or the like and the block data is called. For example, it is recognized that it is the block (A) region of the wafer. x-axis street (y 8 ) and y-axis street (x
9 ) is detected by the detection means. Unnecessary semiconductor chips C 1 (x 12 , y 13 ) and C 3 based on the wafer mapping data
Except for (x 10 , y 8 ), only required semiconductor chips such as non-defective products are picked up and placed on a lead frame or the like. Pickup ends.
【0021】従来はウェーハを分割すると半導体チップ
との位置関係が不明となってマッピングデータの使用が
できなかったが、本発明によれば分割後も半導体チップ
の位置関係が明瞭であることからマッピングデータの使
用が可能となり、処理能力が著しく向上することにな
る。尚、本発明において、x軸ストリート、y軸ストリ
ートを番地と称して特定したが、要するにウェーハ上の
どの位置にあるストリートかが認識できれば良く、スト
リートが特定できるものであれば本発明でいう「番地」
の概念に含まれるものである。Conventionally, when the wafer is divided, the positional relationship with the semiconductor chip is unknown and the mapping data cannot be used. However, according to the present invention, since the positional relationship of the semiconductor chip is clear even after the division, mapping is performed. The data can be used, and the processing capacity will be significantly improved. In the present invention, the x-axis street and the y-axis street are referred to as addresses, but in short, it suffices to be able to recognize the position of the street on the wafer. address"
It is included in the concept of.
【0022】[0022]
【発明の効果】以上説明したように、本発明によれば、
ウェーハを2以上のブロックに分割し在庫として保管す
る際に、ウェーハを切断したストリートの番地を認識し
ブロックデータとして記憶手段に登録するので、後日ブ
ロックを取り出してダイシングする際にそのブロックデ
ータによりストリートの番地が判明し、ダイシング作業
を能率良く遂行できる効果を奏する。又、ウェーハに形
成された半導体チップを、ストリートに関連させて番地
で認識しマッピングデータとして記憶手段に登録するの
で、後日ブロックを取り出してダイシングした後、ダイ
マウンタ等で半導体チップをピックアップする際に、マ
ッピングデータを有効利用できると共に必要とする半導
体チップのみを効率良くピックアップできる等の優れた
効果を奏する。As described above, according to the present invention,
When a wafer is divided into two or more blocks and stored as inventory, the street address where the wafer is cut is recognized and registered as block data in the storage means. Therefore, when the block is taken out and diced at a later date, the street data is used. It is possible to efficiently perform the dicing work by finding the address of. Also, since the semiconductor chip formed on the wafer is recognized in the address in association with the street and registered in the storage means as the mapping data, after the block is taken out and diced at a later date, when the semiconductor chip is picked up by a die mounter or the like, It is possible to effectively use the mapping data and efficiently pick up only the necessary semiconductor chips.
【図1】 本発明の実施の一形態を示すもので、ウェー
ハを4分割する場合の説明図である。FIG. 1 shows an embodiment of the present invention, and is an explanatory diagram when a wafer is divided into four.
【図2】 ブロック(A)を保管する状態での平面図で
ある。FIG. 2 is a plan view showing a state in which the block (A) is stored.
【図3】 ブロック(B)を保管する状態での平面図で
ある。FIG. 3 is a plan view showing a state in which the block (B) is stored.
【図4】 ブロック(C)を保管する状態での平面図で
ある。FIG. 4 is a plan view showing a state in which the block (C) is stored.
【図5】 ブロック(D)を保管する状態での平面図で
ある。FIG. 5 is a plan view showing a state in which the block (D) is stored.
【図6】 ダイシングソーの一例を示す斜視図である。FIG. 6 is a perspective view showing an example of a dicing saw.
1…ウェーハ 1a…オリフラ 2…半導体チップ 3a〜3d…識別表示 1 ... Wafer 1a ... Orientation flat 2 ... Semiconductor chips 3a-3d ... Identification display
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関家 一馬 東京都大田区東糀谷2丁目14番3号 株式 会社ディスコ内 (72)発明者 根岸 克治 東京都大田区東糀谷2丁目14番3号 株式 会社ディスコ内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuma Sekiya 2-14-3 Higashi-Kotani, Ota-ku, Tokyo Inside Disco Co., Ltd. (72) Inventor Katsuji Negishi 2-3-14 Higashi-Kotani, Ota-ku, Tokyo Shares Company disco
Claims (7)
ップが複数形成されたウェーハを2以上のブロックに分
割するウェーハの分割システムであって、 ウェーハを2以上のブロックに分割する際、切削すべき
ストリートの番地を認識し、ブロックをこの番地によっ
て特定するためのブロックデータを作成するウェーハの
分割システム。1. A wafer division system which divides a wafer having a plurality of semiconductor chips divided by streets into two or more blocks, wherein when a wafer is divided into two or more blocks, A wafer division system that recognizes an address and creates block data to identify a block by this address.
ートの番地との相関関係が記憶手段に登録されており、
アライメント手段によって特徴的なパターンを探知して
切削すべきストリートの番地を認識し、ブロックデータ
として記憶手段に登録する請求項1記載のウェーハの分
割システム。2. A correlation between a characteristic pattern on a wafer and a street address is registered in a storage means,
2. The wafer dividing system according to claim 1, wherein the alignment means detects a characteristic pattern, recognizes the street address to be cut, and registers it as block data in the storage means.
軸方向である請求項1、2何れか記載のウェーハの分割
システム。3. The street to be cut is in the x-axis direction and y.
The wafer dividing system according to claim 1, wherein the wafer dividing system is in the axial direction.
がウェーハのマッピングデータとして記憶手段に登録さ
れており、切削すべきストリートの番地によってブロッ
ク毎のマッピングデータを認識してブロックデータの一
部とする請求項1、2、3何れか記載のウェーハの分割
システム。4. Information relating to good or bad of a semiconductor chip is registered in a storage means as wafer mapping data, and mapping data for each block is recognized depending on an address of a street to be cut and used as a part of the block data. The wafer dividing system according to claim 1, 2, or 3.
に在庫として保管される請求項1、2、3、4何れか記
載のウェーハの分割システム。5. The wafer dividing system according to claim 1, wherein the divided blocks are stored as inventory together with block data.
識別表示が配設されており、この識別表示によって前記
ブロックのブロックデータが認識できる請求項5記載の
ウェーハの分割システム。6. The wafer dividing system according to claim 5, wherein the block to be stored is provided with an identification display such as a bar code and the block data of the block can be recognized by the identification display.
ングした後、個々の半導体チップをピックアップする工
程において、ブロックデータが利用される請求項1、
2、3、4、5、6何れか記載のウェーハの分割システ
ム。7. The block data is used in the step of picking up individual semiconductor chips after dicing the blocks into individual semiconductor chips.
2. The wafer dividing system according to any one of 2, 3, 4, 5, and 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12153696A JPH09306873A (en) | 1996-05-16 | 1996-05-16 | Wafer division system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12153696A JPH09306873A (en) | 1996-05-16 | 1996-05-16 | Wafer division system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306873A true JPH09306873A (en) | 1997-11-28 |
Family
ID=14813683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12153696A Pending JPH09306873A (en) | 1996-05-16 | 1996-05-16 | Wafer division system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306873A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196328A (en) * | 2000-01-12 | 2001-07-19 | Disco Abrasive Syst Ltd | Method of dividing CSP substrate |
| US6341740B2 (en) * | 1999-02-10 | 2002-01-29 | Disco Corporation | Cutting-and-transferring system and pellet transferring apparatus |
| JP2002299287A (en) * | 2001-04-02 | 2002-10-11 | Tokyo Seimitsu Co Ltd | Dicing machine with barcode reader |
| JP2005129567A (en) * | 2003-10-21 | 2005-05-19 | Trecenti Technologies Inc | Manufacturing method for semiconductor device |
| GB2412786A (en) * | 2004-03-24 | 2005-10-05 | E2V Tech Uk Ltd | Method and apparatus for manufacturing chip scale components or microcomponents |
| JP2008218599A (en) * | 2007-03-02 | 2008-09-18 | Disco Abrasive Syst Ltd | Wafer processing method and processing apparatus |
| CN109659273A (en) * | 2017-10-12 | 2019-04-19 | 株式会社迪思科 | The processing method of chip |
-
1996
- 1996-05-16 JP JP12153696A patent/JPH09306873A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6341740B2 (en) * | 1999-02-10 | 2002-01-29 | Disco Corporation | Cutting-and-transferring system and pellet transferring apparatus |
| SG86373A1 (en) * | 1999-02-10 | 2002-02-19 | Disco Corp | Cutting-and-transferring system and pellet transferring apparatus |
| JP2001196328A (en) * | 2000-01-12 | 2001-07-19 | Disco Abrasive Syst Ltd | Method of dividing CSP substrate |
| JP2002299287A (en) * | 2001-04-02 | 2002-10-11 | Tokyo Seimitsu Co Ltd | Dicing machine with barcode reader |
| JP2005129567A (en) * | 2003-10-21 | 2005-05-19 | Trecenti Technologies Inc | Manufacturing method for semiconductor device |
| GB2412786A (en) * | 2004-03-24 | 2005-10-05 | E2V Tech Uk Ltd | Method and apparatus for manufacturing chip scale components or microcomponents |
| GB2427757B (en) * | 2004-03-24 | 2009-06-24 | E2V Tech | Method of, and apparatus for manufacturing elements |
| JP2008218599A (en) * | 2007-03-02 | 2008-09-18 | Disco Abrasive Syst Ltd | Wafer processing method and processing apparatus |
| CN109659273A (en) * | 2017-10-12 | 2019-04-19 | 株式会社迪思科 | The processing method of chip |
| KR20190041410A (en) | 2017-10-12 | 2019-04-22 | 가부시기가이샤 디스코 | Method for processing wafer |
| JP2019075405A (en) * | 2017-10-12 | 2019-05-16 | 株式会社ディスコ | Processing method for wafer |
| CN109659273B (en) * | 2017-10-12 | 2023-04-07 | 株式会社迪思科 | Method for processing wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101575831B1 (en) | Discrete component backward traceability and semiconductor device forward traceability | |
| US5726074A (en) | Method and apparatus for manufacturing semiconductor device | |
| US6756796B2 (en) | Method of search and identify reference die | |
| US20160351508A1 (en) | Creating Unique Device Identification For Semiconductor Devices | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JP2006527922A (en) | Semiconductor wafer having an edge-based identification function | |
| CN111584412B (en) | Conveying tray and method for processing object to be processed | |
| US6174788B1 (en) | Partial semiconductor wafer processing with multiple cuts of random sizes | |
| KR100624930B1 (en) | Method of cutting csp substrates | |
| JPH07335510A (en) | Semiconductor device, its identifier assigning method, and its failure analysis method | |
| JPH097977A (en) | Dicing device and dicing system | |
| US6546985B2 (en) | Die bonder | |
| JPH09148275A (en) | Large diameter wafer dicing system | |
| JP6004761B2 (en) | Dicing method | |
| JPH09199451A (en) | Dicing method and apparatus therefor | |
| JP3639884B2 (en) | Wafer dicing method | |
| KR20000041236A (en) | Pre-alignment device of wafer probe system | |
| EP0488053B1 (en) | Method for manufacturing a semiconductor chip | |
| JPH0950945A (en) | Method for manufacturing semiconductor device | |
| KR100228958B1 (en) | Die-bonding device | |
| JP2849519B2 (en) | Semiconductor device bonding equipment | |
| JPH0760580A (en) | FA system | |
| JP4657585B2 (en) | Method for dividing semiconductor wafer | |
| JPH07130806A (en) | Calf check method | |
| JPH0487349A (en) | Method and equipment of sorting semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |