JPH09311664A - Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体 - Google Patents
Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体Info
- Publication number
- JPH09311664A JPH09311664A JP8125986A JP12598696A JPH09311664A JP H09311664 A JPH09311664 A JP H09311664A JP 8125986 A JP8125986 A JP 8125986A JP 12598696 A JP12598696 A JP 12598696A JP H09311664 A JPH09311664 A JP H09311664A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- light
- cathode
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Or Original Feeding In Electrophotography (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 複数の各々の発光素子の輝度ばらつきを近似
的に補正することができるようにして、予めの特性測定
作業を不要にする。 【解決手段】 ＰＮＰＮサイリスタ構造を用いた発光素
子アレイの光量を制御するにあたって、発光素子Ｓｒ１
の発光中に、発光素子のカソード抵抗を測定し、カソー
ド抵抗測定結果を発光制御信号に帰還することで、各々
の発光素子の輝度ばらつきを近似的に補正する。例え
ば、発光素子の電圧Ｖと電流Ｉを検出し、Ｖ、Ｉを対数
変換ユニットＵ３、差分演算ユニットＵ４、逆対数変換
ユニットＵ５を通して発光素子のカソード抵抗Ｒ（＝Ｖ
／Ｉ）を得る。Ｒを比較ユニットＵ６の一方に入力し、
他方の端子に画像データの反転パルスを積分した値Ｃを
入力する。ＲとＣが一致したらＵ６の出力Ｄが反転し、
ＯＲゲートＧ１を介して発光素子が消灯する。従ってＲ
が小さい（発光輝度が大きい）ほど点灯時間が短くな
る。
的に補正することができるようにして、予めの特性測定
作業を不要にする。 【解決手段】 ＰＮＰＮサイリスタ構造を用いた発光素
子アレイの光量を制御するにあたって、発光素子Ｓｒ１
の発光中に、発光素子のカソード抵抗を測定し、カソー
ド抵抗測定結果を発光制御信号に帰還することで、各々
の発光素子の輝度ばらつきを近似的に補正する。例え
ば、発光素子の電圧Ｖと電流Ｉを検出し、Ｖ、Ｉを対数
変換ユニットＵ３、差分演算ユニットＵ４、逆対数変換
ユニットＵ５を通して発光素子のカソード抵抗Ｒ（＝Ｖ
／Ｉ）を得る。Ｒを比較ユニットＵ６の一方に入力し、
他方の端子に画像データの反転パルスを積分した値Ｃを
入力する。ＲとＣが一致したらＵ６の出力Ｄが反転し、
ＯＲゲートＧ１を介して発光素子が消灯する。従ってＲ
が小さい（発光輝度が大きい）ほど点灯時間が短くな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＮＰＮサイリス
タ構造を用いた発光素子の制御装置、その制御方法およ
び記憶媒体に関し、その発光素子を利用した製品、例え
ば発光素子を直線状に配置して、露光装置として利用し
ている電子写真式画像形成装置（例えば、ＬＥＤ複写
機、ＬＥＤプリンタ）などに好適である。
タ構造を用いた発光素子の制御装置、その制御方法およ
び記憶媒体に関し、その発光素子を利用した製品、例え
ば発光素子を直線状に配置して、露光装置として利用し
ている電子写真式画像形成装置（例えば、ＬＥＤ複写
機、ＬＥＤプリンタ）などに好適である。
【０００２】
【従来の技術】電子写真方式の露光装置に利用される発
光素子には、例えばＬＥＤアレイがある。各々のＬＥＤ
（発光ダイオード）は、それぞれ発光輝度にばらつきが
あり、このばらつきを補正するために、従来では、あら
かじめそれぞれのＬＥＤの発光特性を測定した後、この
測定結果をメモリに記憶しておき、露光実行時に、その
記憶情報をメモリから読みだして、ＬＥＤアレイの発光
を補正制御している。
光素子には、例えばＬＥＤアレイがある。各々のＬＥＤ
（発光ダイオード）は、それぞれ発光輝度にばらつきが
あり、このばらつきを補正するために、従来では、あら
かじめそれぞれのＬＥＤの発光特性を測定した後、この
測定結果をメモリに記憶しておき、露光実行時に、その
記憶情報をメモリから読みだして、ＬＥＤアレイの発光
を補正制御している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来例では、あらかじめＬＥＤの発光特性を測定してメ
モリ等に記憶しておくので、測定を行う作業と、メモリ
などの記憶手段とが必要となる。
従来例では、あらかじめＬＥＤの発光特性を測定してメ
モリ等に記憶しておくので、測定を行う作業と、メモリ
などの記憶手段とが必要となる。
【０００４】本発明は、上記の点に鑑みてなされたもの
で、その目的は複数の発光素子の制御において、記憶手
段を用いずに各々の発光素子の輝度ばらつきを近似的に
補正することができるようにすることにある。
で、その目的は複数の発光素子の制御において、記憶手
段を用いずに各々の発光素子の輝度ばらつきを近似的に
補正することができるようにすることにある。
【０００５】また、本発明の更なる目的は、点灯開始と
同時にリアルタイムで上記補正制御をできるようにし
て、あらかじめ各々の輝度を測定して記憶するような測
定作業を不要にし、製品生産の効率の向上を図ることに
ある。
同時にリアルタイムで上記補正制御をできるようにし
て、あらかじめ各々の輝度を測定して記憶するような測
定作業を不要にし、製品生産の効率の向上を図ることに
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、ＰＮＰＮサイリスタ構造を用いた発光
素子アレイでは発光輝度と発光素子のカソード抵抗とで
相関があることを利用して、発光素子の発光中に、発光
素子のカソード抵抗を測定し、このカソード抵抗測定結
果を発光制御信号に帰還して、発光を制御している。
め、本発明では、ＰＮＰＮサイリスタ構造を用いた発光
素子アレイでは発光輝度と発光素子のカソード抵抗とで
相関があることを利用して、発光素子の発光中に、発光
素子のカソード抵抗を測定し、このカソード抵抗測定結
果を発光制御信号に帰還して、発光を制御している。
【０００７】本発明は、上記構成により、各々の発光素
子の輝度ばらつきを近似的に補正でき、点灯開始と同時
にリアルタイムでこの補正制御を行うことができる。
子の輝度ばらつきを近似的に補正でき、点灯開始と同時
にリアルタイムでこの補正制御を行うことができる。
【０００８】更に詳細には、本発明は、ＰＮＰＮサイリ
スタ構造を用いた発光素子の制御装置において、ＰＮＰ
Ｎサイリスタ構造を用いた発光素子と、該発光素子の発
光を制御する発光制御信号を出力する信号発生手段と、
前記発光素子のカソード抵抗を測定する測定手段と、前
記発光素子の発光中に、前記カソード抵抗を前記測定手
段により測定し、該測定結果を前記発光制御信号に帰還
して、前記発光素子の発光を制御する制御手段とを有す
る。
スタ構造を用いた発光素子の制御装置において、ＰＮＰ
Ｎサイリスタ構造を用いた発光素子と、該発光素子の発
光を制御する発光制御信号を出力する信号発生手段と、
前記発光素子のカソード抵抗を測定する測定手段と、前
記発光素子の発光中に、前記カソード抵抗を前記測定手
段により測定し、該測定結果を前記発光制御信号に帰還
して、前記発光素子の発光を制御する制御手段とを有す
る。
【０００９】本発明は、好適なその一形態として、前記
測定手段は、前記発光素子のカソード電圧を検出する電
圧検出手段と、前記発光素子のカソード電流を検出する
電流検出手段と、前記電圧検出手段の出力と前記電流検
出手段の出力をそれぞれ対数変換する対数変換手段と、
該対数変換手段のそれぞれの出力を差分演算する差分演
算手段と、該差分演算手段の出力を逆対数変換する逆対
数変換手段とを有し、該逆対数変換手段の出力が前記測
定結果に相当することを特徴とすることができる。ま
た、その別の形態として、前記測定手段は、前記発光素
子のカソード電圧を検出する電圧検出手段と、前記発光
素子のカソード電流を検出する電流検出手段と、前記電
圧検出手段の出力と前記電流検出手段の出力から前記発
光素子のカソード抵抗値を演算する演算手段とを有する
とすることもできる。
測定手段は、前記発光素子のカソード電圧を検出する電
圧検出手段と、前記発光素子のカソード電流を検出する
電流検出手段と、前記電圧検出手段の出力と前記電流検
出手段の出力をそれぞれ対数変換する対数変換手段と、
該対数変換手段のそれぞれの出力を差分演算する差分演
算手段と、該差分演算手段の出力を逆対数変換する逆対
数変換手段とを有し、該逆対数変換手段の出力が前記測
定結果に相当することを特徴とすることができる。ま
た、その別の形態として、前記測定手段は、前記発光素
子のカソード電圧を検出する電圧検出手段と、前記発光
素子のカソード電流を検出する電流検出手段と、前記電
圧検出手段の出力と前記電流検出手段の出力から前記発
光素子のカソード抵抗値を演算する演算手段とを有する
とすることもできる。
【００１０】また、本発明は、好適な形態として、前記
制御手段は、前記発光制御信号を積分する積分手段と、
前記測定手段の測定出力と前記積分手段の出力を比較す
る比較手段と、前記比較手段の比較結果により前記発光
制御信号を抑制する論理手段とを有することを特徴とす
ることができる。
制御手段は、前記発光制御信号を積分する積分手段と、
前記測定手段の測定出力と前記積分手段の出力を比較す
る比較手段と、前記比較手段の比較結果により前記発光
制御信号を抑制する論理手段とを有することを特徴とす
ることができる。
【００１１】また、本発明は、好ましい実施形態とし
て、前記発光制御信号は画像信号であることを特徴とす
ることができる。さらに、前記発光素子は、電子写真式
プリンタの露光装置を構成する発光素子アレイであると
することができる。また、前記発光素子は、電子写真式
プリント機構を内蔵した電子機器のプリント露光装置を
構成する発光素子アレイであるとすることもできる。そ
の前記電子写真式プリント機構を内蔵した電子機器は一
例としてファクシミリ装置であるとすることができる。
また、前記発光素子は、表示装置を構成する発光素子で
あるとすることもできる。
て、前記発光制御信号は画像信号であることを特徴とす
ることができる。さらに、前記発光素子は、電子写真式
プリンタの露光装置を構成する発光素子アレイであると
することができる。また、前記発光素子は、電子写真式
プリント機構を内蔵した電子機器のプリント露光装置を
構成する発光素子アレイであるとすることもできる。そ
の前記電子写真式プリント機構を内蔵した電子機器は一
例としてファクシミリ装置であるとすることができる。
また、前記発光素子は、表示装置を構成する発光素子で
あるとすることもできる。
【００１２】本発明の方法は、ＰＮＰＮサイリスタ構造
を用いた発光素子の制御方法において、発光サイリスタ
のカソード抵抗と発光輝度に相関があることを利用し
て、発光素子の発光中に、該発光素子のカソード抵抗を
測定し、該カソード抵抗の測定結果を該発光素子の発光
制御信号に帰還することで、各々の発光素子の輝度ばら
つきを近似的に補正する。そして、前記発光素子の発光
中に、前記発光素子のカソード抵抗を測定する測定ステ
ップと、前記測定ステップでの測定結果を前記発光制御
信号に帰還して、前記発光素子の発光を制御する制御ス
テップとを有することを特徴とすることができる。
を用いた発光素子の制御方法において、発光サイリスタ
のカソード抵抗と発光輝度に相関があることを利用し
て、発光素子の発光中に、該発光素子のカソード抵抗を
測定し、該カソード抵抗の測定結果を該発光素子の発光
制御信号に帰還することで、各々の発光素子の輝度ばら
つきを近似的に補正する。そして、前記発光素子の発光
中に、前記発光素子のカソード抵抗を測定する測定ステ
ップと、前記測定ステップでの測定結果を前記発光制御
信号に帰還して、前記発光素子の発光を制御する制御ス
テップとを有することを特徴とすることができる。
【００１３】また、本発明の方法は、その好適な態様と
して、前記測定ステップは、前記発光素子のカソード電
圧を検出する電圧検出ステップと、前記発光素子のカソ
ード電流を検出する電流検出ステップと、前記電圧検出
ステップでの検出結果をそれぞれ対数変換する対数変換
ステップと、該対数変換ステップでのそれぞれの対数変
換結果を差分演算する差分演算ステップと、該差分演算
ステップでの演算結果を逆対数変換する逆対数変換ステ
ップとを有する。また、前記測定ステップは、前記発光
素子のカソード電圧を検出する電圧検出ステップと、前
記発光素子のカソード電流を検出する電流検出ステップ
と、前記電圧検出ステップでの検出結果と前記電流検出
ステップの検出結果から前記発光素子のカソード抵抗値
を演算する演算ステップとを有するとすることもでき
る。
して、前記測定ステップは、前記発光素子のカソード電
圧を検出する電圧検出ステップと、前記発光素子のカソ
ード電流を検出する電流検出ステップと、前記電圧検出
ステップでの検出結果をそれぞれ対数変換する対数変換
ステップと、該対数変換ステップでのそれぞれの対数変
換結果を差分演算する差分演算ステップと、該差分演算
ステップでの演算結果を逆対数変換する逆対数変換ステ
ップとを有する。また、前記測定ステップは、前記発光
素子のカソード電圧を検出する電圧検出ステップと、前
記発光素子のカソード電流を検出する電流検出ステップ
と、前記電圧検出ステップでの検出結果と前記電流検出
ステップの検出結果から前記発光素子のカソード抵抗値
を演算する演算ステップとを有するとすることもでき
る。
【００１４】さらに、本発明の方法において、前記制御
ステップは、前記発光制御信号を積分する積分ステップ
と、前記測定ステップでの測定結果と前記積分での積分
結果を比較する比較ステップと、前記比較ステップでの
比較結果により前記発光制御信号を抑制する点灯制御ス
テップとを有することを特徴とすることができる。
ステップは、前記発光制御信号を積分する積分ステップ
と、前記測定ステップでの測定結果と前記積分での積分
結果を比較する比較ステップと、前記比較ステップでの
比較結果により前記発光制御信号を抑制する点灯制御ス
テップとを有することを特徴とすることができる。
【００１５】本発明の方法の上記各ステップの処理手順
を記憶した記憶媒体は本発明に含まれる。
を記憶した記憶媒体は本発明に含まれる。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１７】本発明の実施形態で使用したＰＮＰＮサイ
リスタ構造を用いた発光素子アレイの回路構成を図１に
示す。この発光素子アレイの発光素子は、発光点のシフ
トレジスタ機能を果たすことのできる自己走査型発光素
子（Self-scanning Light Emitting Device ；以下、Ｓ
ＬＥＤと称する）と呼ばれるものである。
リスタ構造を用いた発光素子アレイの回路構成を図１に
示す。この発光素子アレイの発光素子は、発光点のシフ
トレジスタ機能を果たすことのできる自己走査型発光素
子（Self-scanning Light Emitting Device ；以下、Ｓ
ＬＥＤと称する）と呼ばれるものである。
【００１８】このＳＬＥＤは、文献：特開平１−２３８
９６２号公報，特開平２−２０８０６７号公報，特開平
２−２１２１７０号公報，特開平３−２０４５７号公
報，特開平３−１９４９６８号公報，特開平４−５８７
２号公報，特開平４−２３３６７号公報，特開平４−２
９６５７９号公報，特開平５−８４９７１号公報、ジャ
パンハードコピー’９１（Ａ−１７）「駆動回路を集積
した光プリンタ用発光素子アレイ」、および電子情報通
信学会・春季大会予稿集（’９０．３．５）「ＰＮＰＮ
サイリスタ構造を用いた自己走査型発光素子（ＳＬＥ
Ｄ）」等で紹介されている。
９６２号公報，特開平２−２０８０６７号公報，特開平
２−２１２１７０号公報，特開平３−２０４５７号公
報，特開平３−１９４９６８号公報，特開平４−５８７
２号公報，特開平４−２３３６７号公報，特開平４−２
９６５７９号公報，特開平５−８４９７１号公報、ジャ
パンハードコピー’９１（Ａ−１７）「駆動回路を集積
した光プリンタ用発光素子アレイ」、および電子情報通
信学会・春季大会予稿集（’９０．３．５）「ＰＮＰＮ
サイリスタ構造を用いた自己走査型発光素子（ＳＬＥ
Ｄ）」等で紹介されている。
【００１９】図１を参照して、このＳＬＥＤの構成を説
明する。各発光サイリスタＴ（１）〜Ｔ（５）は図１に
示すように、ＰＮＰＮ４層構造で、両側に２つのエミッ
タ層、中間に２つのベース層があり、基板（Ｐ形）がア
ノード１となり、エミッタ層である最上層（Ｎ形）にカ
ソード電極２がつき、ベース層であるＰ形中間層にゲー
ト電極３がついている。
明する。各発光サイリスタＴ（１）〜Ｔ（５）は図１に
示すように、ＰＮＰＮ４層構造で、両側に２つのエミッ
タ層、中間に２つのベース層があり、基板（Ｐ形）がア
ノード１となり、エミッタ層である最上層（Ｎ形）にカ
ソード電極２がつき、ベース層であるＰ形中間層にゲー
ト電極３がついている。
【００２０】サイリスタのアノードとカソード間にＳ字
負性抵抗特性ができており、そのカソードのターンオフ
電圧Ｖc-onは、ゲート電圧ＶG に依存することが知られ
ている。即ち、
負性抵抗特性ができており、そのカソードのターンオフ
電圧Ｖc-onは、ゲート電圧ＶG に依存することが知られ
ている。即ち、
【００２１】
【数１】 Ｖc-on＝ＶG −Ｖdif （Ｖdif ：拡散電位） （１） と表される。サイリスタをターンオフさせるには、カソ
ード電圧をゼロボルトまで引き上げればよい。また、オ
ン状態のゲート端子は、アノード電位（ゼロボルト）ま
で引き上げられる。
ード電圧をゼロボルトまで引き上げればよい。また、オ
ン状態のゲート端子は、アノード電位（ゼロボルト）ま
で引き上げられる。
【００２２】ＳＬＥＤである発光サイリスタのＴ（１）
からＴ（５）までのゲート端子３は、ダイオードＤを介
して順次接続され、また負荷抵抗ＰL を通して電源ＶGA
に接続される。
からＴ（５）までのゲート端子３は、ダイオードＤを介
して順次接続され、また負荷抵抗ＰL を通して電源ＶGA
に接続される。
【００２３】図２は、図１のＳＬＥＤに印加するパルス
を示す。転送動作のために転送クロックΦ１，Φ２がカ
ソード２に印加される。転送クロックΦ１が印加される
のはＴ（１），Ｔ（３）およびＴ（５）のサイリスタで
あり、転送クロックΦ２が印加されるのはＴ（２）およ
びＴ（４）のサイリスタである。転送開始にあたって
は、スタートパルスΦＳがゲート３に印加される。
を示す。転送動作のために転送クロックΦ１，Φ２がカ
ソード２に印加される。転送クロックΦ１が印加される
のはＴ（１），Ｔ（３）およびＴ（５）のサイリスタで
あり、転送クロックΦ２が印加されるのはＴ（２）およ
びＴ（４）のサイリスタである。転送開始にあたって
は、スタートパルスΦＳがゲート３に印加される。
【００２４】今、Ｔ（３）のサイリスタがΦ１クロック
のローレベル電圧によってオン状態であるとすると、オ
ン状態のゲート電位（ゼロボルト）は、ダイオードＤを
通して、右隣のサイリスタＴ（４）に影響を与える。次
のΦ２クロックのローレベル電圧によって、右隣の素子
のみ選択的にターンオフされるため、右方向への発光の
転送が可能となる。
のローレベル電圧によってオン状態であるとすると、オ
ン状態のゲート電位（ゼロボルト）は、ダイオードＤを
通して、右隣のサイリスタＴ（４）に影響を与える。次
のΦ２クロックのローレベル電圧によって、右隣の素子
のみ選択的にターンオフされるため、右方向への発光の
転送が可能となる。
【００２５】図３は、発光サイリスタの上記のシフトレ
ジスタ機能と発光機能とを利用して、同一ウエハ上に発
光用サイリスタＳｒ１〜Ｓｒ５と、この発光用サイリス
タを駆動するシフト用サイリスタ（転送用サイリスタ）
Ｓｒ１´〜Ｓｒ５´とを組み合わせた電子写真プリンタ
用ＳＬＥＤの等価回路を示す。図２に示すパルスΦＳ，
Φ１，Φ２及び画像データに応じてパルスΦＤをそれぞ
れの信号ラインに印加することで、画像データに応じた
発光サイリスタのみをオンできる。
ジスタ機能と発光機能とを利用して、同一ウエハ上に発
光用サイリスタＳｒ１〜Ｓｒ５と、この発光用サイリス
タを駆動するシフト用サイリスタ（転送用サイリスタ）
Ｓｒ１´〜Ｓｒ５´とを組み合わせた電子写真プリンタ
用ＳＬＥＤの等価回路を示す。図２に示すパルスΦＳ，
Φ１，Φ２及び画像データに応じてパルスΦＤをそれぞ
れの信号ラインに印加することで、画像データに応じた
発光サイリスタのみをオンできる。
【００２６】上記の発光サイリスタの発光光量の制御
は、カソード電流の制御、あるいは、発光時間の制御を
することで行える。通常、各々の発光サイリスタは発光
効率がばらつくことから、電子写真プリンタ等に用いる
場合には、各々の発光サイリスタの光量を均一にするた
めの補正を行う必要がある。
は、カソード電流の制御、あるいは、発光時間の制御を
することで行える。通常、各々の発光サイリスタは発光
効率がばらつくことから、電子写真プリンタ等に用いる
場合には、各々の発光サイリスタの光量を均一にするた
めの補正を行う必要がある。
【００２７】本発明においては、発光サイリスタのカソ
ード抵抗と発光輝度に相関があることを利用して、近似
的に光量均一のための補正を行う。カソード抵抗と輝度
はゆるやかな逆比例関係にあることがすでに分かってい
る。
ード抵抗と発光輝度に相関があることを利用して、近似
的に光量均一のための補正を行う。カソード抵抗と輝度
はゆるやかな逆比例関係にあることがすでに分かってい
る。
【００２８】図４に本発明の一実施形態の発光制御回路
の構成を示す。画像データパルスのΦＤがＯＲゲートＧ
１の一方の端子に印加されると、ＰＮＰトランジスタＴ
ｒ１がＯＮして、発光サイリスタＳｒ１を点灯させる。
電圧検出ユニットＵ１と、電流検出ユニットＵ２とによ
り発光サイリスタＳｒ１の電圧と電流が検出され、それ
ぞれの検出値Ｖ，Ｉはそれぞれの対数（Ｌｏｇ）変換ユ
ニットＵ３を通して、それぞれＬｏｇＶ，ＬｏｇＩの値
に変換される。
の構成を示す。画像データパルスのΦＤがＯＲゲートＧ
１の一方の端子に印加されると、ＰＮＰトランジスタＴ
ｒ１がＯＮして、発光サイリスタＳｒ１を点灯させる。
電圧検出ユニットＵ１と、電流検出ユニットＵ２とによ
り発光サイリスタＳｒ１の電圧と電流が検出され、それ
ぞれの検出値Ｖ，Ｉはそれぞれの対数（Ｌｏｇ）変換ユ
ニットＵ３を通して、それぞれＬｏｇＶ，ＬｏｇＩの値
に変換される。
【００２９】このＬｏｇＶ，ＬｏｇＩはさらに差分演算
ユニットＵ４においてＬｏｇ（Ｖ／Ｉ）に演算されたあ
と、逆対数（Ｌｏｇ-1）変換ユニットＵ５により、Ｖ／
Ｉすなわち抵抗値Ｒに変換される。この抵抗値Ｒは発光
サイリスタＳｒ１のカソード抵抗の測定値に当る。
ユニットＵ４においてＬｏｇ（Ｖ／Ｉ）に演算されたあ
と、逆対数（Ｌｏｇ-1）変換ユニットＵ５により、Ｖ／
Ｉすなわち抵抗値Ｒに変換される。この抵抗値Ｒは発光
サイリスタＳｒ１のカソード抵抗の測定値に当る。
【００３０】このＲの値は、比較ユニットＵ６のマイナ
ス側に入力される。一方、画像データパルスΦＤは、一
対の反転ゲートＧ２を通して積分ユニットＵ７にも入力
されている。このため、発光サイリスタＳｒ１のＯＮと
同時に積分ユニットＵ７の出力は時間と共に増加してい
く。積分ユニットＵ７の出力は、比較ユニットＵ６のプ
ラス側に入力され、この入力値がＲの値を越えると、比
較ユニットＵ６の出力は反転する。この比較ユニットＵ
６の出力はＯＲゲートＧ１の他方の端子に入力され、そ
の出力が反転した時点で、発光サイリスタＳｒ１を消灯
するように働く。
ス側に入力される。一方、画像データパルスΦＤは、一
対の反転ゲートＧ２を通して積分ユニットＵ７にも入力
されている。このため、発光サイリスタＳｒ１のＯＮと
同時に積分ユニットＵ７の出力は時間と共に増加してい
く。積分ユニットＵ７の出力は、比較ユニットＵ６のプ
ラス側に入力され、この入力値がＲの値を越えると、比
較ユニットＵ６の出力は反転する。この比較ユニットＵ
６の出力はＯＲゲートＧ１の他方の端子に入力され、そ
の出力が反転した時点で、発光サイリスタＳｒ１を消灯
するように働く。
【００３１】図５は画像データパルスΦＤと上記のＯＲ
ゲートＧ１の出力点Ａの波形、上記の比較ユニットＵ６
のマイナス入力のＢ点、プラス入力のＣ点、出力のＤ点
の波形をそれぞれ示す。
ゲートＧ１の出力点Ａの波形、上記の比較ユニットＵ６
のマイナス入力のＢ点、プラス入力のＣ点、出力のＤ点
の波形をそれぞれ示す。
【００３２】以上述べた構成により、抵抗値の小さい発
光サイリスタ、すなわち発光輝度の高い発光サイリスタ
になるほど、点灯時間が短くなり、近似的に発光サイリ
スタの光量を均一に補正できる。また、ＳＬＥＤでは発
光サイリスタは連続的につながった構造になっているの
で、この図４の回路は、１つのＳＬＥＤチップに対し
て、１回路で済む。
光サイリスタ、すなわち発光輝度の高い発光サイリスタ
になるほど、点灯時間が短くなり、近似的に発光サイリ
スタの光量を均一に補正できる。また、ＳＬＥＤでは発
光サイリスタは連続的につながった構造になっているの
で、この図４の回路は、１つのＳＬＥＤチップに対し
て、１回路で済む。
【００３３】（他の実施形態）本発明の制御装置は図４
の実施形態の構成のものに限定されない。例えば、電圧
検出ユニットＵ１と電流検出ユニットＵ２の出力をＡ／
Ｄ変換器でデジタル信号にし、そのデジタル信号と画像
データの反転信号をワンチップＣＰＵに入力して、その
ＣＰＵ内で発光素子のカソード抵抗Ｒの演算、また反転
信号の積算、その積算値とＲの値との比較を行うことに
より、ＯＲゲートＧ１に出力する消灯のための制御信号
を生成することも可能である。
の実施形態の構成のものに限定されない。例えば、電圧
検出ユニットＵ１と電流検出ユニットＵ２の出力をＡ／
Ｄ変換器でデジタル信号にし、そのデジタル信号と画像
データの反転信号をワンチップＣＰＵに入力して、その
ＣＰＵ内で発光素子のカソード抵抗Ｒの演算、また反転
信号の積算、その積算値とＲの値との比較を行うことに
より、ＯＲゲートＧ１に出力する消灯のための制御信号
を生成することも可能である。
【００３４】また、図４の実施形態では複数のユニット
から構成されているとしたが、図４の制御回路全体をワ
ンチップにＩＣ化して１つのユニットとすることも可能
である。
から構成されているとしたが、図４の制御回路全体をワ
ンチップにＩＣ化して１つのユニットとすることも可能
である。
【００３５】また、上述の本発明の実施形態では発光素
子の発光輝度ばらつきの補正のため制御として発光時間
を制御する構成としたが、発光素子のカソード電流を制
御するようにしてもよい。
子の発光輝度ばらつきの補正のため制御として発光時間
を制御する構成としたが、発光素子のカソード電流を制
御するようにしてもよい。
【００３６】本発明は複数の発光素子を用いる機器に好
適である。従って、上記実施形態で例示したＬＥＤ（発
光ダイオード）プリンタばかりでなく、マトリックス形
ＬＥＤディスプレイなどの表示用にも好適である。更
に、本発明は、プリンタだけでなく、プリント機構を内
蔵した複写機、ファクシミリ装置、発券機等の各種機器
に適用できる。本発明は、複数の機器から構成されるシ
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置にプログラ
ムを供給することによって達成する場合にも適用できる
ことは言うまでもない。この場合、本発明を達成するた
めのソフトウエアによって表されるプログラムを格納し
た記憶媒体を該システム或は装置に読み出すことによっ
て、そのシステム或は装置が、本発明の効果を享受する
ことが可能となる。
適である。従って、上記実施形態で例示したＬＥＤ（発
光ダイオード）プリンタばかりでなく、マトリックス形
ＬＥＤディスプレイなどの表示用にも好適である。更
に、本発明は、プリンタだけでなく、プリント機構を内
蔵した複写機、ファクシミリ装置、発券機等の各種機器
に適用できる。本発明は、複数の機器から構成されるシ
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置にプログラ
ムを供給することによって達成する場合にも適用できる
ことは言うまでもない。この場合、本発明を達成するた
めのソフトウエアによって表されるプログラムを格納し
た記憶媒体を該システム或は装置に読み出すことによっ
て、そのシステム或は装置が、本発明の効果を享受する
ことが可能となる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
ＰＮＰＮサイリスタ構造を用いた発光素子アレイの光量
を制御するにあたって、発光素子の発光中に、発光素子
のカソード抵抗を測定し、カソード抵抗測定結果を発光
制御信号に帰還することで、各々の発光素子の輝度ばら
つきを近似的に補正することができる。
ＰＮＰＮサイリスタ構造を用いた発光素子アレイの光量
を制御するにあたって、発光素子の発光中に、発光素子
のカソード抵抗を測定し、カソード抵抗測定結果を発光
制御信号に帰還することで、各々の発光素子の輝度ばら
つきを近似的に補正することができる。
【００３８】また、本発明は、点灯開始と同時にリアル
タイムで補正制御を行うことが可能であるので、あらか
じめ各々の輝度を測定し記憶するような作業が不要とな
り、製品生産の効率を向上することができる。
タイムで補正制御を行うことが可能であるので、あらか
じめ各々の輝度を測定し記憶するような作業が不要とな
り、製品生産の効率を向上することができる。
【図１】本発明の一実施形態で使用したＳＬＥＤの構成
を示す概略回路図である。
を示す概略回路図である。
【図２】本発明の一実施形態で使用したＳＬＥＤに印加
するパルスの波形を示す波形図である。
するパルスの波形を示す波形図である。
【図３】本発明の一実施形態で使用した電子写真プリン
ター用ＳＬＥＤの等価回路を示す回路図である。
ター用ＳＬＥＤの等価回路を示す回路図である。
【図４】本発明の一実施形態での発光制御回路の構成を
示す回路図である。
示す回路図である。
【図５】図４の発光制御回路の出力波形を示す波形図で
ある。
ある。
Ｇ１ ＯＲゲート Ｇ２ 反転ゲート Ｔｒ１ トランジスタ Ｓｒ１ 発光サイリスタ Ｕ１ 電圧検出ユニット Ｕ２ 電流検出ユニット Ｕ３ 対数変換ユニット Ｕ４ 差分演算ユニット Ｕ５ 逆対数変換ユニット Ｕ６ 比較ユニット Ｕ７ 積分ユニット
Claims (15)
- 【請求項１】 ＰＮＰＮサイリスタ構造を用いた発光素
子の制御装置において、 ＰＮＰＮサイリスタ構造を用いた発光素子と、 該発光素子の発光を制御する発光制御信号を出力する信
号発生手段と、 前記発光素子のカソード抵抗を測定する測定手段と、 前記発光素子の発光中に、前記カソード抵抗を前記測定
手段により測定し、該測定結果を前記発光制御信号に帰
還して、前記発光素子の発光を制御する制御手段とを有
することを特徴とする発光素子の制御装置。 - 【請求項２】 請求項１の記載において、前記測定手段
は、 前記発光素子のカソード電圧を検出する電圧検出手段
と、 前記発光素子のカソード電流を検出する電流検出手段
と、 前記電圧検出手段の出力と前記電流検出手段の出力をそ
れぞれ対数変換する対数変換手段と、 該対数変換手段のそれぞれの出力を差分演算する差分演
算手段と、 該差分演算手段の出力を逆対数変換する逆対数変換手段
とを有し、 該逆対数変換手段の出力が前記測定結果に相当すること
を特徴とする発光素子の制御装置。 - 【請求項３】 請求項１の記載において、前記測定手段
は、 前記発光素子のカソード電圧を検出する電圧検出手段
と、 前記発光素子のカソード電流を検出する電流検出手段
と、 前記電圧検出手段の出力と前記電流検出手段の出力から
前記発光素子のカソード抵抗値を演算する演算手段とを
有することを特徴とする発光素子の制御装置。 - 【請求項４】 請求項１ないし３のいずれかの記載にお
いて、前記制御手段は、 前記発光制御信号を積分する積分手段と、 前記測定手段の測定出力と前記積分手段の出力を比較す
る比較手段と、 前記比較手段の比較結果により前記発光制御信号を抑制
する論理手段とを有することを特徴とする発光素子の制
御装置。 - 【請求項５】 請求項１ないし４のいずれかの記載にお
いて、前記発光制御信号は画像信号であることを特徴と
する発光素子の制御装置。 - 【請求項６】 請求項１ないし４のいずれかの記載にお
いて、前記発光素子は、電子写真式プリンタの露光装置
を構成する発光素子アレイであることを特徴とする発光
素子の制御装置。 - 【請求項７】 請求項１ないし４のいずれかの記載にお
いて、前記発光素子は、電子写真式プリント機構を内蔵
した電子機器のプリント露光装置を構成する発光素子ア
レイであることを特徴とする発光素子の制御装置。 - 【請求項８】 請求項７の記載において、前記電子写真
式プリント機構を内蔵した電子機器はファクシミリ装置
であることを特徴とする発光素子の制御装置。 - 【請求項９】 請求項１ないし４のいずれかの記載にお
いて、前記発光素子は、表示装置を構成する発光素子ア
レイであることを特徴とする発光素子の制御装置。 - 【請求項１０】 ＰＮＰＮサイリスタ構造を用いた発光
素子の制御方法において、 発光サイリスタのカソード抵抗と発光輝度に相関がある
ことを利用して、発光素子の発光中に、該発光素子のカ
ソード抵抗を測定し、該カソード抵抗の測定結果を該発
光素子の発光制御信号に帰還することで、各々の発光素
子の輝度ばらつきを近似的に補正することを特徴とする
発光素子の制御方法。 - 【請求項１１】 請求項１０の記載において、 前記発光素子の発光中に、前記発光素子のカソード抵抗
を測定する測定ステップと、 前記測定ステップでの測定結果を前記発光制御信号に帰
還して、前記発光素子の発光を制御する制御ステップと
を有することを特徴とする発光素子の制御方法。 - 【請求項１２】 請求項１１の記載において、前記測定
ステップは、 前記発光素子のカソード電圧を検出する電圧検出ステッ
プと、 前記発光素子のカソード電流を検出する電流検出ステッ
プと、 前記電圧検出ステップでの検出結果をそれぞれ対数変換
する対数変換ステップと、 該対数変換ステップでのそれぞれの対数変換結果を差分
演算する差分演算ステップと、 該差分演算ステップでの演算結果を逆対数変換する逆対
数変換ステップとを有することを特徴とする発光素子の
制御方法。 - 【請求項１３】 請求項１１の記載において、前記測定
ステップは、 前記発光素子のカソード電圧を検出する電圧検出ステッ
プと、 前記発光素子のカソード電流を検出する電流検出ステッ
プと、 前記電圧検出ステップでの検出結果と前記電流検出ステ
ップの検出結果から前記発光素子のカソード抵抗値を演
算する演算ステップとを有することを特徴とする発光素
子の制御方法。 - 【請求項１４】 請求項１１ないし１３のいずれかの記
載において、前記制御ステップは、 前記発光制御信号を積分する積分ステップと、 前記測定ステップでの測定結果と前記積分での積分結果
を比較する比較ステップと、 前記比較ステップでの比較結果により前記発光制御信号
を抑制する点灯制御ステップとを有することを特徴とす
る発光素子の制御方法。 - 【請求項１５】 請求項１１ないし１４のいずれかに記
載の各ステップの処理手順を記憶したことを特徴とする
記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125986A JPH09311664A (ja) | 1996-05-21 | 1996-05-21 | Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125986A JPH09311664A (ja) | 1996-05-21 | 1996-05-21 | Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09311664A true JPH09311664A (ja) | 1997-12-02 |
Family
ID=14923906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125986A Pending JPH09311664A (ja) | 1996-05-21 | 1996-05-21 | Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09311664A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001287393A (ja) * | 2000-04-06 | 2001-10-16 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイの駆動方法 |
| WO2001076883A1 (fr) * | 2000-04-06 | 2001-10-18 | Nippon Sheet Glass Co., Ltd. | Procede pour actionner un reseau de dispositifs d'autobalayage emettant de la lumiere |
| US6323887B1 (en) * | 1999-01-18 | 2001-11-27 | Canon Kabushiki Kaisha | Color image forming apparatus driving a recording-element array and a method for controlling the same |
| US6657651B2 (en) * | 2000-03-16 | 2003-12-02 | Nippon Sheet Glass Co., Ltd. | Optical writing head and method of correcting the deviation of a line of light spots |
-
1996
- 1996-05-21 JP JP8125986A patent/JPH09311664A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323887B1 (en) * | 1999-01-18 | 2001-11-27 | Canon Kabushiki Kaisha | Color image forming apparatus driving a recording-element array and a method for controlling the same |
| US6657651B2 (en) * | 2000-03-16 | 2003-12-02 | Nippon Sheet Glass Co., Ltd. | Optical writing head and method of correcting the deviation of a line of light spots |
| JP2001287393A (ja) * | 2000-04-06 | 2001-10-16 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイの駆動方法 |
| WO2001076883A1 (fr) * | 2000-04-06 | 2001-10-18 | Nippon Sheet Glass Co., Ltd. | Procede pour actionner un reseau de dispositifs d'autobalayage emettant de la lumiere |
| KR100760173B1 (ko) * | 2000-04-06 | 2007-09-20 | 후지제롯쿠스 가부시끼가이샤 | 자기 주사형 발광 소자 어레이의 구동 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6371373A (ja) | ドライバｉｃ及び記録ヘツド | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| US7692842B2 (en) | Electro-optical device, electronic apparatus, and driving method | |
| JPH09311664A (ja) | Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体 | |
| JPS62218155A (ja) | Ｌｅｄアレイヘツド | |
| US6753986B1 (en) | Image reading device and electronic whiteboard including the same | |
| TW491774B (en) | Correction method for line offset of optical pick-up and optical dots | |
| JPH07223337A (ja) | デジタルプリンター、及びｌｅｄプリントバーにおけるｌｅｄ画素の光電変換効率の補正方法 | |
| JP2648400B2 (ja) | 画像処理装置 | |
| JP3300033B2 (ja) | 発光素子プリントヘッド駆動回路 | |
| JPH0839862A (ja) | 発光素子アレイ駆動回路 | |
| JP4693199B2 (ja) | 記録装置 | |
| JP2004106206A (ja) | 画像形成装置 | |
| US20080055296A1 (en) | Electro-optical device, method of driving the same, and electronic apparatus | |
| JP3471938B2 (ja) | Ｌｅｄプリントヘッドの光量調整データ決定方法 | |
| JPH09199760A (ja) | 光量制御装置及び光量制御方法 | |
| JPH0649378B2 (ja) | 記録ヘツド | |
| JPH10297017A (ja) | 電子写真装置 | |
| JPH10811A (ja) | 画像形成方法及び画像形成装置 | |
| JPH0720711B2 (ja) | 発光素子駆動装置 | |
| JPH10114101A (ja) | 自己走査型発光装置の駆動方法 | |
| JP2007015328A (ja) | 発光体測光装置 | |
| JPS63312172A (ja) | 発光素子駆動装置 | |
| CN120406065A (zh) | 曝光装置和图像形成装置 | |
| JPH1058739A (ja) | 発光素子アレイ駆動回路 |