JPH09312457A - 容量素子付き回路基板 - Google Patents
容量素子付き回路基板Info
- Publication number
- JPH09312457A JPH09312457A JP12820096A JP12820096A JPH09312457A JP H09312457 A JPH09312457 A JP H09312457A JP 12820096 A JP12820096 A JP 12820096A JP 12820096 A JP12820096 A JP 12820096A JP H09312457 A JPH09312457 A JP H09312457A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- thin film
- capacitive element
- lower electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】絶縁基板上に所定の静電容量値の容量素子を確
実に形成することができない。 【解決手段】絶縁基板1上に薄膜回路配線2と薄膜容量
素子3a、3bを形成して成る容量素子付き回路基板で
あって、前記薄膜容量素子3a、3bは下部電極層5
と、該下部電極層5の上面及び少なくとも一つの側面に
被着された誘電体層6と、該誘電体層6の表面に被着さ
れた上部電極層7とから成り、且つ誘電体層6と上部電
極層7との間で、下部電極層5の上面と側面との角部に
対向する領域に低誘電率の樹脂絶縁物9が介在されてい
る。
実に形成することができない。 【解決手段】絶縁基板1上に薄膜回路配線2と薄膜容量
素子3a、3bを形成して成る容量素子付き回路基板で
あって、前記薄膜容量素子3a、3bは下部電極層5
と、該下部電極層5の上面及び少なくとも一つの側面に
被着された誘電体層6と、該誘電体層6の表面に被着さ
れた上部電極層7とから成り、且つ誘電体層6と上部電
極層7との間で、下部電極層5の上面と側面との角部に
対向する領域に低誘電率の樹脂絶縁物9が介在されてい
る。
Description
【0001】
【発明の属する技術分野】本発明は携帯電話や衛星通信
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
【0002】
【従来の技術】従来、携帯電話や衛星通信等の通信機器
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
【0003】かかる容量素子付き回路基板は一般に上面
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
【0004】しかしながら、近時、携帯電話や衛星通信
等の通信機器は小型、軽量化が急激に進み、従来の容量
素子付き回路基板では回路配線がMoーMn法等の厚膜
形成技術により形成されており、各回路配線の幅及び隣
接する回路配線間の間隙が広いこと、チップ容量素子の
形状が大きく全体が大型となっていること等から使用す
ることができず、小型で軽量な新規の容量素子付き回路
基板が要求されるようになってきた。
等の通信機器は小型、軽量化が急激に進み、従来の容量
素子付き回路基板では回路配線がMoーMn法等の厚膜
形成技術により形成されており、各回路配線の幅及び隣
接する回路配線間の間隙が広いこと、チップ容量素子の
形状が大きく全体が大型となっていること等から使用す
ることができず、小型で軽量な新規の容量素子付き回路
基板が要求されるようになってきた。
【0005】そこで新たに絶縁基板上に薄膜形成技術に
より回路配線と容量素子を被着し、該容量素子を回路配
線に電気的に接続することによって容量素子付き回路基
板を形成することが提案されている。
より回路配線と容量素子を被着し、該容量素子を回路配
線に電気的に接続することによって容量素子付き回路基
板を形成することが提案されている。
【0006】かかる容量素子付き回路基板は回路配線及
び容量素子を薄膜形成技術により形成することから回路
配線の線幅及び隣接間隔を狭くし、かつ容量素子の形状
を小さく、全体を小型として小型、軽量化が急激に進む
携帯電話や衛星通信等の通信機器に使用が可能となる。
び容量素子を薄膜形成技術により形成することから回路
配線の線幅及び隣接間隔を狭くし、かつ容量素子の形状
を小さく、全体を小型として小型、軽量化が急激に進む
携帯電話や衛星通信等の通信機器に使用が可能となる。
【0007】尚、前記容量素子付き回路基板は、その回
路配線が酸化アルミニウム質焼結体等の電気絶縁材料か
ら成る基板上にスパッタリング法や蒸着法等の薄膜形成
技術を採用することによってアルミニウム、タンタル、
タングステン、チタン、クロム等の金属材料を所定厚み
に被着し、次にこれをフォトリソグラフィー技術により
所定パターンに加工することによって形成され、また薄
膜容量素子はまず電気絶縁材料から成る基板上にスパッ
タリング法等の薄膜形成技術によりαータンタル(窒化
タンタル)を所定厚みに被着させて下部電極層を形成
し、次に前記下部電極層の上面及び少なくとも一つの側
面に酸窒化タンタル等から成る誘電物と、チタンー金や
ニクロムー金等の金属材料をスパッタリング法や蒸着法
等の薄膜形成技術により被着させ、最後にこれをエッチ
ング法により所定パターンに加工し、誘電体層及び上部
電極層とすることによって形成されている。
路配線が酸化アルミニウム質焼結体等の電気絶縁材料か
ら成る基板上にスパッタリング法や蒸着法等の薄膜形成
技術を採用することによってアルミニウム、タンタル、
タングステン、チタン、クロム等の金属材料を所定厚み
に被着し、次にこれをフォトリソグラフィー技術により
所定パターンに加工することによって形成され、また薄
膜容量素子はまず電気絶縁材料から成る基板上にスパッ
タリング法等の薄膜形成技術によりαータンタル(窒化
タンタル)を所定厚みに被着させて下部電極層を形成
し、次に前記下部電極層の上面及び少なくとも一つの側
面に酸窒化タンタル等から成る誘電物と、チタンー金や
ニクロムー金等の金属材料をスパッタリング法や蒸着法
等の薄膜形成技術により被着させ、最後にこれをエッチ
ング法により所定パターンに加工し、誘電体層及び上部
電極層とすることによって形成されている。
【0008】
【発明が解決しようとする課題】しかしながら、この従
来の容量素子付き回路基板においては、下部電極層の上
面及び少なくとも一つの側面に誘電物をスパッタリング
法等の薄膜形成技術により被着させる際、下部電極層の
上面と側面との角部に誘電物を所定厚みに被着させるこ
とができず、その結果、上部電極層と下部電極層とが電
気的に短絡し、容量素子としての機能の発揮させること
ができないという欠点を誘発した。
来の容量素子付き回路基板においては、下部電極層の上
面及び少なくとも一つの側面に誘電物をスパッタリング
法等の薄膜形成技術により被着させる際、下部電極層の
上面と側面との角部に誘電物を所定厚みに被着させるこ
とができず、その結果、上部電極層と下部電極層とが電
気的に短絡し、容量素子としての機能の発揮させること
ができないという欠点を誘発した。
【0009】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、その目的は所定の静電容量値の容量
素子が形成されて成る小型、軽量の容量素子付き回路基
板を提供することにある。
案出されたもので、その目的は所定の静電容量値の容量
素子が形成されて成る小型、軽量の容量素子付き回路基
板を提供することにある。
【0010】本発明は、絶縁基板上に薄膜回路配線と薄
膜容量素子を形成して成る容量素子付き回路基板であっ
て、前記薄膜容量素子は下部電極層と、該下部電極層の
上面及び少なくとも一つの側面に被着された誘電体層
と、該誘電体層の表面に被着された上部電極層とから成
り、且つ誘電体層と上部電極層との間で、下部電極層の
上面と側面との角部に対向する領域に樹脂絶縁物が介在
されていることを特徴とするものである。
膜容量素子を形成して成る容量素子付き回路基板であっ
て、前記薄膜容量素子は下部電極層と、該下部電極層の
上面及び少なくとも一つの側面に被着された誘電体層
と、該誘電体層の表面に被着された上部電極層とから成
り、且つ誘電体層と上部電極層との間で、下部電極層の
上面と側面との角部に対向する領域に樹脂絶縁物が介在
されていることを特徴とするものである。
【0011】本発明の容量素子付き回路基板によれば、
絶縁基板上に薄膜形成技術を採用することによって回路
配線及び容量素子を形成したことから回路配線の線幅及
び隣接間隔を狭くし、かつ容量素子の形状を小さく、全
体を小型として小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
絶縁基板上に薄膜形成技術を採用することによって回路
配線及び容量素子を形成したことから回路配線の線幅及
び隣接間隔を狭くし、かつ容量素子の形状を小さく、全
体を小型として小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
【0012】また本発明の容量素子付き回路基板によれ
ば、絶縁基板上に形成される薄膜容量素子の誘電体層と
上部電極層との間で、下部電極層の上面と側面との角部
に対向する領域に樹脂絶縁物を介在させたことから下部
電極層の上面及び少なくとも一つの側面に誘電物をスパ
ッタリング法等の薄膜形成技術により被着させる際、下
部電極層の上面と側面との角部に誘電物が所定厚みに被
着さず、上部電極層と下部電極層とが電気的に短絡しよ
うとしてもその短絡は樹脂絶縁物によって有効に阻止さ
れ、その結果、薄膜容量素子に容量素子としての所定の
機能を発揮させることが可能となる。
ば、絶縁基板上に形成される薄膜容量素子の誘電体層と
上部電極層との間で、下部電極層の上面と側面との角部
に対向する領域に樹脂絶縁物を介在させたことから下部
電極層の上面及び少なくとも一つの側面に誘電物をスパ
ッタリング法等の薄膜形成技術により被着させる際、下
部電極層の上面と側面との角部に誘電物が所定厚みに被
着さず、上部電極層と下部電極層とが電気的に短絡しよ
うとしてもその短絡は樹脂絶縁物によって有効に阻止さ
れ、その結果、薄膜容量素子に容量素子としての所定の
機能を発揮させることが可能となる。
【0013】更に前記薄膜容量素子の誘電体層と上部電
極層との間に介在される樹脂絶縁物は低誘電率であるこ
とから、樹脂絶縁物によって薄膜容量素子の静電容量値
が大きくばらつくことはなく、薄膜容量素子の静電容量
値を所定の値となすことができる。
極層との間に介在される樹脂絶縁物は低誘電率であるこ
とから、樹脂絶縁物によって薄膜容量素子の静電容量値
が大きくばらつくことはなく、薄膜容量素子の静電容量
値を所定の値となすことができる。
【0014】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1及び図2は本発明の容量素子付き
回路基板の一実施例を示し、1は絶縁基板、2は薄膜回
路配線、3a、3bは薄膜容量素子である。
詳細に説明する。図1及び図2は本発明の容量素子付き
回路基板の一実施例を示し、1は絶縁基板、2は薄膜回
路配線、3a、3bは薄膜容量素子である。
【0015】前記絶縁基板1は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形してセラミックグリーンシート
(セラミック生シート)を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
となすとともに約1600℃の温度で焼成することによ
って製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形してセラミックグリーンシート
(セラミック生シート)を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
となすとともに約1600℃の温度で焼成することによ
って製作される。
【0016】前記絶縁基板1は薄膜回路配線2及び薄膜
容量素子3a、3b等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線2と所定静
電容量値の2つの薄膜容量素子3a、3bが被着形成さ
れている。
容量素子3a、3b等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線2と所定静
電容量値の2つの薄膜容量素子3a、3bが被着形成さ
れている。
【0017】前記絶縁基板1の上面に被着形成されてい
る薄膜回路配線2は薄膜容量素子3a、3bを絶縁基板
1の上面に実装されている他の電子部品、例えば、半導
体素子4等に接続する、或いは薄膜容量素子3a、3b
や半導体素子4を外部の電気回路に電気的に接続する作
用を為す。
る薄膜回路配線2は薄膜容量素子3a、3bを絶縁基板
1の上面に実装されている他の電子部品、例えば、半導
体素子4等に接続する、或いは薄膜容量素子3a、3b
や半導体素子4を外部の電気回路に電気的に接続する作
用を為す。
【0018】尚、前記薄膜回路配線2は、例えばチタ
ン、クロム、ニッケル・クロム合金等から成る密着層
と、ニッケル、パラジウム、白金等から成るバリア層
と、金、銅等から成る主導体層の3層構造を有してお
り、絶縁基体1の上面に上記各金属を順次、イオンプレ
ーティング法やスパッタリング法、メッキ法、蒸着法等
の薄膜形成技術により層着し、しかる後、これら層着し
た各層をフォトリソグラフィ技術により所定パターンに
加工することによって絶縁基板1上に所定パターンに被
着形成される。
ン、クロム、ニッケル・クロム合金等から成る密着層
と、ニッケル、パラジウム、白金等から成るバリア層
と、金、銅等から成る主導体層の3層構造を有してお
り、絶縁基体1の上面に上記各金属を順次、イオンプレ
ーティング法やスパッタリング法、メッキ法、蒸着法等
の薄膜形成技術により層着し、しかる後、これら層着し
た各層をフォトリソグラフィ技術により所定パターンに
加工することによって絶縁基板1上に所定パターンに被
着形成される。
【0019】また前記薄膜回路配線2は絶縁基板1上に
薄膜形成技術を採用することによって形成されることか
ら薄膜回路配線2の線幅及び隣接間隔を極めて狭いもの
として絶縁基板1に高密度に被着形成することが可能と
なり、その結果、薄膜回路配線2が被着形成される絶縁
基板1を小型化させることができる。
薄膜形成技術を採用することによって形成されることか
ら薄膜回路配線2の線幅及び隣接間隔を極めて狭いもの
として絶縁基板1に高密度に被着形成することが可能と
なり、その結果、薄膜回路配線2が被着形成される絶縁
基板1を小型化させることができる。
【0020】更に前記絶縁基板1の上面には2つの薄膜
容量素子3a、3bが被着形成されており、該2つの薄
膜容量素子3a、3bは図2に示すように例えば、αー
タンタル(窒化タンタル)から成る下部電極層5と、該
下部電極層5の上面及び少なくとも一つの側面との被着
形成された酸窒化タンタル等から成る誘電体層6と、該
誘電体層6の表面に被着される上部電極層7とから成
り、下部電極層5と上部電極層7との間に誘電体層6の
比誘電率によって決定される一定の静電容量が形成され
るようになっている。
容量素子3a、3bが被着形成されており、該2つの薄
膜容量素子3a、3bは図2に示すように例えば、αー
タンタル(窒化タンタル)から成る下部電極層5と、該
下部電極層5の上面及び少なくとも一つの側面との被着
形成された酸窒化タンタル等から成る誘電体層6と、該
誘電体層6の表面に被着される上部電極層7とから成
り、下部電極層5と上部電極層7との間に誘電体層6の
比誘電率によって決定される一定の静電容量が形成され
るようになっている。
【0021】前記2つの薄膜容量素子3a、3bはその
下部電極層5が例えば、薄膜回路配線2に接続され、上
部電極層7が半導体素子4の電極や他の薄膜回路配線2
にボンディングワイヤ8を介して接続され、これによっ
て所定の電気回路に接続されるようになっている。
下部電極層5が例えば、薄膜回路配線2に接続され、上
部電極層7が半導体素子4の電極や他の薄膜回路配線2
にボンディングワイヤ8を介して接続され、これによっ
て所定の電気回路に接続されるようになっている。
【0022】前記2つの薄膜容量素子3a、3bの絶縁
基板1上面への被着形成は、まず絶縁基板1上に下部電
極層5を被着形成する。この下部電極層5は例えば、α
ータンタル(窒化タンタル)から成り、該αータンタル
を絶縁基板1上にスパッタリング法やイオンプレーティ
ング法等の薄膜形成技術を採用することによって所定厚
み(250オングストローム〜10000オングストロ
ーム)に被着させ、しかる後、これをフォトリソグラフ
ィ技術により所定パターンに加工することによって絶縁
基板1上に形成される。
基板1上面への被着形成は、まず絶縁基板1上に下部電
極層5を被着形成する。この下部電極層5は例えば、α
ータンタル(窒化タンタル)から成り、該αータンタル
を絶縁基板1上にスパッタリング法やイオンプレーティ
ング法等の薄膜形成技術を採用することによって所定厚
み(250オングストローム〜10000オングストロ
ーム)に被着させ、しかる後、これをフォトリソグラフ
ィ技術により所定パターンに加工することによって絶縁
基板1上に形成される。
【0023】尚、前記αータンタルから成る下部電極層
5はその厚みが250オングストローム未満であると下
部電極層5を絶縁基板1に強固に接合させることが困難
となり、また10000オングストロームを越えると下
部電極層5を絶縁基板1上に被着させる際に下部電極層
5内部に大きな応力が内在し、該内在応力によって下部
電極層5が絶縁基板1より剥離し易くなる傾向にある。
従って、前記αータンタルから成る下部電極層5はその
厚みを250オングストローム〜10000オングスト
ロームの範囲としておくことが好ましい。
5はその厚みが250オングストローム未満であると下
部電極層5を絶縁基板1に強固に接合させることが困難
となり、また10000オングストロームを越えると下
部電極層5を絶縁基板1上に被着させる際に下部電極層
5内部に大きな応力が内在し、該内在応力によって下部
電極層5が絶縁基板1より剥離し易くなる傾向にある。
従って、前記αータンタルから成る下部電極層5はその
厚みを250オングストローム〜10000オングスト
ロームの範囲としておくことが好ましい。
【0024】次に、前記下部電極層5の上面及び少なく
とも一つの側面に例えば、酸窒化タンタル等から成る誘
電物をスパッタリング等の薄膜形成技術により所定厚み
に被着させるとともにフォトリソグラフィー技術により
所定パターンに加工して誘電体層6を形成する。この誘
電体層6は下部電極層5と上部電極層7との間に所定の
静電容量を形成する作用を為し、下部電極層5の上面及
び少なくとも一つの側面に2000オングストローム〜
10000オングストロームの厚みに被着される。
とも一つの側面に例えば、酸窒化タンタル等から成る誘
電物をスパッタリング等の薄膜形成技術により所定厚み
に被着させるとともにフォトリソグラフィー技術により
所定パターンに加工して誘電体層6を形成する。この誘
電体層6は下部電極層5と上部電極層7との間に所定の
静電容量を形成する作用を為し、下部電極層5の上面及
び少なくとも一つの側面に2000オングストローム〜
10000オングストロームの厚みに被着される。
【0025】そして最後に、前記誘電体層6の表面に上
部電極層7を被着し、上部電極層7と前述の下部電極層
5との間に誘電体層6を位置させることによって所定の
静電容量値を有する薄膜容量素子3a、3bが絶縁基板
1上の所定位置に被着形成されることとなる。
部電極層7を被着し、上部電極層7と前述の下部電極層
5との間に誘電体層6を位置させることによって所定の
静電容量値を有する薄膜容量素子3a、3bが絶縁基板
1上の所定位置に被着形成されることとなる。
【0026】前記上部電極層7は例えば、チタン層と金
層、ニクロム層と金層等の金属材料を2層に積層したも
ので形成され、従来周知の蒸着法やスパッタリング法等
の薄膜形成技術及びフォトリソグラフィー技術を採用す
ることによって誘電体層6の表面に被着される。
層、ニクロム層と金層等の金属材料を2層に積層したも
ので形成され、従来周知の蒸着法やスパッタリング法等
の薄膜形成技術及びフォトリソグラフィー技術を採用す
ることによって誘電体層6の表面に被着される。
【0027】尚、前記上部電極層7は例えば、チタン層
と金層の2層で形成する場合、チタン層は上部電極層7
を誘電体層6上に強固に被着させる作用を為し、その厚
みが250オングストローム未満であると上部電極層7
を誘電体層6上に強固に被着させるのが困難となり、ま
た10000オングストロームを越えると誘電体層6上
に上部電極層7を被着させる際、上部電極層7の内部に
大きな応力が内在し、該内在応力によって薄膜容量素子
3a、3bの絶縁特性、耐電圧特性が劣化する傾向にあ
る。従って、前記上部電極層7はその厚みを250オン
グストローム乃至10000オングストロームの範囲と
しておくことが好ましい。
と金層の2層で形成する場合、チタン層は上部電極層7
を誘電体層6上に強固に被着させる作用を為し、その厚
みが250オングストローム未満であると上部電極層7
を誘電体層6上に強固に被着させるのが困難となり、ま
た10000オングストロームを越えると誘電体層6上
に上部電極層7を被着させる際、上部電極層7の内部に
大きな応力が内在し、該内在応力によって薄膜容量素子
3a、3bの絶縁特性、耐電圧特性が劣化する傾向にあ
る。従って、前記上部電極層7はその厚みを250オン
グストローム乃至10000オングストロームの範囲と
しておくことが好ましい。
【0028】また前記上部電極層7の金層は、上部電極
層7の主導体層として作用し、その厚みが0.3μm未
満であると後述する上部電極層7と薄膜回路配線2とを
ボンディングワイヤ8を介して接続する際、上部電極層
7とボンディングワイヤ8との電気的接続の信頼性が低
くなる傾向にあり、また5μmを越えると金層を形成す
る際に内部に大きな応力が内在し、該内在応力によって
薄膜容量素子3a、3bの絶縁特性、耐電圧特性が劣化
する傾向にある。従って、前記金層はその厚みを0.3
μm乃至5μmの範囲としておくことが好ましい。
層7の主導体層として作用し、その厚みが0.3μm未
満であると後述する上部電極層7と薄膜回路配線2とを
ボンディングワイヤ8を介して接続する際、上部電極層
7とボンディングワイヤ8との電気的接続の信頼性が低
くなる傾向にあり、また5μmを越えると金層を形成す
る際に内部に大きな応力が内在し、該内在応力によって
薄膜容量素子3a、3bの絶縁特性、耐電圧特性が劣化
する傾向にある。従って、前記金層はその厚みを0.3
μm乃至5μmの範囲としておくことが好ましい。
【0029】前記薄膜容量素子3a、3bはそれを構成
する下部電極層5、誘電体層6及び上部電極層7のいず
れもが薄膜形成技術より形成されていることから全体の
形状が小さく、小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
する下部電極層5、誘電体層6及び上部電極層7のいず
れもが薄膜形成技術より形成されていることから全体の
形状が小さく、小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
【0030】上述した薄膜容量素子3a、3bはまた図
2に示す如く、その各々の誘電体層6と上部電極層7と
の間で、下部電極層5の上面と側面との角部に対向する
領域に低誘電率の樹脂絶縁物9が介在しており、該樹脂
絶縁物9によって下部電極層5の上面及び少なくとも一
つの側面に誘電物をスパッタリング法等の薄膜形成技術
により被着させ誘電体層6を形成する際、下部電極層5
の上面と側面との角部に誘電物が所定厚みに被着せず、
上部電極層7と下部電極層5とが電気的に短絡しようと
してもその短絡が有効に阻止され、その結果、薄膜容量
素子3a、3bの各々に容量素子としての所定の機能を
発揮させることができる。
2に示す如く、その各々の誘電体層6と上部電極層7と
の間で、下部電極層5の上面と側面との角部に対向する
領域に低誘電率の樹脂絶縁物9が介在しており、該樹脂
絶縁物9によって下部電極層5の上面及び少なくとも一
つの側面に誘電物をスパッタリング法等の薄膜形成技術
により被着させ誘電体層6を形成する際、下部電極層5
の上面と側面との角部に誘電物が所定厚みに被着せず、
上部電極層7と下部電極層5とが電気的に短絡しようと
してもその短絡が有効に阻止され、その結果、薄膜容量
素子3a、3bの各々に容量素子としての所定の機能を
発揮させることができる。
【0031】更に前記樹脂絶縁物9はその比誘電率が低
く、そのため薄膜容量素子3a、3bの静電容量値が前
記樹脂絶縁物の比誘電率によって大きくばらつくことは
なく、薄膜容量素子3a、3bの静電容量値を所定の値
となすことが可能となる。
く、そのため薄膜容量素子3a、3bの静電容量値が前
記樹脂絶縁物の比誘電率によって大きくばらつくことは
なく、薄膜容量素子3a、3bの静電容量値を所定の値
となすことが可能となる。
【0032】前記樹脂絶縁物9としては例えば、ふっ素
樹脂、ポリフェニレンエーテル樹脂等の比誘電率が3
(室温1MHz)以下の電気絶縁性の有機樹脂が好適に
使用され、ふっ素樹脂等の樹脂前駆体を下部電極層5の
上面と側面との角部に対向する領域に塗布し、しかる
後、これを所定温度で熱硬化させることによって誘電体
層6と上部電極層7との間に形成される。
樹脂、ポリフェニレンエーテル樹脂等の比誘電率が3
(室温1MHz)以下の電気絶縁性の有機樹脂が好適に
使用され、ふっ素樹脂等の樹脂前駆体を下部電極層5の
上面と側面との角部に対向する領域に塗布し、しかる
後、これを所定温度で熱硬化させることによって誘電体
層6と上部電極層7との間に形成される。
【0033】かくして本発明の容量素子付き回路基板に
よれば、絶縁基板1上に設けた薄膜回路配線2に半導体
素子4やその他の抵抗器を搭載接続するとともに薄膜容
量素子3a、3bの下部電極層5及び上部電極層7を所
定の薄膜回路配線2や半導体素子5の電極に、直接、或
いはボンディングワイヤ8を介して接続すれば、携帯電
話や衛星通信等の通信機器に実装される電気回路基板と
なる。
よれば、絶縁基板1上に設けた薄膜回路配線2に半導体
素子4やその他の抵抗器を搭載接続するとともに薄膜容
量素子3a、3bの下部電極層5及び上部電極層7を所
定の薄膜回路配線2や半導体素子5の電極に、直接、或
いはボンディングワイヤ8を介して接続すれば、携帯電
話や衛星通信等の通信機器に実装される電気回路基板と
なる。
【0034】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
板1の上面に2つの薄膜容量素子3a、3bを形成した
がこれを3個以上設けてもよく、また各薄膜容量素子3
a、3bの下部電極層5、誘電体層6及び上部電極層7
を他の材料で形成してもよく、更に各薄膜容量素子3
a、3bの下部電極層5を薄膜回路配線2と同じ材料で
形成してもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
板1の上面に2つの薄膜容量素子3a、3bを形成した
がこれを3個以上設けてもよく、また各薄膜容量素子3
a、3bの下部電極層5、誘電体層6及び上部電極層7
を他の材料で形成してもよく、更に各薄膜容量素子3
a、3bの下部電極層5を薄膜回路配線2と同じ材料で
形成してもよい。
【0035】
【発明の効果】本発明の容量素子付き回路基板によれ
ば、絶縁基板上に薄膜形成技術を採用することによって
回路配線及び容量素子を形成したことから回路配線の線
幅及び隣接間隔を狭くし、かつ容量素子の形状を小さ
く、全体を小型として小型、軽量化が急激に進む携帯電
話等の通信機器に搭載が可能となる。
ば、絶縁基板上に薄膜形成技術を採用することによって
回路配線及び容量素子を形成したことから回路配線の線
幅及び隣接間隔を狭くし、かつ容量素子の形状を小さ
く、全体を小型として小型、軽量化が急激に進む携帯電
話等の通信機器に搭載が可能となる。
【0036】また本発明の容量素子付き回路基板によれ
ば、絶縁基板上に形成される薄膜容量素子の誘電体層と
上部電極層との間で、下部電極層の上面と側面との角部
に対向する領域に樹脂絶縁物を介在させたことから下部
電極層の上面及び少なくとも一つの側面に誘電物をスパ
ッタリング法等の薄膜形成技術により被着させる際、下
部電極層の上面と側面との角部に誘電物が所定厚みに被
着せず、上部電極層と下部電極層とが電気的に短絡しよ
うとしてもその短絡は樹脂絶縁物によって有効に阻止さ
れ、その結果、薄膜容量素子に容量素子としての所定の
機能を発揮させることが可能となる。
ば、絶縁基板上に形成される薄膜容量素子の誘電体層と
上部電極層との間で、下部電極層の上面と側面との角部
に対向する領域に樹脂絶縁物を介在させたことから下部
電極層の上面及び少なくとも一つの側面に誘電物をスパ
ッタリング法等の薄膜形成技術により被着させる際、下
部電極層の上面と側面との角部に誘電物が所定厚みに被
着せず、上部電極層と下部電極層とが電気的に短絡しよ
うとしてもその短絡は樹脂絶縁物によって有効に阻止さ
れ、その結果、薄膜容量素子に容量素子としての所定の
機能を発揮させることが可能となる。
【0037】更に前記薄膜容量素子の誘電体層と上部電
極層との間に介在される樹脂絶縁物は低誘電率であるこ
とから、樹脂絶縁物によって薄膜容量素子の静電容量値
が大きくばらつくことはなく、薄膜容量素子の静電容量
値を所定の値となすことができる。
極層との間に介在される樹脂絶縁物は低誘電率であるこ
とから、樹脂絶縁物によって薄膜容量素子の静電容量値
が大きくばらつくことはなく、薄膜容量素子の静電容量
値を所定の値となすことができる。
【図1】本発明の容量素子付き回路基板の一実施例を示
す断面図である。
す断面図である。
【図2】図1に示す薄膜容量素子を説明するための拡大
断面図である。
断面図である。
1・・・・・・絶縁基板 2・・・・・・薄膜回路配線 3a、3b・・薄膜容量素子 5・・・・・・下部電極層 6・・・・・・酸窒化タンタル層 7・・・・・・上部電極層 9・・・・・・樹脂絶縁物
Claims (1)
- 【請求項1】絶縁基板上に薄膜回路配線と薄膜容量素子
を形成して成る容量素子付き回路基板であって、前記薄
膜容量素子は下部電極層と、該下部電極層の上面及び少
なくとも一つの側面に被着された誘電体層と、該誘電体
層の表面に被着された上部電極層とから成り、且つ誘電
体層と上部電極層との間で、下部電極層の上面と側面と
の角部に対向する領域に低誘電率の樹脂絶縁物が介在さ
れていることを特徴とする容量素子付き回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12820096A JPH09312457A (ja) | 1996-05-23 | 1996-05-23 | 容量素子付き回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12820096A JPH09312457A (ja) | 1996-05-23 | 1996-05-23 | 容量素子付き回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312457A true JPH09312457A (ja) | 1997-12-02 |
Family
ID=14978948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12820096A Pending JPH09312457A (ja) | 1996-05-23 | 1996-05-23 | 容量素子付き回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312457A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1170797A3 (en) * | 2000-07-04 | 2005-05-25 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
| US7652349B2 (en) | 2005-11-11 | 2010-01-26 | Tdk Corporation | Thin-film device and method of manufacturing same |
-
1996
- 1996-05-23 JP JP12820096A patent/JPH09312457A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1170797A3 (en) * | 2000-07-04 | 2005-05-25 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
| US7652349B2 (en) | 2005-11-11 | 2010-01-26 | Tdk Corporation | Thin-film device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002246503A (ja) | 電子部品及びその製造方法 | |
| JPH06334105A (ja) | 多層リードフレーム | |
| JP2000323845A (ja) | 電子回路実装用基板の製造方法 | |
| JPH09312457A (ja) | 容量素子付き回路基板 | |
| JP2000133907A (ja) | 容量素子付き回路基板 | |
| JP3492853B2 (ja) | 容量素子付き回路基板 | |
| JPH09283884A (ja) | 容量素子付き回路基板 | |
| JP2003101239A (ja) | 多層配線基板 | |
| JPH1131869A (ja) | 容量素子付き回路基板 | |
| JP2000133906A (ja) | 容量素子付き回路基板 | |
| JPH114058A (ja) | 容量素子付き回路基板 | |
| JP2000133905A (ja) | 容量素子付き回路基板 | |
| JPH08148380A (ja) | Cr複合部品 | |
| JPH11195554A (ja) | 積層型セラミック電子デバイス及びその製造方法 | |
| JPH08148374A (ja) | コンデンサ | |
| JP4022105B2 (ja) | 多層配線基板の製造方法 | |
| JPH09266124A (ja) | コンデンサ素子の実装構造 | |
| JPH11150349A (ja) | 容量素子付き回路基板 | |
| JPH10322029A (ja) | 多層配線基板 | |
| JPH11150348A (ja) | 容量素子付き回路基板 | |
| JP3615576B2 (ja) | 薄膜配線基板 | |
| JP4614788B2 (ja) | 配線基板 | |
| JP2000183538A (ja) | セラミック多層基板 | |
| JPH08335778A (ja) | 多層薄膜配線基板 | |
| JPH08273978A (ja) | 薄膜コンデンサ |