JPH11150349A - 容量素子付き回路基板 - Google Patents

容量素子付き回路基板

Info

Publication number
JPH11150349A
JPH11150349A JP31701997A JP31701997A JPH11150349A JP H11150349 A JPH11150349 A JP H11150349A JP 31701997 A JP31701997 A JP 31701997A JP 31701997 A JP31701997 A JP 31701997A JP H11150349 A JPH11150349 A JP H11150349A
Authority
JP
Japan
Prior art keywords
electrode layer
thin film
upper electrode
capacitive element
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31701997A
Other languages
English (en)
Inventor
Tomoki Inoue
友喜 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP31701997A priority Critical patent/JPH11150349A/ja
Publication of JPH11150349A publication Critical patent/JPH11150349A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】絶縁基板上に設けた薄膜回路配線間に所定の静
電容量値の容量素子を確実に接続することができない。 【解決手段】複数の薄膜回路配線2a、2bを有する絶
縁基板1上に、誘電体層5の上下両面に下部電極層4と
上部電極層6を配した薄膜容量素子3を配置させ、該薄
膜容量素子3の下部電極層4を薄膜回路配線層2a上に
載置させて接続するとともに上部電極層6をボンディン
グワイヤ7を介して他の薄膜回路配線2bに電気的に接
続して成る容量素子付き回路基板であって、前記薄膜容
量素子3の上部電極層6は耐力が0.08GPa以下の
金属から成り、かつ厚みが5〜20μmである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は携帯電話や衛星通信
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
【0002】
【従来の技術】従来、携帯電話や衛星通信等の通信機器
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
【0003】かかる容量素子付き回路基板は一般に上面
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
【0004】しかしながら、近時、携帯電話や衛星通信
等の通信機器は小型、軽量化が急激に進み、従来の容量
素子付き回路基板では回路配線がMo−Mn法等の厚膜
形成技術により形成されており、各回路配線の幅及び隣
接する回路配線間の間隔が広いこと、チップ容量素子の
形状が大きく全体が大型となっていること等から使用す
ることができず、小型で軽量な新規の容量素子付き回路
基板が要求されるようになってきた。
【0005】そこで新たに絶縁基板上に薄膜形成技術に
より薄膜回路配線と、誘電体層の上下両面に下部電極層
と上部電極層を配した薄膜容量素子とを被着し、該薄膜
容量素子の下部電極層を薄膜回路配線層上に載置させて
接続するとともに上部電極層をボンディングワイヤを介
して他の薄膜回路配線に電気的に接続させることによっ
て容量素子付き回路基板を形成することが提案されてい
る。
【0006】かかる容量素子付き回路基板は薄膜回路配
線及び薄膜容量素子がいずれも薄膜形成技術を採用する
ことによって形成されていることから薄膜回路配線の線
幅及び隣接間隔を狭くし、かつ薄膜容量素子の形状を小
さく、全体を小型として小型、軽量化が急激に進む携帯
電話や衛星通信等の通信機器に使用が可能となる。
【0007】なお、前記容量素子付き回路基板は、まず
酸化アルミニウム質焼結体等の電気絶縁材料から成る基
板上にアルミニウム、タンタル、タングステン、チタ
ン、クロム等の金属材料をスパッタリング法や蒸着法等
の薄膜形成技術を採用することによって所定厚みに被着
させるとともにこれをフォトリソグラフイー技術により
所定パターンに加工することによって薄膜回路配線を形
成し、次に前記薄膜回路配線の一部を含む絶縁基板上に
αータンタル(窒化タンタル)をスパッタリング法等の
薄膜形成技術により所定厚みに被着させて薄膜容量素子
の下部電極層を形成するととも該αータンタル(窒化タ
ンタル)から成る下部電極層の上面を陽極酸化処理して
下部電極層の上面に酸窒化タンタルから成る誘電体層を
形成し、最後に前記誘電体層上に金等の金属材料をスパ
ッタリング法や蒸着法等の薄膜形成技術により所定パタ
ーンに被着させて上部電極層を形成するとともに該上部
電極層をボンディングワイヤを介し他の薄膜回路配線に
電気的に接続することによって形成されている。
【0008】
【発明が解決しようとする課題】しかしながら、この従
来の容量素子付き回路基板においては、薄膜容量素子の
上部電極層が金等の耐力が0.08GPa以下の軟らか
い金属で形成されていること、上部電極層の厚みが0.
1〜2μmと薄いこと、及び薄膜形成技術により形成さ
れている誘電体層の厚みが薄く機械的強度が弱いこと等
から上部電極層と他の薄膜回路配線とをボンディングワ
イヤを介して電気的に接続させる場合、上部電極層にボ
ンディングワイヤを接合させる際の衝撃力がそのまま上
部電極層を通して誘電体層に作用し、誘電体層にクラッ
クや割れ等を発生させて薄膜容量素子の耐電圧が大きく
劣化し、薄膜容量素子としての機能が喪失してしまうと
いう欠点を有していた。
【0009】本発明は上記欠点に鑑み案出されたもの
で、その目的は薄膜容量素子の上部電極層にボンディン
グワイヤを接合させる際に誘電体層にクラックや割れ等
が発生するのを有効に防止し、所定の薄膜回路配線間に
所定の静電容量値の薄膜容量素子を電気的接続させた小
型、軽量の容量素子付き回路基板を提供することにあ
る。
【0010】
【課題を解決するための手段】本発明は、複数の薄膜回
路配線を有する絶縁基板上に、誘電体層の上下両面に下
部電極層と上部電極層を配した薄膜容量素子を配置さ
せ、該薄膜容量素子の下部電極層を薄膜回路配線層上に
載置させて接続するとともに上部電極層をボンディング
ワイヤを介して他の薄膜回路配線に電気的に接続して成
る容量素子付き回路基板であって、前記薄膜容量素子の
上部電極層は耐力が0.08GPa以下の金属から成
り、かつ厚みが5〜20μmであることを特徴とするも
のである。
【0011】また本発明は、前記上部電極層が金、銀、
銅及びこれらを主成分とする合金の少なくとも1種より
形成されていることを特徴とするものである。
【0012】本発明の容量素子付き回路基板によれば、
絶縁基板上に薄膜形成技術を採用することによって薄膜
回路配線及び薄膜容量素子を形成したことから薄膜回路
配線の線幅及び隣接間隔を狭くし、かつ薄膜容量素子の
形状を小さく、全体を小型として小型、軽量化が急激に
進む携帯電話等の通信機器に搭載が可能となる。
【0013】また本発明の容量素子付き回路基板によれ
ば、薄膜容量素子の上部電極層を耐力が0.08GPa
以下の金属、例えば、金、銀、銅及びこれらを主成分と
する合金の少なくとも1種で形成し、かつ厚みを5〜2
0μmとしたことから上部電極層と他の薄膜回路配線と
をボンディングワイヤを介して電気的に接続させる場
合、上部電極層にボンディングワイヤを接合させる際の
衝撃力が印加されてもその衝撃力は厚みの厚い上部電極
層内でやわらげられるとともに吸収されて誘電体層に作
用することはなく、その結果、誘電体層にクラックや割
れ等が発生するのが有効に防止され、所定の薄膜回路配
線の所定の静電容量値の薄膜容量素子を確実に電気的接
続させることができる。
【0014】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1は本発明の容量素子付き回路基板
の一実施例を示し、1は絶縁基板、2a、2bは薄膜回
路配線、3は薄膜容量素子である。
【0015】前記絶縁基板1は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシー卜状に成形してセラミックグリーンシート
(セラミック生シート)を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
となすとともに約1600℃の温度で焼成することによ
って製作される。
【0016】前記絶縁基板1は薄膜回路配線2a、2b
及び薄膜容量素子3等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線2a、2b
と所定静電容量値の薄膜容量素子3が被着形成されてい
る。
【0017】前記絶縁基板1の上面に被着形成されてい
る薄膜回路配線2a、2bは薄膜容量素子3を絶縁基板
1の上面に実装される他の電子部品、例えば、半導体素
子等に接続する、或いは薄膜容量素子3や半導体素子を
外部の電気回路に電気的に接続する作用を為す。
【0018】なお、前記薄膜回路配線2a、2bは、例
えばチタン、クロム、ニッケル・クロム合金等から成る
密着層と、ニッケル、パラジウム、白金等から成るバリ
ア層と、金、銅等から成る主導体層の3層構造を有して
おり、絶縁基体1の上面に上記各金属を順次、イオンプ
レーティング法やスパッタリング法、メッキ法、蒸着法
等の薄膜形成技術により被着し、しかる後、これら各層
をフォトリソグラフイ技術により所定パターンに加工す
ることによって絶縁基板1上に所定パターンに被着形成
される。
【0019】また前記薄膜回路配線2は絶縁基板1上に
薄膜形成技術を採用することによって形成されることか
ら薄膜回路配線2a、2bの線幅及び隣接間隔を極めて
狭いものとして絶縁基板1に高密度に被着形成すること
が可能となり、その結果、薄膜回路配線2a、2bが被
着形成される絶縁基板1を小型化させることができる。
【0020】更に前記薄膜回路配線2aの一部を含む絶
縁基板1上には薄膜容量素子3が被着形成されており、
該薄膜容量素子3は、例えば、αータンタル(窒化タン
タル)から成る下部電極層4と、該下部電極層4の上面
に被着形成された酸窒化タンタル等から成る誘電体層5
と、該誘電体層5の表面に被着されている上部電極層6
とから成り、下部電極層4と上部電極層6との間に誘電
体層5の比誘電率によって決淀される一定の静電容量が
形成されるようになっている。
【0021】前記薄膜容量素子3はその下部電極層4が
例えば、薄膜回路配線2aに接続され、上部電極層6が
他の薄膜回路配線2bにボンデイングワイヤ7を介して
接続され、これによって所定の電気回路に接続されるよ
うになっている。
【0022】前記薄膜容量素子3の絶縁基板1上面への
被着形成は、まず薄膜回路配線2aの一部を含む絶縁基
板1上に下部電極層4を被着形成する。この下部電極層
4は例えば、αータンタル(窒化タンタル)から成り、
該αータンタルを絶縁基板1上にスパッタリング法やイ
オンプレーティング法等の薄膜形成技術を採用すること
によって所定厚み(250オングストローム〜1000
0オングストローム)に被着させ、しかる後、これをフ
ォトリソグラフイ技術により所定パターンに加工するこ
とによって形成される。
【0023】なお、前記αータンタルから成る下部電極
層4はその厚みが250オングストローム未満であると
下部電極層4を薄膜回路配線2aの一部を含む絶縁基板
1に強固に接合させることが困難となり、また1000
0オングストロームを超えると下部電極層4を薄膜回路
配線2aの一部を含む絶縁基板1上に被着させる際に下
部電極層4内部に大きな応力が内在し、該内在応力によ
って下部電極層4が絶縁基板1より剥離し易くなる傾向
にある。従って、前記αータンタルから成る下部電極層
4はその厚みを250オングストローム〜10000オ
ングストロームの範囲としておくことが好ましい。
【0024】次に、前記下部電極層4の上面に、例え
ば、酸化タンタル等から成る誘電物をスパッタリング等
の薄膜形成技術により所定厚みに被着させたり、αータ
ンタル(窒化タンタル)から成る下部電極層4の上面を
陽極酸化処理し、酸窒化タンタルを形成することによっ
て誘電体層5を形成する。この誘電体層5は下部電極層
4と上部電極層6との間に所定の静電容量を形成する作
用を為し、下部電極層4の上面に2000オングストロ
ーム〜10000オングストロームの厚みに被着形成さ
れる。
【0025】そして最後に、前記誘電体層5の表面に上
部電極層6を被着し、上部電極層6と前述の下部電極層
4との間に誘電体層5を位置させることによって所定の
静電容量値を有する薄膜容量素子3が薄膜回路配線2a
の一部を含む絶縁基板1上の所定位置に被着形成される
こととなる。
【0026】前記上部電極層6は耐力が0.08GPa
以下の金属、具体的には金、銀、銅及びこれらを主成分
とする合金の少なくとも1種より成り、スパッタリング
法やメッキ法等の薄膜形成技術を採用することによって
誘電体層5の上面に5〜20μmの厚みに被着形成され
る。
【0027】前記上部電極層6はその耐力が0.08G
Pa以下であり、かつ厚みが5〜20μmであることか
ら上部電極層6と他の薄膜回路配線2bとをボンディン
グワイヤ7を介して電気的に接続させる場合、上部電極
層6にボンディングワイヤ7を接合させる際の衝撃力が
印加されてもその衝撃力は厚みの厚い上部電極層6内で
やわらげられるとともに吸収されて誘電体層5に作用す
ることはなく、その結果、誘電体層5にクラックや割れ
等が発生するのが有効に防止され、所定の薄膜回路配線
2a、2b間に所定の静電容量値の薄膜容量素子3を確
実に電気的接続させることができる。
【0028】なお、前記上部電極層6はその耐力が0.
08GPaを超えるとボンディングワイヤ7を接合させ
る際の衝撃力を和らげて吸収することができなくなる。
従って、前記上部電極層6はその耐力が0.08GPa
以下に特定される。
【0029】また前記上部電極層6はその厚みが5μm
未満となるとボンディングワイヤ7を接合させる際の衝
撃力を和らげて吸収することができなくなり、また20
μmを超えると上部電極層6を形成する際に上部電極層
6内部に大きな応力が発生内在し、該内在応力によって
上部電極層6と誘電体層5との間に剥離が発生し易くな
る。従って、前記上部電極層6はその厚みが5〜20μ
mの範囲に特定される。
【0030】なお、前記上部電極層6の耐力とは、外力
印加による変形のしやすさを示し、耐力が0.08GP
a以下とは小さな外力印加によって容易に変形を生じる
ということである。
【0031】前記上部電極層6の耐力は、具体的にはJ
ISーZー2241に規定の金属材料引張試験方法の中
のオフセット法を採用することによって測定される。
【0032】かくして本発明の容量素子付き回路基板に
よれば、絶縁基板1上に設けた薄膜回路配線2a、2b
間に薄膜容量素子3が接続されており、薄膜回路配線2
a、2bに半導体素子や抵抗器等のその他の電子部品を
搭載接続させるとともに薄膜回路配線2a、2bを携帯
電話や衛星通信等の通信機器の電気回路に電気的に接続
させることによって携帯電話や衛星通信等の通信機器に
実装されることとなる。
【0033】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では絶縁
基板1の上面に形成される薄膜回路配線をチタン、クロ
ム、ニッケル・クロム合金等から成る密着層と、ニッケ
ル、パラジウム、白金等から成るバリア層と、金、銅等
から成る主導体層の3層構造を有するものとしたがこれ
に限られるのではなく、また上述の実施例では薄膜容量
素子3の下部電極層4を薄膜回路配線2aとは別に準備
したが、薄膜回路配線2aそのものを薄膜容量素子3の
下部電極層4として使用してもよい。
【0034】更に上述の実施例では上部電極層6を金、
銀、銅及びこれらを主成分とする合金の少なくとも1種
より一層で形成したが、これを複数の層で形成してもよ
い。
【0035】この場合、全ての層を耐力が0.08GP
a以下の金属で形成しておく必要がある。
【0036】
【発明の効果】本発明の容量素子付き回路基板によれ
ば、絶縁基板上に薄膜形成技術を採用することによって
薄膜回路配線及び薄膜容量素子を形成したことから薄膜
回路配線の線幅及び隣接間隔を狭くし、かつ薄膜容量素
子の形状を小さく、全体を小型として小型、軽量化が急
激に進む携帯電話等の通信機器に搭載が可能となる。
【0037】また本発明の容量素子付き回路基板によれ
ば、薄膜容量素子の上部電極層を耐力が0.08GPa
以下の金属、例えば、金、銀、銅及びこれらを主成分と
する合金の少なくとも1種で形成し、かつ厚みを5〜2
0μmとしたことから上部電極層と他の薄膜回路配線と
をボンディングワイヤを介して電気的に接続させる場
合、上部電極層にボンディングワイヤを接合させる際の
衝撃力が印加されてもその衝撃力は厚みの厚い上部電極
層内でやわらげられるとともに吸収されて誘電体層に作
用することはなく、その結果、誘電体層にクラックや割
れ等が発生するのが有効に防止され、所定の薄膜回路配
線の所定の静電容量値の薄膜容量素子を確実に電気的接
続させることができる。
【図面の簡単な説明】
【図1】本発明の容量素子付き回路基板の一実施例を示
す断面図である。
【符号の説明】
1・・・・・・絶縁基板 2a、2b・・薄膜回路配線 3・・・・・・薄膜容量素子 4・・・・・・下部電極層 5・・・・・・誘電体層 6・・・・・・上部電極層 7・・・・・・ボンディングワイヤ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数の薄膜回路配線を有する絶縁基板上
    に、誘電体層の上下両面に下部電極層と上部電極層を配
    した薄膜容量素子を配置させ、該薄膜容量素子の下部電
    極層を薄膜回路配線層上に載置させて接続するとともに
    上部電極層をボンディングワイヤを介して他の薄膜回路
    配線に電気的に接続して成る容量素子付き回路基板であ
    って、前記薄膜容量素子の上部電極層は耐力が0.08
    GPa以下の金属から成り、かつ厚みが5〜20μmで
    あることを特徴とする容量素子付き回路基板。
  2. 【請求項2】前記上部電極層が金、銀、銅及びこれらを
    主成分とする合金の少なくとも1種より形成されている
    ことを特徴とする請求項1記載の容量素子付き回路基
    板。
JP31701997A 1997-11-18 1997-11-18 容量素子付き回路基板 Pending JPH11150349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31701997A JPH11150349A (ja) 1997-11-18 1997-11-18 容量素子付き回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31701997A JPH11150349A (ja) 1997-11-18 1997-11-18 容量素子付き回路基板

Publications (1)

Publication Number Publication Date
JPH11150349A true JPH11150349A (ja) 1999-06-02

Family

ID=18083519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31701997A Pending JPH11150349A (ja) 1997-11-18 1997-11-18 容量素子付き回路基板

Country Status (1)

Country Link
JP (1) JPH11150349A (ja)

Similar Documents

Publication Publication Date Title
JP5550280B2 (ja) 多層配線基板
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JP3559468B2 (ja) 薄膜配線基板の製造方法
JP2000133907A (ja) 容量素子付き回路基板
JPH11150349A (ja) 容量素子付き回路基板
JP3492853B2 (ja) 容量素子付き回路基板
JP4741624B2 (ja) 配線基板
JP2000133906A (ja) 容量素子付き回路基板
JPH11150348A (ja) 容量素子付き回路基板
JP2000133905A (ja) 容量素子付き回路基板
JP2011155043A (ja) 配線基板
JPH114058A (ja) 容量素子付き回路基板
JPH09283884A (ja) 容量素子付き回路基板
JPH09312457A (ja) 容量素子付き回路基板
JP2000340716A (ja) 配線基板
JPH1131869A (ja) 容量素子付き回路基板
JPH08148374A (ja) コンデンサ
JP3801935B2 (ja) 電子部品搭載用基板
JP3615576B2 (ja) 薄膜配線基板
JPH09266124A (ja) コンデンサ素子の実装構造
JP4395227B2 (ja) 配線基板
JP3850343B2 (ja) 電子部品搭載用基板
JPH08148380A (ja) Cr複合部品
JPH08335778A (ja) 多層薄膜配線基板
JP2746798B2 (ja) 配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050822

A131 Notification of reasons for refusal

Effective date: 20050920

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131