JPH09319698A - ダイレクト・メモリ・アクセス転送方式 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＣＩバスを備えるシステムにおけるＤＭＡ
転送方式に関し、ディスクリプタ・チェインを組んでＣ
ＰＵの処理負荷を軽減すると共に、ＰＣＩバスの開放、
占有の切替頻度を縮減することができるＤＭＡ転送方式
を提供する。 【解決手段】 転送されるディスクリプタ・データを一
旦格納するストック・レジスタと、該ストック・レジス
タにストアされたディスクリプタ・データを移し変える
ディスクリプタ・レジスタとを備え、転送データの先頭
番地に連続した下位番地にディスクリプタ・データを書
き込んでＣＰＵからの起動によってＤＭＡ転送を開始
し、転送された該ディスクリプタ・データを該ストック
・レジスタに一旦ストアし、転送データが最終番地にな
った時に該ストック・レジスタにストアされた該ディス
クリプタ・データを該ディスクリプタ・レジスタに移し
変え、以降は該ディスクリプタ・レジスタに移し変えら
れたディスクリプタ・データに従ってＤＭＡ転送を行な
う

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ペリフェラル・コ
ンポーネント・インターコネクト・バス（Peripheral C
omponent Interconnect Bus 、略してＰＣＩバス）を備
えるシステムにおけるダイレクト・メモリ・アクセス転
送方式（ＤＭＡ転送方式）に係り、特に、ディスクリプ
タ・チェインを組んでＣＰＵの処理負荷を軽減すると共
に、ＰＣＩバスの解放、占有の切替頻度を縮減すること
ができるダイレクト・メモリ・アクセス転送方式に関す
る。

【０００２】通信装置やＯＡ機器等の情報処理装置の処
理速度を高くするために、高速でデータを転送するバス
が必要とされており、その一つにＰＣＩバスがある。一
方、データ転送方式で最も多く適用される方式にＤＭＡ
転送方式があり、ＤＭＡ転送方式はディスクリプタ・チ
ェインを組んでＣＰＵの処理負荷を軽減する優れた方式
である。

【０００３】従って、ＰＣＩバスを備えるシステムにお
いてディスクリプタ・チェインを組んでＣＰＵの処理負
荷を軽減できるＤＭＡ転送方式の実現が望まれている。

【０００４】

【従来の技術】図１７は、従来のＤＭＡ転送方式の機能
構成図である。図１７において、１は中央制御ユニット
（ＣＰＵ）、２は主メモリ、３はホスト・バス、４はＰ
ＣＩ−ホスト・ブリッジ、５はＰＣＩバス、６はＰＣＩ
制御部（ＰＣＩＣ）、７はローカル・バス、８ｂはＤＭ
Ａ制御部（ＤＭＡＣ）、９は入出力装置（Ｉ／Ｏ）、１
０はローカル・メモリである。

【０００５】ＣＰＵと主メモリはホスト・バスに接続さ
れており、ホスト・バスとＰＣＩバスはホスト側のＰＣ
Ｉバス制御を行なうＰＣＩ−ホスト・ブリッジで結合さ
れている。ＰＣＩバスにはＰＣＩＣが接続されており、
ローカル側のＰＣＩバスの制御を行なうと共に、ローカ
ル・バス側のＤＭＡＣ、Ｉ／Ｏ、ローカル・メモリ等に
ついてバス・アービトレーションを行なう。

【０００６】

【発明が解決しようとする課題】ＰＣＩバスは連続する
メモリ空間へのアクセスに適しており、一旦先頭アドレ
スを指示すればデータ・アクセス時に自動的にアドレス
を歩進する。

【０００７】しかし、ＰＣＩバスを備えるシステムにお
いてＤＭＡ転送方式を適用するためにディスクリプタ・
チェインを組もうとすると、ディスクリプタ・データは
転送データとは連続したメモリ空間に配置されていない
ために、再度アドレス指示をやり直す必要がある。

【０００８】図１８は、従来のＤＭＡ転送方式のタイム
チャートをイメージ的に表示した図であり、上記の様子
を説明するためのものである。尚、図１８はイメージ図
であるために時間軸の長さは正確には描いてはいない。

【０００９】まず、ＣＰＵは主メモリのディスクリプタ
・データ領域の先頭アドレスを指定してディスクリプタ
・データを読み出し、該読み出したディスクリプタ・デ
ータをＤＭＡＣに転送する。ディスクリプタ・データは
転送データを格納している先頭番地や転送すべきデータ
量等を表すもので、ＤＭＡＣはディスクリプタ・データ
を知れば主メモリのどのアドレスからどの程度の量のデ
ータを主メモリからターゲットであるローカル・メモリ
に転送すればよいか認識できるので、ディスクリプタ・
データを取り込んだあとはＣＰＵの処理がなくても自律
的にデータを転送することができる。

【００１０】しかし、ディスクリプタ・データと転送デ
ータの格納領域が不連続であるために、転送データを転
送した後に次のディスクリプタ・データの番地を指示す
るためにはアクセス・サイクルを一旦終了させる必要が
ある。

【００１１】アクセス・サイクルが一旦終了すると、Ｃ
ＰＵからバスの解放を要求してくることがあり、この場
合には、一旦バスを解放した後に再度バスの占有権を取
り直す必要がある。

【００１２】このために、ＰＣＩバスを備えるシステム
におけるＤＭＡ転送方式においては転送効率が著しく低
下する恐れがある。本発明は、かかる問題を解決すべ
く、ＰＣＩバスを備えるシステムにおけるＤＭＡ転送方
式において、ディスクリプタ・チェインを組んでＣＰＵ
の処理負荷を軽減すると共に、ＰＣＩバスの解放、占有
の切替頻度を縮減することができるＤＭＡ転送方式を提
供することを目的とする。

【００１３】

【課題を解決するための手段】本発明の第一の手段は、
主メモリにおいて、ディスクリプタ・データを転送デー
タの先頭番地に連続した下位番地に格納し、最初の転送
サイクルではＣＰＵからの起動で格納されているディス
クリプタ・データと転送データとを転送し、該転送され
たディスクリプタ・データをＤＭＡＣに設けられたスト
ック・レジスタに一旦ストアし、前記転送において転送
データの最終番地に到達した時に該ストック・レジスタ
にストアされたディスクリプタ・データをＤＭＡＣに設
けられたディスクリプタ・レジスタに移し、次の転送サ
イクルからは該ディスクリプタ・レジスタに移されたデ
ィスクリプタ・データを使ってＤＭＡＣが自律的にデー
タ転送を継続する技術である。

【００１４】本発明の第一の手段によれば、再度アドレ
スを指定するためにアクセス・サイクルを一旦終了する
必要がなくなる。従って、他からバス開放要求の影響を
受け難くなり、データ転送の効率を向上することができ
るようになる。

【００１５】本発明の第二の手段は、主メモリにおい
て、転送データの最終番地に連続した上位番地にディス
クリプタ・データを格納し、最初の転送サイクルではＣ
ＰＵからの起動で格納されているディスクリプタ・デー
タと転送データとを転送し、該転送されたディスクリプ
タ・データをＤＭＡＣに設けられたディスクリプタ・レ
ジスタにストアし、次の転送サイクルからは該ディスク
リプタ・レジスタにストアされたディスクリプタ・デー
タを使ってＤＭＡＣが自律的にデータ転送を継続する技
術である。

【００１６】この場合、ディスクリプタ・データは転送
データの後で転送されるので、ディスクリプタ・データ
を直接ディスクリプタ・レジスタにストアすることがで
きる。

【００１７】本発明の第二の手段によっても、再度アド
レスを指定するためにアクセス・サイクルを一旦終了す
る必要がなくなる。従って、他からバス開放要求の影響
を受け難くなり、データ転送の効率を向上することがで
きるようになる。

【００１８】本発明の第三の手段は、主メモリにおい
て、ディスクリプタ・データを任意の番地に格納し、転
送データを該ディスクリプタ・データに連続した番地に
格納し、最初の転送サイクルではＣＰＵからの起動で格
納されているディスクリプタ・データと転送データとを
転送し、ＰＣＩＣに設けられたセレクト・レジスタに格
納されている内容を参照してディスクリプタ・データを
検出し、該検出されたディスクリプタ・データをＤＭＡ
Ｃに設けられたストック・レジスタにストアし、前記転
送において転送データの最終番地に到達した時に該スト
ック・レジスタにストアされたディスクリプタ・データ
をＤＭＡＣに設けられたディスクリプタ・レジスタに移
し、次の転送サイクルからは該ディスクリプタ・レジス
タに移されたディスクリプタ・データを使ってＤＭＡＣ
が自律的にデータ転送を継続する技術である。

【００１９】本発明の第三の手段によっても、再度アド
レスを指定するためにアクセス・サイクルを一旦終了す
る必要がなくなる。従って、他からバス開放要求の影響
を受け難くなり、データ転送の効率を向上することがで
きるようになる。

【００２０】本発明の第四の手段は、主メモリにおい
て、ディスクリプタ・データを任意の番地に格納し、該
ディスクリプタ・データの先頭番地に連続した下位番地
にパターン・データを格納し、該パターンデータと該デ
ィスクリプタ・データに連続した番地に転送データを格
納して、最初の転送サイクルではＣＰＵからの起動で格
納されているディスクリプタ・データと転送データとを
転送し、ＰＣＩＣに設けられたパターン検出部によって
ディスクリプタ・データの番地であることを検出し、該
検出されたディスクリプタ・データをＤＭＡＣに設けら
れたストック・レジスタにストアし、前記転送において
最終番地に到達した時に該ストック・レジスタにストア
されたディスクリプタ・データをＤＭＡＣに設けられた
ディスクリプタ・レジスタに移し、次の転送サイクルか
らは該ディスクリプタ・レジスタに移されたディスクリ
プタ・データを使ってＤＭＡＣが自律的にデータ転送を
継続する技術である。

【００２１】本発明の第四の手段によっても、再度アド
レスを指定するためにアクセス・サイクルを一旦終了す
る必要がなくなる。従って、他からバス開放要求の影響
を受け難くなり、データ転送の効率を向上することがで
きるようになる。

【００２２】

【発明の実施の形態】図１は、本発明の第一の実施の形
態の機能構成図である。図１において、１はＣＰＵ、２
は主メモリ、３はホスト・バス、４はＰＣＩ−ホスト・
ブリッジ、５とＰＣＩバス、６はＰＣＩＣ、７はローカ
ル・バス、８はＤＭＡＣ、９はＩ／Ｏ、１０はローカル
・メモリである。

【００２３】ここで、ＤＭＡＣにはディスクリプタ・デ
ータを一旦ストアするストック・レジスタ８２及び該ス
トック・レジスタにストアしたディスクリプタ・データ
を移し変えるディスクリプタ・レジスタ８１が設けられ
ており、又、主メモリにおいてはディスクリプタ・デー
タと転送データとが連続した番地に格納されるようにし
ている。

【００２４】図２は、本発明の第一の実施の形態におけ
るメモリ・マップで、主メモリへのディスクリプタ・デ
ータと転送データとの格納を仕方を示している。尚、図
２においては、転送サイクルの内２サイクルを示してい
る。

【００２５】各サイクル共、主メモリの下位番地にはデ
ィスクリプタ・データが格納され、該ディスクリプタ・
データに連続するように転送データが格納される。そし
て、一回目の転送サイクルについてのみＣＰＵからの起
動で格納されているディスクリプタ・データと転送デー
タが転送される。

【００２６】ディスクリプタ・データが格納されている
番地は予め決まっているので、ＤＭＡＣは転送されるデ
ータの中からディスクリプタ・データを選別してストア
することができる。該ディスクリプタ・データは次の転
送における転送データの番地や転送すべきデータ量を示
すものである。これが先に転送されてＤＭＡＣにストア
され、転送データの最終番地に到達した時に次の転送の
制御に使われるので、該ディスクリプタ・データを転送
データが最終番地に到達するまで、即ちＤＭＡ転送が終
了するまでストアするストック・レジスタと、該ストッ
ク・レジスタにストアされていたディスクリプタ・デー
タを移し変えるディスクリプタ・レジスタとがＤＭＡＣ
に必要になる。

【００２７】そして、二回目の転送サイクルからは、デ
ィスクリプタ・レジスタに移し変えられたディスクリプ
タ・データを使ってＤＭＡＣの制御の下にデータ転送が
行なわれる。

【００２８】従って、一回の転送サイクルの後に再度ア
ドレスを指定するためにアクセス・サイクルを一旦終了
する必要がなくなり、他からのバス開放要求の影響を受
け難くなるので、データ転送の効率を向上することがで
きるようになる。

【００２９】図３は、本発明の第一の実施の形態のタイ
ムチャートである。この図は、ディスクリプタ・データ
が４ステータス、転送データが４ステータスの転送サイ
クルと、ディスクリプタ・データが４ステータス、転送
データが２ステータスの転送サイクルの２サイクルを図
示している。

【００３０】図３において、フレームはデータ転送を実
行する期間を指定する信号で、フレームが“Ｌ”である
期間プラス１ステートがデータ転送を実行する期間であ
る。転送されるデータは、最初の転送サイクルだけはＣ
ＰＵからの起動で転送が開始されるので、最初にＣＰＵ
が主メモリにアクセスする先頭番地を指定する。これが
「データ」の先頭の“アドレス”である。

【００３１】アクセスすべき先頭番地が指示された後、
主メモリに格納されているディスクリプタ・データと転
送データとが読み出される。この内、ディスクリプタ・
データが格納されている番地は予め判っているので、Ｄ
ＭＡＣはディスクリプタ・データ選択信号を出してディ
スクリプタ・データを取り込む。

【００３２】ここで、本発明の第一の実施の形態の場合
にはディスクリプタ・データが先にＤＭＡＣに取り込ま
れてその後に転送データが転送されるので、ディスクリ
プタ・データを一旦ストック・レジスタに格納してお
き、転送データの最終番地に達した時にディスクリプタ
・レジスタに移し変えて“アドレス”として次のデータ
転送の制御を行なう。

【００３３】尚、図３における「ＩＲＤＹ」はイニシエ
ータ・レディ信号で、ＤＭＡＣ又は転送先Ｉ／Ｏ又はロ
ーカル・メモリがレディである時に出す信号、「ＴＲＤ
Ｙ」はＰＣＩ−ホスト・ブリッジが出すターゲット・レ
ディ信号で、転送元のターゲットがレディであることを
示す信号、「ＤＥＶＳＥＬ」はＰＣＩ−ホスト・ブリッ
ジが出すデバイス・セレクト信号で、ＰＣＩ−ホスト・
ブリッジが自分宛てのアドレスを認知したことを示す信
号である。

【００３４】図４は、本発明の第一の実施の形態のフロ
ーチャートである。まずＣＰＵが初期設定を行ない、次
いで、１回目の転送ブロックのディスクリプタ・データ
をＤＭＡＣに設定する。一方、ＤＭＡＣはＣＰＵから設
定されたディスクリプタ・データをディスクリプタ・レ
ジスタにストアする。

【００３５】次いでＣＰＵは転送先頭番地にディスクリ
プタ・データを書き込み、該ディスクリプタ・データが
書きこまれた番地に連続した番地に転送データを書き込
んだ後、ＤＭＡＣにＤＭＡ動作の起動をかける。

【００３６】ＣＰＵから起動をかけられたＤＭＡＣはＤ
ＭＡ転送を開始する。この場合にはディスクリプタ・デ
ータが下位番地に格納されて先に転送されるので、ＤＭ
ＡＣはディスクリプタ・データをストック・レジスタに
ストアし、続いて転送されてくる転送データをターゲッ
トに転送する。

【００３７】それと並行してＣＰＵ側では次の転送ブロ
ックの先頭番地からディスクリプタ・データを書き込
み、該ディスクリプタ・データが書きこまれた番地に連
続した番地に転送データを書き込んでゆく。

【００３８】一方、ＤＭＡＣではターゲットへのデータ
転送が終了したらストック・レジスタにストアしておい
たディスクリプタ・データをディスクリプタ・レジスタ
に移し、これを使って次のＤＭＡ転送を自律的に開始
し、主メモリに書きこまれているディスクリプタ・デー
タ及び転送データの転送を開始する。

【００３９】以降は上記動作を繰り返して行なう。尚、
１番目の転送サイクルと２番目の転送サイクルとの間に
は、正確にはアドレス処理のための時間が入るが、図４
においてはそれを図示することを省略している。これ
は、以降のタイムチャートにおいても同様である。

【００４０】図５は、本発明の第二の実施の形態の機能
構成図である。図５において、１はＣＰＵ、２は主メモ
リ、３はホスト・バス、４はＰＣＩ−ホスト・ブリッ
ジ、５とＰＣＩバス、６はＰＣＩＣ、７はローカル・バ
ス、８ａはＤＭＡＣ、９はＩ／Ｏ、１０はローカル・メ
モリである。

【００４１】ここで、図５においてはＤＭＡＣにはディ
スクリプタ・データを一旦ストアするストック・レジス
タは不要で、ディスクリプタ・データをストアするディ
スクリプタ・レジスタ８１が設けられており、又、主メ
モリにおいてはディスクリプタ・データと転送データと
が連続した番地に格納されるようにしている。

【００４２】図６は、本発明の第二の実施の形態におけ
るメモリ・マップで、主メモリへのディスクリプタ・デ
ータと転送データとの格納を仕方を示している。尚、図
６においては、転送サイクルの内２サイクルを示してい
る。

【００４３】各サイクル共、主メモリの上位番地にディ
スクリプタ・データが格納され、該ディスクリプタ・デ
ータに連続するように転送データが格納される。そし
て、一回目の転送サイクルについてのみＣＰＵからの起
動で格納されているディスクリプタ・データと転送デー
タが転送される。

【００４４】ディスクリプタ・データが格納されている
番地は予め決まっているので、ＤＭＡＣは転送されるデ
ータの中からディスクリプタ・データを選別してストア
することができる。次の転送における転送データの番地
や転送すべきデータ量を示すディスクリプタ・データが
後に転送されてＤＭＡＣにストアされ、次の転送の制御
に使われるので、該ディスクリプタ・データは直接ディ
スクリプタ・レジスタにストアすればよい。従って、デ
ィスクリプタ・データをストアするディスクリプタ・レ
ジスタのみがＤＭＡＣに必要になる。

【００４５】そして、二回目の転送サイクルからは、デ
ィスクリプタ・レジスタにストアされたディスクリプタ
・データを使ってＤＭＡＣの制御の下にデータ転送が行
なわれる。

【００４６】従って、一回の転送サイクルの後に再度ア
ドレスを指定するためにアクセス・サイクルを一旦終了
する必要がなくなり、他からのバス開放要求の影響を受
け難くなるので、データ転送の効率を向上することがで
きるようになる。

【００４７】図７は、本発明の第二の実施の形態のタイ
ムチャートである。この図も、ディスクリプタ・データ
が４ステータス、転送データが４ステータスの転送サイ
クルと、ディスクリプタ・データが４ステータス、転送
データが２ステータスの転送サイクルの２サイクルを図
示している。

【００４８】先に説明した如く“アドレス”によってア
クセスすべき先頭番地が指示された後、主メモリに格納
されているディスクリプタ・データと転送データとが読
み出される。この内、ディスクリプタ・データが格納さ
れている番地は予め判っているので、ＤＭＡＣはディス
クリプタ・データ選択信号を出してディスクリプタ・デ
ータを取り込む。

【００４９】ここで、本発明の第二の実施の形態の場合
には転送データの後にディスクリプタ・データがＤＭＡ
Ｃに取り込まれるので、ディスクリプタ・データを直接
ディスクリプタ・レジスタにストアして次のデータ転送
の制御を行なえばよい。

【００５０】図８は、本発明の第二の実施の形態のフロ
ーチャートである。まずＣＰＵが初期設定を行ない、次
いで、１回目の転送ブロックのディスクリプタ・データ
をＤＭＡＣに設定する。一方、ＤＭＡＣはＣＰＵから設
定されたディスクリプタ・データをディスクリプタ・レ
ジスタにストアする。これは、本発明の第一の実施の形
態と同じである。

【００５１】次いでＣＰＵは主メモリに転送データを書
き込み、該転送データが格納されてきる番地と連続する
番地の上位番地にディスクリプタ・データを書き込んだ
後にＤＭＡＣにＤＭＡ動作の起動をかける。

【００５２】ＣＰＵから起動をかけられたＤＭＡＣはＤ
ＭＡ転送を開始する。この場合には先に転送データが転
送先のＩ／Ｏ又はローカル・メモリに転送され、その後
にディスクリプタ・データがＤＭＡＣに取り込まれる。
既に転送データの転送は終了しているので取り込んだデ
ィスクリプタ・データを直接ディスクリプタ・レジスタ
にストアする。

【００５３】それと並行してＣＰＵ側では次の転送ブロ
ックの先頭番地から転送データを書き込み、該転送デー
タが書きこまれた番地に連続した番地にディスクリプタ
・データを書き込んでゆく。

【００５４】一方、ＤＭＡＣではディスクリプタ・レジ
スタにストアされたディスクリプタ・データを使って次
のＤＭＡ転送を自律的に開始し、主メモリに書きこまれ
ているディスクリプタ・データ及び転送データの転送を
開始する。

【００５５】以降は上記動作を繰り返して行なうことは
本発明の第一の実施の形態と同じである。図９は、本発
明の第三の実施の形態の機能構成図である。

【００５６】図９において、１はＣＰＵ、２は主メモ
リ、３はホスト・バス、４はＰＣＩ−ホスト・ブリッ
ジ、５とＰＣＩバス、６ａはＰＣＩＣ、７はローカル・
バス、８はＤＭＡＣ、９はＩ／Ｏ、１０はローカル・メ
モリである。

【００５７】ここで、図９においてはＤＭＡＣにはディ
スクリプタ・データを一旦ストアするストック・レジス
タ８２及び該ストック・レジスタにストアしたディスク
リプタ・データを移し変えるディスクリプタ・レジスタ
８１が設けられており、ＰＣＩＣにはディスクリプタ・
データを選択するセレクト・レジスタ６１が設けられて
おり、又、主メモリにおいてはディスクリプタ・データ
と転送データとが連続した番地に格納されるようにして
いる。

【００５８】尚、セレクト・レジスタにはＣＰＵからデ
ィスクリプタ・データが格納されている可能性のある番
地を指示しておき、転送がその番地になった時にセレク
ト・レジスタがディスクリプタ・データ選択信号を出し
てＤＭＡＣに供給する。

【００５９】図１０は、本発明の第三の実施の形態にお
けるメモリ・マップで、主メモリへのディスクリプタ・
データと転送データとの格納を仕方を示している。尚、
図１０においても、転送サイクルの内２サイクルを示し
ている。

【００６０】各サイクル共、主メモリの任意の番地にデ
ィスクリプタ・データが格納され、該ディスクリプタ・
データに連続するように転送データが格納される。そし
て、一回目の転送サイクルについてのみＣＰＵからの起
動で格納されているディスクリプタ・データと転送デー
タが転送される。

【００６１】ディスクリプタ・データが格納されている
番地はＣＰＵからＰＣＩＣに指定されているので、ＰＣ
ＩＣは転送されるデータの中からディスクリプタ・デー
タを選別する信号を生成することができる。この信号が
ＰＣＩＣからＤＭＡＣに供給されるので、ＤＭＡＣはデ
ィスクリプタ・データを認識して取り出すことができ
る。今の場合、転送データの転送が終了するより前にデ
ィスクリプタ・データが転送されてＤＭＡＣにストアさ
れる可能性があるので、該ディスクリプタ・データをＤ
ＭＡ転送が終了するまでストアするストック・レジスタ
と、該ストック・レジスタにストアされていたディスク
リプタ・データを移し変えるディスクリプタ・レジスタ
とがＤＭＡＣに必要になる。

【００６２】そして、二回目の転送サイクルからは、デ
ィスクリプタ・レジスタに移し変えられたディスクリプ
タ・データを使ってＤＭＡＣの制御の下にデータ転送が
行なわれる。

【００６３】従って、一回の転送サイクルの後に再度ア
ドレスを指定するためにアクセス・サイクルを一旦終了
する必要がなくなり、他からのバス開放要求の影響を受
け難くなるので、データ転送の効率を向上することがで
きるようになる。

【００６４】図１１は、本発明の第三の実施の形態のタ
イムチャートである。この図も、ディスクリプタ・デー
タが４ステータス、転送データが４ステータスの転送サ
イクルと、ディスクリプタ・データが４ステータス、転
送データが４ステータスの転送サイクルの２サイクルを
図示している。

【００６５】先に説明した如く“アドレス”によってア
クセスすべき先頭番地が指示された後、主メモリに格納
されているディスクリプタ・データと転送データとが読
み出される。この内、ディスクリプタ・データが格納さ
れている番地はＰＣＩＣには予め判っているので、ＰＣ
ＩＣはディスクリプタ・データ選択信号を出してＤＭＡ
Ｃに供給する。該ディスクリプタ・データ選択信号を受
けたＤＭＡＣはそれに従ってディスクリプタ・データを
取り込む。

【００６６】ここで、本発明の第三の実施の形態の場合
にはディスクリプタ・データがＤＭＡＣに取り込また後
にもデータの転送が行なわれる可能性があるので、ＤＭ
ＡＣにおいては取り込んだディスクリプタ・データを一
旦ストック・レジスタにストアし、データ転送が終了す
る時点でそれをディスクリプタ・レジスタに移し変えて
次のデータ転送の制御を行なう。

【００６７】図１２は、本発明の第三の実施の形態のフ
ローチャートである。まずＣＰＵが初期設定を行ない、
次いで、１回目の転送ブロックのディスクリプタ・デー
タをＤＭＡＣに設定する。一方、ＤＭＡＣはＣＰＵから
設定されたディスクリプタ・データをディスクリプタ・
レジスタにストアする。又、ＣＰＵは次にディスクリプ
タ・データを書き込む番地をＰＣＩＣのセレクト・レジ
スタに書き込む。

【００６８】次いでＣＰＵは主メモリの任意の番地にデ
ィスクリプタ・データを書き込み、該ディスクリプタ・
データが格納されている番地と連続する番地に転送デー
タを書き込んだ後にＤＭＡＣにＤＭＡ動作の起動をかけ
る。

【００６９】ＣＰＵから起動をかけられたＤＭＡＣはＤ
ＭＡ転送を開始する。この場合には先に転送データが転
送先のＩ／Ｏ又はローカル・メモリに転送され、その転
送中にディスクリプタ・データがＤＭＡＣに取り込まれ
るので、該ディスクリプタ・データをストック・レジス
タに一旦ストアする。その後、残っているデータをター
ゲットに転送を続ける。 それと並行してＣＰＵは主メ
モリの任意の番地にディスクリプタ・データを書き込
み、該ディスクリプタ・データが格納されている番地と
連続する番地に転送データを書き込んでゆく。

【００７０】一方、ＤＭＡＣではターゲットへのデータ
転送が終了する時にストック・レジスタにストアされて
いるディスクリプタ・データをディスクリプタ・レジス
タに移し変えて次のＤＭＡ転送を自律的に開始し、主メ
モリに書きこまれているディスクリプタ・データ及び転
送データの転送を開始する。

【００７１】以降は上記動作を繰り返して行なうことは
先に説明した実施の形態と同じである。そして、二回目
の転送サイクルからは、ディスクリプタ・レジスタにス
トアされたディスクリプタ・データを使ってＤＭＡＣの
制御の下にデータ転送が行なわれる。

【００７２】従って、一回の転送サイクルの後に再度ア
ドレスを指定するためにアクセス・サイクルを一旦終了
する必要がなくなり、他からのバス開放要求の影響を受
け難くなるので、データ転送の効率を向上することがで
きるようになる。

【００７３】尚、図９の構成ではセレクト・レジスタを
ＰＣＩＣに設ける例を示しているが、セレクト・レジス
タをＤＭＡＣに設けても全く同じ機能を実現することが
可能である。

【００７４】図１３は、本発明の第四の実施の形態の機
能構成図である。図１３において、１はＣＰＵ、２は主
メモリ、３はホスト・バス、４はＰＣＩ−ホスト・ブリ
ッジ、５とＰＣＩバス、６ｂはＰＣＩＣ、７はローカル
・バス、８はＤＭＡＣ、９はＩ／Ｏ、１０はローカル・
メモリである。

【００７５】ここで、図１３においてはＤＭＡＣにはデ
ィスクリプタ・データを一旦ストアするストック・レジ
スタ８２及び該ストック・レジスタにストアしたディス
クリプタ・データを移し変えるディスクリプタ・レジス
タ８１が設けられており、ＰＣＩＣにはディスクリプタ
・データのパターンを検出するパターン検出部６２が設
けられており、又、主メモリにおいてはディスクリプタ
・データと転送データとが連続した番地に格納されるよ
うにしている。

【００７６】尚、パターン検出部はディスクリプタ・デ
ータに連続した下位番地に格納されているパターン・デ
ータを検出するとディスクリプタ・データの番地をＤＭ
ＡＣに供給し、これに従ってＤＭＡＣはディスクリプタ
・データを取り出してストック・レジスタにストアす
る。

【００７７】図１４は、本発明の第四の実施の形態にお
けるメモリ・マップで、主メモリへのディスクリプタ・
データと転送データとの格納を仕方を示している。尚、
図１４においても、転送サイクルの内２サイクルを示し
ている。

【００７８】各サイクル共、主メモリの任意の番地にデ
ィスクリプタ・データが格納され、該ディスクリプタ・
データに連続する下位番地にパターン・データが格納さ
れ、更に該パターン・データ及び該ディスクリプタ・デ
ータに連続するように転送データが格納される。そし
て、一回目の転送サイクルについてのみＣＰＵからの起
動で格納されているディスクリプタ・データ、パターン
・データと転送データが転送される。

【００７９】ディスクリプタ・データの先頭が格納され
ている番地に連続した下位番地にはパターン・データが
格納されており、ＰＣＩＣは転送されるデータの中から
該パターン・データを検出してディスクリプタ・データ
が格納されている番地を特定することができ、ディスク
リプタ・データ選択信号を生成することができる。この
信号がＰＣＩＣからＤＭＡＣに供給されるので、ＤＭＡ
Ｃはディスクリプタ・データを認識して取り出すことが
できる。今の場合、転送データの転送が終了するより前
にディスクリプタ・データが転送されてＤＭＡＣにスト
アされる可能性があるので、該ディスクリプタ・データ
をＤＭＡ転送が完了するまでストアするストック・レジ
スタと、該ストック・レジスタにストアされていたディ
スクリプタ・データを移し変えるディスクリプタ・レジ
スタとがＤＭＡＣに必要になる。

【００８０】そして、二回目の転送サイクルからは、デ
ィスクリプタ・レジスタに移し変えられたディスクリプ
タ・データを使ってＤＭＡＣの制御の下にデータ転送が
行なわれる。

【００８１】従って、一回の転送サイクルの後に再度ア
ドレスを指定するためにアクセス・サイクルを一旦終了
する必要がなくなり、他からのバス開放要求の影響を受
け難くなるので、データ転送の効率を向上することがで
きるようになる。

【００８２】図１５は、本発明の第四の実施の形態のタ
イムチャートである。この図も、ディスクリプタ・デー
タが４ステータス、転送データが４ステータスの転送サ
イクルと、ディスクリプタ・データが４ステータス、転
送データが２ステータスの転送サイクルの２サイクルを
図示している。

【００８３】先に説明した如く“アドレス”によってア
クセスすべき先頭番地が指示された後、主メモリに格納
されているディスクリプタ・データ、パターン・データ
と転送データとが読み出される。この内、ディスクリプ
タ・データが格納されている先頭番地に連続した下位番
地に格納されているパターン・データをＰＣＩＣが検出
し、ディスクリプタ・データ選択信号を出してＤＭＡＣ
に供給する。該ディスクリプタ・データ選択信号を受け
たＤＭＡＣはそれに従ってディスクリプタ・データを取
り込む。

【００８４】ここで、本発明の第四の実施の形態の場合
にはディスクリプタ・データがＤＭＡＣに取り込また後
にもデータの転送が行なわれる可能性があるので、ＤＭ
ＡＣにおいては取り込んだディスクリプタ・データを一
旦ストック・レジスタにストアし、データ転送が終了す
る時点でそれをディスクリプタ・レジスタに移し変えて
次のデータ転送の制御を行なう。

【００８５】図１６は、本発明の第四の実施の形態のフ
ローチャートである。まずＣＰＵが初期設定を行ない、
次いで、１回目の転送ブロックのディスクリプタ・デー
タをＤＭＡＣに設定する。一方、ＤＭＡＣはＣＰＵから
設定されたディスクリプタ・データをディスクリプタ・
レジスタにストアする。

【００８６】次いでＣＰＵは主メモリの任意の番地にデ
ィスクリプタ・データを書き込み、該ディスクリプタ・
データが格納されている先頭番地と連続する下位番地に
パターン・データを書き込み、該ディスクリプタ・デー
タとパターンデータが格納されている番地と連続する番
地に転送データを書き込んだ後にＤＭＡＣにＤＭＡ動作
の起動をかける。

【００８７】ＣＰＵから起動をかけられたＤＭＡＣはＤ
ＭＡ転送を開始する。この場合には先に転送データが転
送先のＩ／Ｏ又はローカル・メモリに転送され、その転
送中にディスクリプタ・データがＤＭＡＣに取り込まれ
るので、該ディスクリプタ・データをストック・レジス
タに一旦ストアする。その後、残っている転送データを
ターゲットに転送を続ける。

【００８８】それと並行してＣＰＵは主メモリの任意の
番地にディスクリプタ・データを書き込み、該ディスク
リプタ・データが格納されている先頭番地と連続する下
位番地にパターン・データを書き込み、該ディスクリプ
タ・データとパターンデータが格納されている番地と連
続する番地に転送データを書き込んでゆく。

【００８９】一方、ＤＭＡＣではターゲットへのデータ
転送が終了する時にストック・レジスタにストアされて
いるディスクリプタ・データをディスクリプタ・レジス
タに移し変えて次のＤＭＡ転送を自律的に開始し、主メ
モリに書きこまれているディスクリプタ・データ及び転
送データの転送を開始する。

【００９０】以降は上記動作を繰り返して行なうことは
先に説明した実施の形態と同じである。そして、二回目
の転送サイクルからは、ディスクリプタ・レジスタにス
トアされたディスクリプタ・データを使ってＤＭＡＣの
制御の下にデータ転送が行なわれる。

【００９１】従って、一回の転送サイクルの後に再度ア
ドレスを指定するためにアクセス・サイクルを一旦終了
する必要がなくなり、他からのバス開放要求の影響を受
け難くなるので、データ転送の効率を向上することがで
きるようになる。

【００９２】尚、図１３の構成においてはパターン検出
部をＰＣＩＣに設ける例を示しているが、パターン検出
部はＤＭＡＣに設けても全く同じ機能を実現することが
可能である。

【００９３】又、ＤＭＡ転送方式には、転送データをＤ
ＭＡＣの転送データ・レジスタに一旦取り込んでから転
送先であるローカルメモリに転送するデュアル・モード
と、転送データを主メモリから転送先であるローカル・
メモリに直接転送するシングル・モードとがあるが、本
発明の技術はこれらのいずれにも適用できる技術であ
る。

【００９４】

【発明の効果】以上説明した如く、本発明により、ＰＣ
Ｉバスを備えるシステムにおけるＤＭＡ転送方式におい
て、ディスクリプタ・チェインを組んでＣＰＵの処理負
荷を軽減すると共に、ＰＣＩバスの解放、占有の切替頻
度を縮減することができるＤＭＡ転送方式が実現され、
ＰＣＩバスを備えるシステムにおけるデータ転送の効率
を向上することができる。しかも、アクセス・サイクル
の度にＣＰＵからアドレスを指示しなおす必要がなくな
るために、ＣＰＵの処理負荷を軽減することが可能であ
る。

【図面の簡単な説明】

【図１】 本発明の第一の実施の形態の機能構成図。

【図２】 本発明の第一の実施の形態におけるメモリ・
マップ。

【図３】 本発明の第一の実施の形態のタイムチャー
ト。

【図４】 本発明の第一の実施の形態のフローチャー
ト。

【図５】 本発明の第二の実施の形態の機能構成図。

【図６】 本発明の第二の実施の形態におけるメモリ・
マップ。

【図７】 本発明の第二の実施の形態のタイムチャー
ト。

【図８】 本発明の第二の実施の形態のフローチャー
ト。

【図９】 本発明の第三の実施の形態の機能構成図。

【図１０】 本発明の第三の実施の形態におけるメモリ
・マップ。

【図１１】 本発明の第三の実施の形態のタイムチャー
ト。

【図１２】 本発明の第三の実施の形態のフローチャー
ト。

【図１３】 本発明の第四の実施の形態の機能構成図。

【図１４】 本発明の第四の実施の形態におけるメモリ
・マップ。

【図１５】 本発明の第四の実施の形態のタイムチャー
ト。

【図１６】 本発明の第四の実施の形態のフローチャー
ト。

【図１７】 従来のＤＭＡ転送方式の機能構成図。

【図１８】 従来のＤＭＡ転送方式のタイムチャート。

【符号の説明】

１ ＣＰＵ ２ 主メモリ ３ ホスト・バス ４ ＰＣＩ−ホスト・ブリッジ ５ ＰＣＩバス ６ ＰＣＩＣ ６１ セレクト・レジスタ ６２ パターン検出部 ７ ローカル・バス ８ ＤＭＡＣ ８１ ディスクリプタ・レジスタ ８２ ストック・レジスタ ９ Ｉ／Ｏ １０ ローカル・メモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ペリフェラル・コンポーネント・インタ
   ーコネクト・バス（Peripheral Component Interconnec
   t Bus ；ＰＣＩバス）を備えるシステムにおける：ＰＣ
   Ｉバスを経由するダイレクト・メモリ・アクセス転送方
   式（ＤＭＡ転送方式）において、 転送されるディスクリプタ・データを一旦格納するスト
   ック・レジスタと、該ストック・レジスタにストアされ
   たディスクリプタ・データを移し変えるディスクリプタ
   ・レジスタとを備え、 転送データの先頭番地に連続した下位番地にディスクリ
   プタ・データを書き込んでＣＰＵからの起動によってＤ
   ＭＡ転送を開始し、 転送された該ディスクリプタ・データを該ストック・レ
   ジスタに一旦ストアし、 ＤＭＡ転送の終了時に該ストック・レジスタにストアさ
   れた該ディスクリプタ・データを該ディスクリプタ・レ
   ジスタに移し変え、 以降は該ディスクリプタ・レジスタに移し変えられたデ
   ィスクリプタ・データに従って上記の転送を行なうこと
   を特徴とするＤＭＡ転送方式。
2. 【請求項２】 ＰＣＩバスを備えるシステムにおける、
   ＰＣＩバスを経由するＤＭＡ転送方式において、 転送されるディスクリプタ・データを格納するディスク
   リプタ・レジスタを備え、 転送データの最終番地に連続した上位番地にディスクリ
   プタ・データを書き込んでＣＰＵからの起動によってＤ
   ＭＡ転送を開始し、 転送された該ディスクリプタ・データを該ディスクリプ
   タ・レジスタにストアし、 以降は該ディスクリプタ・レジスタにストアされたディ
   スクリプタ・データに従って上記の転送を行なうことを
   特徴とするＤＭＡ転送方式。
3. 【請求項３】 ＰＣＩバスを備えるシステムにおける、
   ＰＣＩバスを経由するＤＭＡ転送方式において、 転送されるディスクリプタ・データを一旦格納するスト
   ック・レジスタと、該ストック・レジスタにストアされ
   たディスクリプタ・データを移し変えるディスクリプタ
   ・レジスタと、 ディスクリプタ・データが格納される番地を格納するセ
   レクト・レジスタとを備え、 任意の番地にディスクリプタ・データを書き込み、該デ
   ィスクリプタ・データに連続した番地に転送データを書
   き込んでＣＰＵからの起動によってＤＭＡ転送を開始
   し、 該セレクト・レジスタに格納されている番地を参照し
   て、転送された該ディスクリプタ・データを該ストック
   ・レジスタに一旦ストアし、 ＤＭＡ転送の終了時に該ストック・レジスタにストアさ
   れた該ディスクリプタ・データを該ディスクリプタ・レ
   ジスタに移し変え、 以降は該ディスクリプタ・レジスタにストアされたディ
   スクリプタ・データに従って上記の転送を行なうことを
   特徴とするＤＭＡ転送方式。
4. 【請求項４】 ＰＣＩバスを備えるシステムにおける、
   ＰＣＩバスを経由するＤＭＡ転送方式において、 転送されるディスクリプタ・データを一旦格納するスト
   ック・レジスタと、該ストック・レジスタにストアされ
   たディスクリプタ・データを移し変えるディスクリプタ
   ・レジスタと、 ディスクリプタ・データが格納されている番地を検出す
   るパターン・検出部とを備え、 任意の番地にディスクリプタ・データを書き込み、該デ
   ィスクリプタ・データに連続した下位番地にパターン・
   データを書き込み、該ディスクリプタ・データ及び該パ
   ターン・データに連続した番地に転送データを書き込ん
   でＣＰＵからの起動によってＤＭＡ転送を開始し、 該パターン検出部が検出する該パターン・データを参照
   して、転送された該ディスクリプタ・データを該ストッ
   ク・レジスタに一旦ストアし、 転送データが最終番地になった時に該ストック・レジス
   タにストアされた該ディスクリプタ・データを該ディス
   クリプタ・レジスタに移し変え、 以降は該ディスクリプタ・レジスタにストアされたディ
   スクリプタ・データに従って上記の転送を行なうことを
   特徴とするＤＭＡ転送方式。