JPH09320177A - フレーム同期信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 フレーム同期信号を含む信号が入力されたと
きに不正規のフレーム同期信号があっても短時間で正規
のフレーム同期信号を確保すること。 【解決手段】 １フレームを周期としてデータ列に同期
するクロック信号を計数するカウンタ２を設ける。入力
信号のフレーム同期信号ＦＳＳをフレーム同期信号検出
回路１によって検出する。このフレーム同期パルスＦＳ
Ｐのタイミングでカウンタ２の計数値を第１のカウンタ
値保持回路３，４に交互に保持する。保持した値とカウ
ンタ２の計数値とを比較回路６，７で比較し、その差が
所定値以下のときに一致パルスＳＰ１又はＳＰ２を出力
する。その時点の計数値を第２のカウンタ値保持回路８
に保持する。この値とカウンタ２の計数値とから、フレ
ーム同期信号を確保してシンボルラッチ信号を得るよう
にしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フレーム同期信号
を持つ一定のビット長のフレームが連続して現れる信号
のフレーム同期信号処理回路に関する。

【０００２】

【従来の技術】例えばコンパクトディスク（以下、ＣＤ
という）の場合、２４個の情報シンボル（８ビット）と
８個のパリティシンボル（８ビット）の合計３２個のシ
ンボルに８ビットのサブコードが付加され、これらがＥ
ＦＭ（８−１４）変換されて、２４ビットのフレーム同
期信号及び３ビットの結合ビットとともに５８８チャネ
ルビットを１フレームとして記録されている。

【０００３】ＣＤを再生する場合には、フレーム同期信
号２４チャネルビットに続く１４チャネルビットの信号
を読み取り、８ビットのシンボルに変換する。そのた
め、読み出された信号から、フレーム同期信号を検出
し、これを基準として１４チャネルビットのＥＦＭ変換
されたシンボルを取り出す。従って、フレーム同期信号
の検出に間違いがあると、正しいシンボルを読み出すこ
とができない。

【０００４】従来のフレーム同期信号処理回路として
は、特公平７−７５１０１号公報に「ＣＤ再生用集積回
路」として記載されたものがある。このフレーム同期信
号処理回路を図４を用いて説明する。

【０００５】フレーム同期信号検出回路４１は、入力信
号に同期するクロック信号ＰＣＫによって読み込まれた
入力信号がフレーム同期信号ＦＳＳであるか否かを検出
する回路であり、フレーム同期信号を検出した時点で第
２のカウンタ４３とリセット回路４４にフレーム同期パ
ルスＦＳＰを送信するものである。

【０００６】第１のカウンタ４２は１フレーム分のクロ
ック信号ＰＣＫを計数するカウンタであり、リセット回
路４４より送られてくるリセット信号によりリセットさ
れる。このカウンタ４２の計数値に基づいてシンボルラ
ッチ信号ＳＬＳが生成される。

【０００７】第２のカウンタ４３は、１フレーム分のク
ロック信号ＰＣＫを計数するカウンタであり、フレーム
同期パルスＦＳＰによりリセットされ、１フレーム後に
フレーム同期パルスＦＳＰが来た場合はリセット回路４
４にフレーム同期パルスを出力する。

【０００８】リセット回路４４はウィンドウ制御回路４
５に制御されたフレーム同期パルスＦＳＰ、内挿パルス
発生回路４６からの内挿フレーム同期パルス、又は第２
のカウンタからの１フレーム後のフレーム同期パルスの
いずれかにより、第１のカウンタ４２をリセットするリ
セット信号を発生するものである。

【０００９】ウィンドウ制御回路４５は第１のカウンタ
４２の計数出力に基づいて、フレーム同期信号ＦＳＰを
通過させるかしないかを制御するものである。内挿パル
ス発生回路４６は、第１のカウンタの計数出力に基づい
て内挿フレーム同期パルスを出力するものである。

【００１０】次にこのフレーム同期信号検出回路の動作
について図５を参照しつつ説明する。まずフレーム同期
信号が正常である間の動作について説明する。ウィンド
ウ制御回路４５は第１のカウンタ４２の計数値に基づい
て、次のフレーム同期パルスが発生するであろうタイミ
ングでウィンドウを開く。リセット回路４４はこのウイ
ンドウによってフレーム同期信号検出回路４１によって
発生したフレーム同期パルスＦＳＰを通過させ、第１の
カウンタ４２をリセットする。

【００１１】又フレーム同期信号が欠落した場合には、
内挿パルス出力回路４６が第１のカウンタ４２の計数値
に基づいて、フレーム同期パルスを発生させ、リセット
回路４４を経由して第１のカウンタ４２をリセットす
る。こうすればフレーム同期信号が欠落してもほぼ正確
なタイミングでカウンタ４２がリセットされることとな
る。そして第１のカウンタ４２の値を用いてシンボルを
取り出すシンボルラッチ信号ＳＬＳを生成することがで
きる。

【００１２】サーチ等による外乱により、同期が乱れて
フレーム同期信号が変化した場合は、第２のカウンタ４
３は最初のフレーム同期パルスによってリセットされ、
１フレーム後に発生するパルスによってフレーム同期パ
ルスを取り込み、リセット回路４４にフレーム同期パル
スを送り、第１のカウンタ４２をリセットする。そして
ウィンドウの発生と内挿パルスの出力を変化後のフレー
ム同期信号に同期させる。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
方法では、フレーム同期信号は１フレームに一つしか存
在しないものと仮定しており、記録する装置の故障や欠
陥により不正規のフレーム同期信号がある場合を想定し
ていない。

【００１４】従来のフレーム同期信号の処理を示す図５
において（ａ）点までは規定のクロック信号ＰＣＫの回
数でフレーム同期パルスＦＳＰが来ていたが、（ｂ）点
において、外乱等によりフレーム同期パルスＦＳＰがウ
ィンドウ内に入らなくなってしまったとする。その後、
次の正規のフレーム同期パルスＦＳＰが（ｄ）点におい
て来る前に、破線で示す不正規のフレーム同期パルスＦ
ＳＰが（ｃ）点で発生したとする。そうすると第２のカ
ウンタ４３は、最初（ｂ）点でリセットがかかるが、
（ｃ）点でもリセットがかる。そのため（ｄ）点で正規
のフレーム同期パルスＦＳＰが来ても１フレーム後だと
判断しないので、第１のカウンタ４２をリセットしな
い。そのため、次の正規のフレーム同期パルスＦＳＰが
（ｅ）点で来てはじめて、第１のカウンタ４２が正しい
タイミングにリセットされる。

【００１５】そのため、（ｅ）点になって始めて正しい
シンボルラッチ信号ＳＬＳを発生させることができる。
もし常に正規のフレーム同期信号の間に不正規のフレー
ム同期信号があった場合には、従来の方法では永遠に正
規のフレーム同期信号を確保することができないという
欠点があった。

【００１６】本発明はこのような従来のフレーム同期信
号処理回路の問題点に鑑みてなされたものであって、不
正規のフレーム同期パルスが発生しても正規のフレーム
同期パルスが発生すれば、正しいシンボルラッチ信号を
発生させることができるようにすることを目的とする。

【００１７】

【課題を解決するための手段】正規のフレーム同期信号
と不正規のフレーム同期信号は同じ形をしているので、
信号の形によって、正規・不正規の判断することはでき
ない。しかし、正規のフレーム同期信号の場合は１フレ
ーム分のビットの後にも、フレーム同期信号が存在する
ので、正規・不正規の判断は１フレーム分のビットの後
にフレーム同期信号があるかどうかで判断することがで
きる。

【００１８】そのため本発明では、入力データ列の中か
らフレーム同期信号を検出し、フレーム同期パルスを出
力するフレーム同期信号検出回路と、前記入力データ列
に同期して作成されたクロック信号を入力し、１フレー
ム期間を周期として、前記クロック信号を計数するカウ
ンタと、前記カウンタの計数値を保持する複数の第１の
カウンタ値保持回路と、前記フレーム同期信号検出回路
により出力されるフレーム同期パルスによって、前記第
１のカウンタ値保持回路のいずれかに順次前記カウンタ
の値を保持するように指示する指示回路と、前記フレー
ム同期信号検出回路により出力されるフレーム同期パル
ス発生時の前記カウンタの計数値と、前記第１のカウン
タ値保持回路の保持している計数値とを比較し、その値
の差が設定した範囲内の場合に一致パルスを出力する比
較回路と、前記比較回路からの前記一致パルスによって
前記カウンタの値を保持する第２のカウンタ値保持回路
と、を具備することを特徴とするものである。

【００１９】このような特徴を有する本発明によれば、
フレーム同期信号検出回路によってフレーム同期信号を
検出してそのタイミングで複数の第１のカウンタ値保持
回路を動作させている。又カウンタは１フレーム期間を
周期として動作するフリーカウンタであって、正しいフ
レーム周期が続く場合にはその同期信号が得られるタイ
ミングでのカウンタ値はほぼ同一となる。従って第１の
カウンタ値保持回路によりフレーム同期信号が得られる
時点でのカウンタ値を保持しておき、これを現在のカウ
ンタ値と比較することにより正しいフレーム同期信号を
検出するようにしている。こうすれば正当なフレーム同
期信号の位置を素早く捕獲することができる。

【００２０】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を用いて説明する。 （実施の形態）図１は本発明の実施の形態を示すブロッ
ク図である。フレーム同期信号検出回路１は、入力信号
に同期するクロック信号ＰＣＫによって読み込まれた入
力信号がフレーム同期信号ＦＳＳであるか否かを判断す
る回路であり、フレーム同期信号ＦＳＳを検出した時点
で指示回路５、比較回路６、比較回路７にフレーム同期
パルスＦＳＰを送信する。

【００２１】カウンタ２は１フレーム分のクロック信号
ＰＣＫを計数するカウンタであり、１フレーム分のクロ
ック信号ＰＣＫを計数すれば自動的に１に戻り、繰り返
しクロック信号ＰＣＫを計数する。このカウンタ２はフ
レーム同期パルスＦＳＰによってリセットされない。従
って正規の信号が入力されている限り現在の計数値と１
フレーム前の計数値とがほぼ一致するが、その値自体は
確定していない。

【００２２】第１のカウンタ値保持回路３及び第１のカ
ウンタ値保持回路４は、指示回路５で選択されて送られ
てきたフレーム同期パルスＦＳＰが入力される毎にカウ
ンタ２の値を保持する回路である。

【００２３】指示回路５は、フレーム同期信号ＦＳＰを
第１のカウンタ値保持回路３と第１のカウンタ値保持回
路４に交互に送る回路である。又交互に送るため、次に
どちらの第１のカウンタ値保持回路にフレーム同期信号
ＦＳＰを送るかの情報を保持し、フレーム同期信号ＦＳ
Ｐを送る毎に情報を更新する。

【００２４】比較回路６はフレーム同期パルスＦＳＰが
フレーム同期信号検出回路１から送信された時に、カウ
ンタ２の値と第１のカウンタ値保持回路３の値とを比較
し、ある決めた差、例えば「３」以下の場合にはフレー
ム同期パルスＦＳＰを一致パルスＳＰ１として通過さ
せ、第２のカウンタ値保持回路８に送信する。

【００２５】比較回路７はフレーム同期パルスＦＳＰが
フレーム同期信号検出回路１から送信されたときに、カ
ウンタ２の値と第１のカウンタ値保持回路４の値とを比
較し、ある決めた差、例えば「３」以下の場合にはフレ
ーム同期パルスＦＳＰを一致パルスＳＰ２として通過さ
せ、第２のカウンタ値保持回路８に送信する。

【００２６】第２のカウンタ値保持回路８は、比較回路
６、比較回路７からの一致パルス（ＳＰ１又はＳＰ２）
によってカウンタ２の値を保持する。

【００２７】又、カウンタ２と第２のカウンタ値保持回
路８のカウンタ値との差からフレーム同期信号に続くシ
ンボルをラッチするシンボルラッチ信号ＳＬＳを生成す
ることができる（図示せず）。

【００２８】次に図１に示された回路の動作を図２を用
いて説明する。図２では簡単化のため、フレーム同期信
号は５ビット、情報シンボルは４ビットで構成されてい
るとし、１フレームは１００情報シンボルからなるとす
ると１フレームの長さはフレーム同期信号を含めて４０
５ビットになる。

【００２９】又比較回路６は、カウンタ２と第１のカウ
ンタ値保持回路３の値が３以下の時にフレーム同期パル
スＦＳＰを一致パルスＳＰ１として通過させるとする。
同様に比較回路７は、カウンタ２と第１のカウンタ値保
持回路４の値の差が３以下のとき、フレーム同期パルス
ＦＳＰを一致パルスＳＰ２として通過させる。

【００３０】フレーム同期信号検出回路１は、フレーム
同期信号ＦＳＳが入力されるとフレーム同期パルスＦＳ
Ｐを発生する。フレーム同期パルスＦＳＰは指示回路５
と比較回路６、比較回路７に送られる。指示回路５で
は、第１のカウンタ値保持回路３及び４に交互にフレー
ム同期パルスＦＳＰを送るために保持している情報を参
照して、第１のカウンタ値保持回路３又は４にフレーム
同期パルスＦＳＰを送る。今回は内部の情報が「３（第
１のカウンタ値保持回路３）」であるとすると、第１の
カウンタ値保持回路３（図２ではＣＶＨ３として示す）
にフレーム同期パルスＦＳＰを送る。そして、指示回路
５の内部の情報を「４（第１のカウンタ値保持回路４、
図中ＣＶＨ４）」に変える。第１のカウンタ値保持回路
３は、指示回路５から送られてきたフレーム同期パルス
によって、カウンタ２の値「２４」を取り込む。更新さ
れる前の第１のカウンタ値保持回路３の値（この場合は
「０」）とカウンタ２の値（この場合は「２４」）の差
は４以上であるので、比較回路６はフレーム同期信号Ｆ
ＳＰを通過させない。

【００３１】比較回路７の場合も、比較回路６と同様に
第１のカウンタ値保持回路４（図２ではＣＶＨ４）の値
「０」と、カウンタ２の値「２４」の差は、３以下でな
いのでフレーム同期パルスＦＳＰは通過させない。

【００３２】１フレーム後、フレーム同期信号検出回路
１は再びフレーム同期信号ＦＳＳが入力されると、フレ
ーム同期パルスＦＳＰを発生し、指示回路５，比較回路
６，比較回路７に送る。指示回路５では内部の状態を参
照して、今回は第１のカウンタ値保持回路４にフレーム
同期パルスＦＳＰを送る。そして内部の情報を「３（第
１のカウンタ値保持回路３）」に変える。第１のカウン
タ値保持回路４は、指示回路５から送られてきたフレー
ム同期パルスによって、カウンタ２の値「２４」を取り
込む。

【００３３】このとき第１のカウンタ値保持回路３の値
（この場合は「２４」）とカウンタ２の値（この場合は
「２４」）を比較すると、差が３以下であるので比較回
路６はフレーム同期パルスＦＳＰを通過させ、第２のカ
ウンタ値保持回路８に一致パルスＳＰ１として送る。比
較回路７の場合は、更新される直前の第１のカウンタ値
保持回路４の値は「０」、カウンタ２の値は「２４」で
あり、その差は４以上であるので、フレーム同期パルス
ＦＳＰは通過させない。第２のカウンタ値保持回路８は
比較回路６から通過してきた一致パルスＳＰ１（フレー
ム同期パルスＦＳＰによってカウンタ２の値「２４」を
取り込む。

【００３４】更に１フレーム後に同様の処理が行われ、
第１のカウンタ値保持回路４の計数値が「２４」である
ため、一致パルスＳＰ２を出力する。第２のカウンタ値
保持回路８はこの一致パルスＳＰ２によってカウンタ２
の値「２４」を取り込む。

【００３５】以上の動作は、フレーム同期信号が正常に
到来、及び検出された場合であるが、ディスクの傷等で
フレーム同期信号が欠落した場合は、第２のカウンタ値
保持回路８の値は更新されない。従って一番最後に取り
込まれた第２のカウンタ値保持回路８の値とカウンタ２
の値とを比較して、その差からシンボルをラッチする信
号ＳＬＳを生成する。

【００３６】次に図３を用いて不正規なフレーム同期信
号があった場合の動作について説明する。従来例と同様
に（ａ）点までは規定のクロック信号ＰＣＫの回数でフ
レーム同期信号ＦＳＰが来ていたが、（ｂ）点におい
て、外乱等によりフレーム同期パルスＦＳＰがずれてし
まったとする。その後、次の正規のフレーム同期パルス
ＦＳＰが（ｄ）点に来る前に、不正なフレーム同期信号
が（ｃ）点で発生したとする。

【００３７】（ｂ）点において、カウンタ２の値「３０
０」はまず、直前の第１のカウンタ値保持回路３の値
「１００」と第１のカウンタ値保持回路４の値「１０
０」と比較されるが、どちらとも値が規定の差「３」以
上に違うので、第２のカウンタ値保持回路８には一致パ
ルスは送られない。そして、その時点のカウンタ２の値
「３００」は第１のカウンタ値保持回路３に取り込まれ
る。

【００３８】そして不正規のフレーム同期パルスが
（ｃ）点において発生した時も同様に、カウンタ２の値
「１５０」はまず、直前の第１のカウンタ値保持回路３
の値「３００」と比較回路６でも比較され、又第１のカ
ウンタ値保持回路４の値「１００」と比較回路７で比較
されるが、どちらとも値が規定の差「３」以上に違うの
で、第２のカウンタ値保持回路８には一致パルスは送ら
れない。そして、その時点のカウンタ２の値「１５０」
は第１のカウンタ値保持回路４に取り込まれる。次に正
規のフレーム同期パルスＦＳＰが（ｄ）点で発生した
時、カウンタ２の値「３００」はまず、第１のカウンタ
値保持回路３の値「３００」、第１のカウンタ保持回路
４の値「１５０」と比較される。このときは第１のカウ
ンタ値保持回路３との差は、規定した大きさ「３」より
も小さいので、比較回路６より一致パルスＳＰ１が第２
のカウンタ値保持回路８に送られ、カウンタ２の値「３
００」が第２のカウンタ値保持回路８に取り込まれる。

【００３９】本発明の実施の形態では入力信号に含まれ
るシンボルのラッチ信号は第２のカウンタ値保持回路８
とカウンタ２の値の差から生成されるので、本実施の形
態では（ｄ）の時点で正しいシンボルのラッチ信号を生
成することができる。つまり、（ｄ）の時点で正規のフ
レーム同期信号を捕獲することができている。従来例で
は次の正規フレーム同期信号が入力される（ｅ）の時点
になってフレーム同期信号を捕獲することができる。こ
の場合には指示回路４は順次第１のカウンタ値保持回路
３，４に交互にフレーム同期信号ＥＳＰを転送するもの
とする。

【００４０】尚以上の説明では、第１のカウンタ値保持
回路が２つの場合を説明したが、３つ以上の場合でも同
様に実施可能である。正規のフレーム同期信号の間にｎ
個の不正規のフレーム同期信号があるとするとｎ＋１個
の第１のカウンタ値保持回路を使用することによって、
素早く正規のフレーム同期信号を確保することができ
る。

【００４１】又以上の説明では、カウンタと第１のカウ
ンタ値保持回路の値の差が、３以下の場合に比較回路か
らパルスが生成される場合を説明したが、３以外の値以
下の場合でも同様に実現可能である。又この値は一定で
ある必要はなく、比較回路からの一致パルスが連続して
数フレーム生成されているかどうかなどによって、値を
変えてもよい。

【００４２】又以上の説明では、フレーム同期信号が５
ビット、情報シンボルが４ビットの場合を説明したが、
同じ長さのフレームが繰り返し現れるような信号の場合
は、任意の長さのフレーム同期信号、又は情報シンボル
であっても同様に実現可能である。

【００４３】

【発明の効果】以上のように本発明によれば、不正規の
フレーム同期信号が存在する場合でも、フレーム同期信
号パルスが発生した時点でのカウンタの値を保持し、そ
の値と、その後のフレーム同期信号パルスが発生した時
点でのカウンタの値を比較することによって、正当なフ
レーム同期信号の位置を素早く捕獲することができる。

【００４４】又正規のフレーム同期信号の間に不正規の
フレーム同期信号が続けて発生した場合にも、正規のフ
レーム信号を検出してフレーム同期信号を確保すること
ができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施形態によるフレーム同期信号処
理回路の構成を示すブロック図である。

【図２】本実施形態によるフレーム同期信号処理回路の
動作を示すタイムチャートである。

【図３】本実施形態によるフレーム同期信号処理回路に
不正規のフレーム同期信号が入力された場合の動作を示
すタイムチャートである。

【図４】従来のフレーム同期信号処理回路の一例を示す
ブロック図である。

【図５】図４に示された従来例のフレーム同期信号処理
回路に不正規のフレーム同期信号が加わったときの動作
を示すタイムチャートである。

【符号の説明】

１ フレーム同期信号検出回路 ２ カウンタ ３，４ 第１のカウンタ値保持回路 ５ 指示回路 ６，７ 比較回路 ８ 第２のカウンタ値保持回路 ４１ フレーム同期信号検出回路 ４２ 第１のカウンタ ４３ 第２のカウンタ ４４ リセット回路 ４５ ウィンドウ制御回路 ４６ 内挿パルス発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力データ列の中からフレーム同期信号
   を検出し、フレーム同期パルスを出力するフレーム同期
   信号検出回路と、 前記入力データ列に同期して作成されたクロック信号を
   入力し、１フレーム期間を周期として、前記クロック信
   号を計数するカウンタと、 前記カウンタの計数値を保持する複数の第１のカウンタ
   値保持回路と、 前記フレーム同期信号検出回路により出力されるフレー
   ム同期パルスによって、前記第１のカウンタ値保持回路
   のいずれかに順次前記カウンタの値を保持するように指
   示する指示回路と、 前記フレーム同期信号検出回路により出力されるフレー
   ム同期パルス発生時の前記カウンタの計数値と、前記第
   １のカウンタ値保持回路の保持している計数値とを比較
   し、その値の差が設定した範囲内の場合に一致パルスを
   出力する比較回路と、 前記比較回路からの前記一致パルスによって前記カウン
   タの値を保持する第２のカウンタ値保持回路と、を具備
   することを特徴とするフレーム同期信号処理回路。