JPH09320803A - Resistor - Google Patents
ResistorInfo
- Publication number
- JPH09320803A JPH09320803A JP8134618A JP13461896A JPH09320803A JP H09320803 A JPH09320803 A JP H09320803A JP 8134618 A JP8134618 A JP 8134618A JP 13461896 A JP13461896 A JP 13461896A JP H09320803 A JPH09320803 A JP H09320803A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- substrate
- resistor
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高密度配線回路に
用いられる抵抗器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor used in a high density wiring circuit.
【0002】[0002]
【従来の技術】従来の抵抗器は、特開平4−10230
2号に開示されたものが知られている。2. Description of the Related Art A conventional resistor is disclosed in Japanese Patent Laid-Open No. 10230/1992.
The one disclosed in No. 2 is known.
【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.
【0004】図8は従来の抵抗器の断面図である。図8
において、1は絶縁基板である。2は絶縁基板1の上面
の左右両端部に設けられた第1の上面電極層である。3
は第1の上面電極層2に一部が重畳するように設けられ
た抵抗層である。4は抵抗層3のみの全体を覆うように
設けられた第1の保護層である。5は抵抗値を修正する
ために抵抗層3および第1の保護層4に設けられたトリ
ミング溝である。6は第1の保護層4の上面にのみ設け
られた第2の保護層である。7は第1の上面電極層2の
上面に絶縁基板1の幅一杯まで延びるように設けられた
第2の上面電極層である。8は絶縁基板1の側面に設け
られた側面電極層である。9,10は第2の上面電極層
7および側面電極層8の表面に設けられたニッケルめっ
き層、はんだめっき層である。このとき、はんだめっき
層10は、第2の保護層6よりも低く設けられているも
のである。つまり、従来の抵抗器は、第2の保護層6が
一番高く設けられているものである。FIG. 8 is a sectional view of a conventional resistor. FIG.
In, 1 is an insulating substrate. Reference numeral 2 is a first upper surface electrode layer provided on the left and right ends of the upper surface of the insulating substrate 1. 3
Is a resistance layer provided so as to partially overlap the first upper surface electrode layer 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 is a trimming groove provided in the resistance layer 3 and the first protective layer 4 for correcting the resistance value. Reference numeral 6 is a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a second upper electrode layer provided on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1. Reference numeral 8 denotes a side surface electrode layer provided on the side surface of the insulating substrate 1. Reference numerals 9 and 10 denote nickel plating layers and solder plating layers provided on the surfaces of the second upper electrode layer 7 and the side electrode layers 8, respectively. At this time, the solder plating layer 10 is provided lower than the second protective layer 6. That is, in the conventional resistor, the second protective layer 6 is provided highest.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、第2の保護層6がはんだめっき層10よ
りも高く設けられているため、抵抗器の絶縁基板1の下
面のみでしか実装基板(図示せず)に装着できず、この
抵抗器の上下面を問わずに実装するバルク実装等におけ
る一括実装機にて実装基板に自動実装できないという課
題を有していた。However, in the above-mentioned conventional structure, since the second protective layer 6 is provided higher than the solder plating layer 10, only the lower surface of the insulating substrate 1 of the resistor is mounted on the mounting substrate. There is a problem that it cannot be mounted on a mounting board (not shown) and cannot be automatically mounted on a mounting board by a collective mounting machine such as bulk mounting which mounts the resistor regardless of the upper and lower surfaces.
【0006】本発明は、上記課題を解決するもので、抵
抗器の基板の上下面のいずれにおいても実装基板に装着
できる抵抗器を提供することを目的とするものである。The present invention solves the above problems, and an object of the present invention is to provide a resistor which can be mounted on a mounting substrate on either the upper or lower surface of the substrate of the resistor.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板の側面に前記上面電極層の一部の上面
に重畳して電気的に接続するとともにその重畳した部位
が前記保護層より突出するように設けられた側面電極層
とからなるように構成したものである。In order to achieve the above-mentioned object, the present invention is designed so that a part of the upper surface of the upper electrode layer is superposed on the side surface of the substrate and electrically connected to the side surface of the substrate, and the superposed portion is the protection layer. And a side surface electrode layer provided so as to project from the layer.
【0008】[0008]
【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の側部に設けられた一対の
上面電極層と、前記上面電極層と電気的に接続するよう
に設けられた抵抗層と、少なくとも前記抵抗層を覆うよ
うに設けられた保護層と、前記基板の側面に前記上面電
極層の一部の上面に重畳して電気的に接続するとともに
その重畳した部位が前記保護層より突出するように設け
られた側面電極層とからなるものである。BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention electrically connects a substrate, a pair of upper surface electrode layers provided on a side portion of the upper surface of the substrate, and the upper surface electrode layer. And the protective layer provided so as to cover at least the resistive layer, and the electrical connection is made by superposing on the upper surface of a part of the upper surface electrode layer on the side surface of the substrate. And a side surface electrode layer provided so as to project from the protective layer.
【0009】また、請求項2に記載の発明は、基板と、
前記基板の上面および下面の側部に設けられたそれぞれ
一対の上面および裏面電極層と、前記上面電極層と電気
的に接続するように設けられた抵抗層と、少なくとも前
記抵抗層を覆うように設けられた保護層と、前記基板の
側面に前記裏面電極層と前記上面電極層の一部の上面に
重畳して電気的に接続するとともにその重畳した部位が
前記保護層より突出するように設けられた側面電極層と
からなるものである。The invention according to claim 2 includes a substrate,
A pair of upper and lower electrode layers respectively provided on the upper and lower sides of the substrate, a resistive layer electrically connected to the upper electrode layer, and at least the resistive layer. A protective layer is provided and is provided on the side surface of the substrate so as to overlap and electrically connect to the upper surfaces of the back electrode layer and a part of the upper electrode layer, and the overlapped portion protrudes from the protective layer. And a side electrode layer formed on the side surface.
【0010】また、請求項3に記載の発明は、請求項1
または2記載の上面電極層に重畳した側面電極層は、保
護層より5μm以上突出したものである。The invention described in claim 3 is the same as claim 1
Alternatively, the side surface electrode layer, which is superposed on the upper surface electrode layer described in 2, is protruded by 5 μm or more from the protective layer.
【0011】また、請求項4に記載の発明は、請求項1
または2記載の側面電極層は、保護層の上面の一部に重
畳するように設けられてなるものである。The invention described in claim 4 is the same as claim 1.
Alternatively, the side surface electrode layer described in 2 is provided so as to overlap a part of the upper surface of the protective layer.
【0012】また、請求項5に記載の発明は、請求項4
記載の保護層は上面電極層の上面の一部または全部を覆
うように設けられてなるものである。The invention described in claim 5 is the same as the invention in claim 4.
The protective layer described is provided so as to cover a part or all of the upper surface of the upper electrode layer.
【0013】以上の構成により、抵抗器の基板の上下面
のいずれにおいても実装基板に装着できるという作用を
有するものである。With the above structure, the resistor can be mounted on the mounting substrate on either the upper or lower surface of the substrate.
【0014】(実施の形態1)以下、本発明の一実施の
形態について、図面を参照しながら説明する。(First Embodiment) An embodiment of the present invention will be described below with reference to the drawings.
【0015】図1は本発明の一実施の形態における抵抗
器の断面図である。図1において、21はアルミナ等か
らなる基板である。22は基板21の上面の側部に設け
られた銀とガラスとの混合材料等からなる一対の上面電
極層で、好ましくは基板21の側端まで設けるものであ
る。23は基板21の上面に上面電極層22に重畳して
電気的に接続するように設けられた酸化ルテニウムとガ
ラスとの混合材料等からなる抵抗層である。24は少な
くとも抵抗層23の上面を覆うように設けられたホウケ
イ酸鉛系ガラス等からなる保護層である。25は基板2
1の側面に上面電極層22の一部の上面に重畳して電気
的に接続するとともにその重畳した部位が保護層24よ
り突出するように設けられた銀とガラスとの混合材料等
からなる側面電極層で、この側面電極層25の稜線は、
丸みを有している。26は必要により側面電極層25を
覆うように設けられたニッケルめっき等からなるバリア
層である。27は必要によりバリア層26を覆うように
設けられたはんだ層で、好ましくははんだ層27の稜線
は丸みを有している。FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention. In FIG. 1, reference numeral 21 is a substrate made of alumina or the like. Reference numeral 22 denotes a pair of upper surface electrode layers made of a mixed material of silver and glass, which are provided on the side portions of the upper surface of the substrate 21, and are preferably provided up to the side edges of the substrate 21. Reference numeral 23 is a resistance layer made of a mixed material of ruthenium oxide and glass and provided on the upper surface of the substrate 21 so as to overlap with the upper surface electrode layer 22 so as to be electrically connected. Reference numeral 24 is a protective layer made of lead borosilicate glass or the like provided so as to cover at least the upper surface of the resistance layer 23. 25 is the substrate 2
A side surface made of a mixed material of silver and glass or the like, which is provided so as to overlap a part of the upper surface of the upper surface electrode layer 22 and electrically connect to the side surface of the upper side electrode 1 and to project the overlapping portion from the protective layer 24. In the electrode layer, the ridgeline of the side surface electrode layer 25 is
It has roundness. Reference numeral 26 is a barrier layer made of nickel plating or the like, which is provided so as to cover the side surface electrode layer 25 if necessary. Reference numeral 27 denotes a solder layer provided so as to cover the barrier layer 26 if necessary, and preferably the ridge line of the solder layer 27 has a roundness.
【0016】以上のように構成された抵抗器について、
以下にその製造方法を図面を参照しながら説明する。Regarding the resistor configured as described above,
Hereinafter, the manufacturing method will be described with reference to the drawings.
【0017】図2、図3は本発明の一実施の形態におけ
る抵抗器の製造方法を示す工程図である。2 and 3 are process diagrams showing a method of manufacturing a resistor according to an embodiment of the present invention.
【0018】まず、図2(a)に示すように、縦横の分
割溝31を有するアルミナ等からなるシート32の分割
溝31を跨ぐように銀とガラスとの混合ペースト材料を
スクリーン印刷・乾燥して、ベルト式連続焼成炉によっ
て約850℃の温度で、約45分のプロファイルによっ
て焼成し、上面電極層33を形成する。First, as shown in FIG. 2A, a mixed paste material of silver and glass is screen-printed and dried so as to straddle the dividing grooves 31 of a sheet 32 made of alumina or the like having vertical and horizontal dividing grooves 31. Then, the upper surface electrode layer 33 is formed by firing in a belt type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes.
【0019】次に、図2(b)に示すように、上面電極
層33間を電気的に接続するように、酸化ルテニウムと
ガラスとの混合ペースト材料を上面電極層33の一部に
重畳するようにシート32の上面にスクリーン印刷・乾
燥して、ベルト式連続焼成炉により約850℃の温度
で、約45分のプロファイルによって焼成し、抵抗層3
4を形成する。Next, as shown in FIG. 2B, a mixed paste material of ruthenium oxide and glass is superposed on a part of the upper electrode layer 33 so as to electrically connect the upper electrode layers 33. As described above, the resistance layer 3 is screen-printed on the upper surface of the sheet 32, dried, and fired in a belt-type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes.
4 is formed.
【0020】次に、図2(c)に示すように、抵抗層3
4の抵抗値を修正するために、レーザ等により、トリミ
ングし、トリミング溝35を形成する。このとき、トリ
ミングをする前に、少なくともガラス等によりプリコー
ト(図示せず)した後に、プリコートの上面よりレーザ
等によりプリコートおよび抵抗層34をトリミングして
トリミング溝34を形成してもよい。Next, as shown in FIG. 2C, the resistance layer 3
In order to correct the resistance value of No. 4, the trimming groove 35 is formed by trimming with a laser or the like. At this time, before trimming, at least a precoat (not shown) of glass or the like may be performed, and then the precoat and the resistance layer 34 may be trimmed from the upper surface of the precoat by laser or the like to form the trimming groove 34.
【0021】次に、図2(d)に示すように、抵抗層3
4の上面を完全に覆うように、ホウケイ酸鉛系ガラスペ
ーストをスクリーン印刷・乾燥して、ベルト式連続焼成
炉により約850℃の温度で、約45分のプロファイル
によって焼成し、保護層36を形成する。Next, as shown in FIG. 2D, the resistance layer 3
The lead borosilicate glass paste was screen-printed and dried so as to completely cover the upper surface of No. 4, and baked by a belt type continuous baking furnace at a temperature of about 850 ° C. for about 45 minutes to form the protective layer 36. Form.
【0022】次に、図3(a)に示すように、基板側面
から上面電極層33が露出するようにシート32の分割
溝31に沿って分割して、短冊状の基板37を形成す
る。Next, as shown in FIG. 3A, a strip-shaped substrate 37 is formed by dividing along the dividing groove 31 of the sheet 32 so that the upper surface electrode layer 33 is exposed from the side surface of the substrate.
【0023】次に、図3(b)に示すように、短冊状の
基板37の側面に、上面電極層33の一部に重畳すると
ともに、その重畳した部位が保護層36より突出するよ
うに銀とガラスとの混合ペースト材料をローラー転写印
刷・乾燥して、ベルト式連続焼成炉によって約600℃
の温度で、約45分のプロファイルによって焼成し、側
面電極層38を形成した。Next, as shown in FIG. 3B, a part of the upper surface electrode layer 33 is superposed on the side surface of the strip-shaped substrate 37, and the superposed portion is projected from the protective layer 36. Roller transfer printing and drying of the mixed paste material of silver and glass, about 600 ℃ in the belt type continuous firing furnace
Then, the side surface electrode layer 38 was formed by firing at a temperature of about 45 minutes with a profile of about 45 minutes.
【0024】次に、図3(c)に示すように、短冊状の
基板37を個片に分割して、個片状の基板39を形成す
る。Next, as shown in FIG. 3C, the strip-shaped substrate 37 is divided into individual pieces to form individual substrate 39.
【0025】最後に、必要により、上面電極層33の露
出部および側面電極層38を覆うようにニッケルめっき
等からなるバリア層(図示せず)を形成するとともに、
このバリア層を覆うようにスズと鉛の合金めっき等から
なるはんだ層(図示せず)を形成して、抵抗器を製造す
るものである。Finally, if necessary, a barrier layer (not shown) made of nickel plating or the like is formed so as to cover the exposed portion of the upper surface electrode layer 33 and the side surface electrode layer 38, and
A solder layer (not shown) made of tin-lead alloy plating or the like is formed so as to cover the barrier layer to manufacture a resistor.
【0026】なお、本発明の一実施の形態では保護層の
材料は銀とガラスとの混合材料として説明したが、これ
はエポキシ系樹脂材料等としても同様である。In the embodiment of the present invention, the material of the protective layer has been described as a mixed material of silver and glass, but the same applies to an epoxy resin material or the like.
【0027】また、本発明の一実施の形態では側面電極
層の材料は銀とガラスとの混合材料として説明したが、
これはニッケル系フェノール樹脂材料等としても同様で
ある。Further, in the embodiment of the present invention, the material of the side electrode layer is described as a mixed material of silver and glass.
This also applies to nickel-based phenol resin materials and the like.
【0028】以上のように構成、製造された抵抗器につ
いて、以下にその特性を比較したものを説明する。With respect to the resistors constructed and manufactured as described above, those whose characteristics are compared will be described below.
【0029】(実験方法)自動実装機(松下電器産業株
式会社製、パナサートMv2)でバルク1by1カセッ
ト搭載し自動実装を実施した後、200〜250℃で1
0〜30秒間リフロー半田付けして、実装基板に実装し
た。(Experimental Method) A bulk 1 by 1 cassette was mounted on an automatic mounting machine (Panasert Mv2 manufactured by Matsushita Electric Industrial Co., Ltd.) to perform automatic mounting, and then 1 at 200 to 250 ° C.
Reflow soldering was performed for 0 to 30 seconds, and the resultant was mounted on a mounting board.
【0030】このとき、約半数が抵抗器の上面で実装さ
れることになる。 (良否判断)チップ立ちについては、図4(a)に示す
通り、半田付けランドパターンの片側にしか半田が付か
ないかどうかを良否の判断基準とした。At this time, about half are mounted on the upper surface of the resistor. (Judgment of Pass / Fail) Regarding the chip standing, as shown in FIG. 4A, whether or not the solder is attached to only one side of the soldering land pattern was used as a pass / fail judgment criterion.
【0031】θズレについては、図4(b)に示す通
り、半田付けランドパターン上で抵抗器が0.2度以上
回転するかどうかを良否の判断基準とした。As for the θ deviation, as shown in FIG. 4B, whether or not the resistor rotates by 0.2 degrees or more on the soldering land pattern is used as a criterion for acceptability.
【0032】(実験結果1)以下、(表1)に側面電極
層の保護層からの突出寸法と実装不良数の実験結果を示
す。(Experimental Result 1) In the following, (Table 1) shows experimental results of the dimension of protrusion of the side surface electrode layer from the protective layer and the number of mounting defects.
【0033】[0033]
【表1】 [Table 1]
【0034】(表1)より明らかなように、本実施の形
態における抵抗器は、側面電極層が保護層から5μm以
上突出して設けてあるので、実装不良数が従来例より少
ない。As is clear from (Table 1), in the resistor according to the present embodiment, the side electrode layer is provided so as to project by 5 μm or more from the protective layer, so that the number of mounting defects is smaller than in the conventional example.
【0035】(実施の形態2)図5は本発明の他の実施
の形態における抵抗器の断面図である。(Second Embodiment) FIG. 5 is a sectional view of a resistor according to another embodiment of the present invention.
【0036】図5において、51はアルミナ等からなる
基板である。52は基板51の上面の側部に設けられた
銀とガラスとの混合材料等からなる一対の上面電極層
で、好ましくは基板51の側端まで設けるものである。
53は基板51の下面の側部に設けられた銀とガラスと
の混合材料等からなる一対の裏面電極層で、好ましくは
基板51の側端まで設けるものである。54は基板51
の上面に上面電極層52に重畳して電気的に接続するよ
うに設けられた酸化ルテニウムとガラスとの混合材料等
からなる抵抗層である。55は少なくとも抵抗層54の
上面を覆うように設けられたホウケイ酸鉛系ガラス等か
らなる保護層である。56は基板51の側面に上面電極
層52の一部の上面に重畳して電気的に接続するととも
にその重畳した部位が保護層55より突出するように設
けられた銀とガラスとの混合材料等からなる側面電極層
で、この側面電極層56の稜線は、丸みを有している。
57は必要により側面電極層56を覆うように設けられ
たニッケルめっき等からなるバリア層である。58は必
要によりバリア層57を覆うように設けられたはんだ層
で、好ましくははんだ層58の稜線は丸みを有してい
る。In FIG. 5, reference numeral 51 is a substrate made of alumina or the like. Reference numeral 52 denotes a pair of upper surface electrode layers made of a mixed material of silver and glass or the like, which is provided on the side portion of the upper surface of the substrate 51, and is preferably provided up to the side edge of the substrate 51.
Reference numeral 53 denotes a pair of back electrode layers made of a mixed material of silver and glass and provided on the side surface of the lower surface of the substrate 51, preferably provided up to the side edges of the substrate 51. 54 is a substrate 51
Is a resistance layer made of a mixed material of ruthenium oxide and glass and provided on the upper surface of the above so as to overlap with the upper surface electrode layer 52 and be electrically connected. Reference numeral 55 is a protective layer made of lead borosilicate glass or the like provided so as to cover at least the upper surface of the resistance layer 54. 56 is a mixed material of silver and glass, which is provided on the side surface of the substrate 51 so as to overlap with and electrically connect to a part of the upper surface of the upper electrode layer 52, and the overlapped portion projects from the protective layer 55. The side surface electrode layer is made of, and the ridge line of the side surface electrode layer 56 has a roundness.
Reference numeral 57 is a barrier layer made of nickel plating or the like provided so as to cover the side surface electrode layer 56 as necessary. Reference numeral 58 denotes a solder layer provided so as to cover the barrier layer 57 if necessary, and preferably the ridge line of the solder layer 58 has a roundness.
【0037】以上のように構成された抵抗器について、
以下にその製造方法を図面を参照しながら説明する。With respect to the resistor configured as described above,
Hereinafter, the manufacturing method will be described with reference to the drawings.
【0038】図6、図7は本発明の他の実施の形態にお
ける抵抗器の製造方法を示す工程図である。6 and 7 are process drawings showing a method of manufacturing a resistor according to another embodiment of the present invention.
【0039】まず、図6(a)に示すように、上下面に
縦横の分割溝61を有するアルミナ等からなるシート6
2の分割溝61を跨ぐように銀とガラスとの混合ペース
ト材料をスクリーン印刷・乾燥し、このシート62を反
転してシート62の分割溝(図示せず)を跨ぐように銀
とガラスとの混合ペースト材料をスクリーン印刷・乾燥
して、ベルト式連続焼成炉によって約850℃の温度
で、約45分のプロファイルによって焼成し、上面電極
層63および裏面電極層64を形成する。First, as shown in FIG. 6A, a sheet 6 made of alumina or the like having vertical and horizontal dividing grooves 61 on its upper and lower surfaces.
The mixed paste material of silver and glass is screen-printed and dried so as to straddle the two dividing grooves 61, and this sheet 62 is inverted to form a mixture of silver and glass so as to straddle the dividing grooves (not shown) of the sheet 62. The mixed paste material is screen-printed, dried, and fired in a belt-type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes to form a top electrode layer 63 and a back electrode layer 64.
【0040】次に、図6(b)に示すように、上面電極
層63間を電気的に接続するように、酸化ルテニウムと
ガラスとの混合ペースト材料を上面電極層63の一部に
重畳するようにシート32の上面にスクリーン印刷・乾
燥して、ベルト式連続焼成炉により約850℃の温度
で、約45分のプロファイルによって焼成し、抵抗層6
5を形成する。Next, as shown in FIG. 6B, a mixed paste material of ruthenium oxide and glass is superposed on a part of the upper surface electrode layer 63 so as to electrically connect the upper surface electrode layers 63. As described above, the upper surface of the sheet 32 is screen-printed, dried, and fired in a belt-type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes to form the resistance layer 6
5 is formed.
【0041】次に、図6(c)に示すように、抵抗層6
5の抵抗値を修正するために、レーザ等により、トリミ
ングし、トリミング溝66を形成する。このとき、トリ
ミングをする前に、少なくともガラス等によりプリコー
ト(図示せず)した後に、プリコートの上面よりレーザ
等によりプリコートおよび抵抗層65をトリミングして
トリミング溝66を形成してもよい。Next, as shown in FIG. 6C, the resistance layer 6
In order to correct the resistance value of No. 5, the trimming groove 66 is formed by trimming with a laser or the like. At this time, before trimming, at least after precoating (not shown) with glass or the like, the precoat and the resistance layer 65 may be trimmed from the upper surface of the precoat with a laser or the like to form the trimming groove 66.
【0042】次に、図6(d)に示すように、抵抗層6
5の上面を完全に覆うように、ホウケイ酸鉛系ガラスペ
ーストをスクリーン印刷・乾燥して、ベルト式連続焼成
炉により約850℃の温度で、約45分のプロファイル
によって焼成し、保護層67を形成する。Next, as shown in FIG. 6D, the resistance layer 6
The lead borosilicate glass paste was screen-printed and dried so as to completely cover the upper surface of No. 5, and fired in a belt-type continuous firing furnace at a temperature of about 850 ° C. for about 45 minutes to form a protective layer 67. Form.
【0043】次に、図7(a)に示すように、基板側面
から上面電極層63が露出するようにシート62の分割
溝61に沿って分割して、短冊状の基板68を形成す
る。Next, as shown in FIG. 7A, the strip-shaped substrate 68 is formed by dividing the sheet 62 along the dividing groove 61 so that the upper surface electrode layer 63 is exposed from the side surface of the substrate.
【0044】次に、図7(b)に示すように、短冊状の
基板68の側面に、上面電極層63の一部に重畳すると
ともに、その重畳した部位が保護層67より突出するよ
うに銀とガラスとの混合ペースト材料をローラー転写印
刷・乾燥して、ベルト式連続焼成炉によって約600℃
の温度で、約45分のプロファイルによって焼成し、側
面電極層69を形成した。Next, as shown in FIG. 7B, a part of the upper surface electrode layer 63 is overlapped with the side surface of the strip-shaped substrate 68, and the overlapped part is projected from the protective layer 67. Roller transfer printing and drying of the mixed paste material of silver and glass, about 600 ℃ in the belt type continuous firing furnace
The side electrode layer 69 was formed by firing at a temperature of about 45 minutes according to a profile of about 45 minutes.
【0045】次に、図7(c)に示すように、短冊状の
基板68を個片に分割して、個片状の基板70を形成す
る。Next, as shown in FIG. 7C, the strip-shaped substrate 68 is divided into individual pieces to form individual piece-shaped substrates 70.
【0046】最後に、必要により、上面電極層63の露
出部および側面電極層69を覆うようにニッケルめっき
等からなるバリア層(図示せず)を形成するとともに、
このバリア層を覆うようにスズと鉛の合金めっき等から
なるはんだ層(図示せず)を形成して、抵抗器を製造す
るものである。Finally, if necessary, a barrier layer (not shown) made of nickel plating or the like is formed so as to cover the exposed portion of the upper surface electrode layer 63 and the side surface electrode layer 69.
A solder layer (not shown) made of tin-lead alloy plating or the like is formed so as to cover the barrier layer to manufacture a resistor.
【0047】なお、本発明の一実施の形態では保護層の
材料は銀とガラスとの混合材料と説明したが、これはエ
ポキシ系樹脂材料等としても同等の効果が得られる。Although the material of the protective layer has been described as a mixed material of silver and glass in the embodiment of the present invention, the same effect can be obtained by using an epoxy resin material or the like.
【0048】また、本発明の一実施の形態では側面電極
層の材料は銀とガラスとの混合材料と説明したが、これ
はニッケル系フェノール樹脂材料等としても同等の効果
が得られる。In the embodiment of the present invention, the material of the side electrode layer is described as a mixed material of silver and glass, but the same effect can be obtained by using a nickel-based phenol resin material or the like.
【0049】以上のように構成、製造された抵抗器につ
いて、以下にその特性を比較したものを説明する。With respect to the resistors constructed and manufactured as described above, those whose characteristics are compared will be described below.
【0050】(実験方法)自動実装機(松下電器産業株
式会社製、パナサートMv2)でバルク1by1カセッ
ト搭載し自動実装を実施した後、200〜250℃で1
0〜30秒間リフロー半田付けして、実装基板に実装し
た。(Experimental Method) A bulk 1 by 1 cassette was mounted on an automatic mounting machine (Panasert Mv2 manufactured by Matsushita Electric Industrial Co., Ltd.) to carry out automatic mounting, and then 1 at 200 to 250 ° C.
Reflow soldering was performed for 0 to 30 seconds, and the resultant was mounted on a mounting board.
【0051】このとき、約半数が抵抗器の上面で実装さ
れることになる。 (良否判断)チップ立ちについては、図4(a)に示す
通り、半田付けランドパターンの片側にしか半田が付か
ないかどうかを良否の判断基準とした。At this time, about half are mounted on the upper surface of the resistor. (Judgment of Pass / Fail) Regarding the chip standing, as shown in FIG. 4A, whether or not the solder is attached to only one side of the soldering land pattern was used as a pass / fail judgment criterion.
【0052】θズレについては、図4(b)に示す通
り、半田付けランドパターン上で抵抗器が0.2度以上
回転するかどうかを良否の判断基準とした。As for the θ deviation, as shown in FIG. 4B, whether or not the resistor rotates 0.2 degrees or more on the soldering land pattern is used as a criterion for acceptability.
【0053】(実験結果2)以下、(表2)に側面電極
層の保護層からの突出寸法と実装不良数の実験結果を示
す。(Experimental Result 2) In the following, (Table 2) shows experimental results of the dimension of protrusion of the side surface electrode layer from the protective layer and the number of mounting defects.
【0054】[0054]
【表2】 [Table 2]
【0055】(表2)より明らかなように、本実施の形
態における抵抗器は側面電極層が保護層から5μm以上
突出して設けてあるので、実装不良数が従来の抵抗器よ
り少ない。As is clear from (Table 2), in the resistor according to the present embodiment, the side electrode layer is provided so as to project from the protective layer by 5 μm or more, so that the number of mounting defects is smaller than that of the conventional resistor.
【0056】[0056]
【発明の効果】以上のように、本発明は、側面電極層が
保護層より突出して設けられているので、抵抗器の上下
面のいずれでも実装基板に実装できる抵抗器を提供する
ことができるものである。As described above, according to the present invention, since the side surface electrode layer is provided so as to protrude from the protective layer, it is possible to provide a resistor which can be mounted on the mounting substrate on either the upper or lower surface of the resistor. It is a thing.
【図1】本発明の一実施の形態における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention.
【図2】同製造方法を示す工程図FIG. 2 is a process chart showing the manufacturing method.
【図3】同製造方法を示す工程図FIG. 3 is a process chart showing the manufacturing method.
【図4】同実装実験での不良例を説明する図FIG. 4 is a diagram for explaining a defect example in the same mounting experiment.
【図5】本発明の他の実施の形態における抵抗器の断面
図FIG. 5 is a sectional view of a resistor according to another embodiment of the present invention.
【図6】同製造方法を示す工程図FIG. 6 is a process chart showing the manufacturing method.
【図7】同製造方法を示す工程図FIG. 7 is a process drawing showing the same manufacturing method.
【図8】従来の抵抗器の断面図FIG. 8 is a sectional view of a conventional resistor.
21 基板 22 上面電極層 23 抵抗層 24 保護層 25 側面電極層 21 substrate 22 upper surface electrode layer 23 resistance layer 24 protective layer 25 side electrode layer
Claims (5)
れた一対の上面電極層と、前記上面電極層と電気的に接
続するように設けられた抵抗層と、少なくとも前記抵抗
層を覆うように設けられた保護層と、前記基板の側面に
前記上面電極層の一部の上面に重畳して電気的に接続す
るとともにその重畳した部位が前記保護層より突出する
ように設けられた側面電極層とからなる抵抗器。1. A substrate, a pair of upper surface electrode layers provided on a side portion of an upper surface of the substrate, a resistance layer provided so as to be electrically connected to the upper surface electrode layer, and at least the resistance layer. The protective layer provided so as to cover the upper surface of the upper electrode layer on the side surface of the substrate so as to overlap and electrically connect to the upper surface of the electrode layer, and the overlapping portion is provided so as to protrude from the protective layer. A resistor including a side electrode layer.
部に設けられたそれぞれ一対の上面および裏面電極層
と、前記上面電極層と電気的に接続するように設けられ
た抵抗層と、少なくとも前記抵抗層を覆うように設けら
れた保護層と、前記基板の側面に前記裏面電極層と前記
上面電極層の一部の上面に重畳して電気的に接続すると
ともにその重畳した部位が前記保護層より突出するよう
に設けられた側面電極層とからなる抵抗器。2. A substrate, a pair of upper and lower electrode layers respectively provided on upper and lower sides of the substrate, and a resistance layer provided so as to be electrically connected to the upper electrode layer. At least the protective layer provided so as to cover the resistance layer, and on the side surface of the substrate are overlapped on the upper surfaces of the back electrode layer and a part of the top electrode layer to electrically connect, and the overlapped portion is A resistor comprising a side electrode layer provided so as to protrude from the protective layer.
護層より5μm以上突出した請求項1または2記載の抵
抗器。3. The resistor according to claim 1, wherein the side surface electrode layer which is superposed on the upper surface electrode layer projects by 5 μm or more from the protective layer.
畳するように設けられてなる請求項1または2記載の抵
抗器。4. The resistor according to claim 1, wherein the side surface electrode layer is provided so as to overlap a part of the upper surface of the protective layer.
全部を覆うように設けられてなる請求項4記載の抵抗
器。5. The resistor according to claim 4, wherein the protective layer is provided so as to cover a part or all of the upper surface of the upper electrode layer.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134618A JPH09320803A (en) | 1996-05-29 | 1996-05-29 | Resistor |
| EP97108645A EP0810614B1 (en) | 1996-05-29 | 1997-05-28 | A surface mountable resistor |
| DE69715091T DE69715091T2 (en) | 1996-05-29 | 1997-05-28 | Surface mount resistor |
| KR1019970021691A KR100335295B1 (en) | 1996-05-29 | 1997-05-29 | Resistor and its manufacturing method |
| SG1997001783A SG63712A1 (en) | 1996-05-29 | 1997-05-29 | A resistor and its manufacturing method |
| CN97105518A CN1123015C (en) | 1996-05-29 | 1997-05-29 | Resistor and its producing method |
| US08/865,110 US6150920A (en) | 1996-05-29 | 1997-05-29 | Resistor and its manufacturing method |
| MYPI97002346A MY117368A (en) | 1996-05-29 | 1997-05-29 | A resistor and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134618A JPH09320803A (en) | 1996-05-29 | 1996-05-29 | Resistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09320803A true JPH09320803A (en) | 1997-12-12 |
Family
ID=15132607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8134618A Pending JPH09320803A (en) | 1996-05-29 | 1996-05-29 | Resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09320803A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299102A (en) * | 2001-03-29 | 2002-10-11 | Koa Corp | Chip resistor |
| JP2002313602A (en) * | 2001-04-10 | 2002-10-25 | Koa Corp | Chip resistor and method of manufacturing the same |
| TWI395232B (en) * | 2009-02-06 | 2013-05-01 | Yageo Corp | Chip resistor and method for making the same |
-
1996
- 1996-05-29 JP JP8134618A patent/JPH09320803A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299102A (en) * | 2001-03-29 | 2002-10-11 | Koa Corp | Chip resistor |
| JP2002313602A (en) * | 2001-04-10 | 2002-10-25 | Koa Corp | Chip resistor and method of manufacturing the same |
| TWI395232B (en) * | 2009-02-06 | 2013-05-01 | Yageo Corp | Chip resistor and method for making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100335295B1 (en) | Resistor and its manufacturing method | |
| JP3846312B2 (en) | Method for manufacturing multiple chip resistors | |
| JPH10289803A (en) | Resistor and manufacturing method thereof | |
| JPH11288839A (en) | Laminated chip type electronic component and manufacture thereof | |
| JP2002270409A (en) | Chip resistor and its manufacturing method | |
| JPH09320803A (en) | Resistor | |
| JP4227821B2 (en) | Manufacturing method of chip resistor | |
| JPH09330801A (en) | Resistor and manufacturing method thereof | |
| JPH09330802A (en) | Resistor and manufacturing method thereof | |
| JP3772270B2 (en) | Small electronic component manufacturing method and chip resistor | |
| JPH08236302A (en) | Structure of chip type resistor | |
| JPH05135902A (en) | Rectangular chip resistor and method of manufacturing the same | |
| JP3769859B2 (en) | Resistor and manufacturing method thereof | |
| JPH1174101A (en) | Resistor | |
| JPH07169601A (en) | Rectangular chip resistor and method of manufacturing the same | |
| JP2002208502A (en) | Chip resistor unit and method of manufacturing the same | |
| JPH0770365B2 (en) | Chip type electronic parts | |
| JPH11111513A (en) | Manufacturing method of chip resistor | |
| JPH0513201A (en) | Square chip resistor | |
| JP3846311B2 (en) | Method for manufacturing multiple chip resistors | |
| JP3767084B2 (en) | Resistor manufacturing method | |
| JP3649668B2 (en) | Trimming method for chip network resistor | |
| JP4026251B2 (en) | Multiple chip resistors | |
| JPH0774007A (en) | Fixed resistor manufacturing method | |
| JPH0653004A (en) | Rectangular chip resistor and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |