JPH09321067A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09321067A
JPH09321067A JP8137141A JP13714196A JPH09321067A JP H09321067 A JPH09321067 A JP H09321067A JP 8137141 A JP8137141 A JP 8137141A JP 13714196 A JP13714196 A JP 13714196A JP H09321067 A JPH09321067 A JP H09321067A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor chip
mount material
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8137141A
Other languages
English (en)
Other versions
JP3119582B2 (ja
Inventor
Takeo Miura
武夫 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP08137141A priority Critical patent/JP3119582B2/ja
Publication of JPH09321067A publication Critical patent/JPH09321067A/ja
Application granted granted Critical
Publication of JP3119582B2 publication Critical patent/JP3119582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】高い生産性を有して多品種の半導体チップのマ
ウントを可能にする半導体装置の製造方法を提供する。 【解決手段】ヒートシンク1にスクリーン印刷により、
膜厚50μm〜300μmのマウント材5を塗布形成す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特にヒートシンクを有する半導体装置の製
造方法に関する。
【0002】
【従来の技術】図4及び図5を参照して従来技術を説明
する。
【0003】まず図4に示すように、それぞれの半導体
チップの大きさに合った幅Wを有するマウント用テープ
26、例えば金テープを台21上の切断下金型22上に
載置し、切断上金型23を矢印24に示すように下降さ
せてマウント用テープ26の部分25を切断しマウント
用テープ個片25を得る。またこのように切断加工を行
うから、またテープ製造の精度上からテープを薄くする
ことが出来ず、、マウント用テープ26は500μm以
上の厚さが必要である。
【0004】一方、図5(A)に示すように、ヒートシ
ンク1を内部リードパターン12を形成し外部リード1
3を配設した積層セラミック11に固着し、全体をヒー
タブロック27上に載置する。
【0005】次に、図4により得られたマウント用テー
プ個片25を移送治工具(図示省略)で移送し、矢印2
8に示すように下降し(図5(B))、ヒートシンク1
上に載置する(図5(C))。
【0006】次に、半導体チップ7を移送治工具(図示
省略)で移送し、矢印29に示すように下降し(図5
(D))、ヒートシンク1上のマウント用テープ個片2
5上に載置し溶融状態のマウント用テープ個片25上で
半導体チップ7を、矢印30で示すように、治工具(図
示省略)で押しつけながら左右振動させてスクラブする
(図5(E))。
【0007】
【発明が解決しようとする課題】しかしながら従来技術
では、半導体チップの大きさ毎に異なる幅のテープを用
意しなければならないから、製造管理が煩雑になり、マ
ウントテープ材料費用が高くなるという問題を有する。
【0008】このように多種の幅のテープを必要とする
理由は、大きな半導体チップの場合に細い幅のテープを
用いると接着に必要な量のマウント材(ろう材)が得ら
れず、不完全の接着になってしまうからであり、一方、
太い幅のテープを用意して多品種の半導体チップ(大小
さまざまな半導体チップ)に共用しようとすると、加熱
してマウント材を溶かした後に半導体チップを押しつけ
てスクラブする際に、余ったマウント材が半導体チップ
の上にはい上がり、半導体チップ(半導体装置)の動作
不良が発生する場合を生じるからである。
【0009】また従来技術では、上から機械的に半導体
チップ押さえて半導体チップを左右に振動させるスクラ
ブ工程を必要とするから、このスクラブ工程でゴミが発
生し半導体チップ(半導体装置)の動作不良を起こすと
いう問題を有する。
【0010】このようにマウント材がテープの場合にス
クラブが必要な理由は、テープを切断してヒートシンク
上に載置した時に切断工程に起因して皺が寄ったり曲が
ったり、あるいは位置合わせ精度も良くないので半導体
チップに対してずれたりする場合があるから、マウント
材を溶かしたあとで半導体チップで押しつけ左右に振動
させるスクラブ工程により半導体チップの下に均一にマ
ウント材を形成しなければならないからである。
【0011】したがって本発明の目的は、上記不都合を
伴うことなく多品種の半導体チップのマウントを可能に
する半導体装置の製造方法を提供することである。
【0012】
【課題を解決するための手段】本発明の特徴は、ヒート
シンクを有する半導体装置の製造方法において、ヒート
シンクにスクリーン印刷により、膜厚50μm〜300
μmのマウント材を塗布形成する半導体装置の製造方法
にある。
【0013】本発明の他の特徴は、ヒートシンクにスク
リーン印刷によりマウント材を塗布形成する工程と、前
記マウント材を塗布形成したヒートシンクに外部リード
ピンおよび内部リードパターンを有する積層セラミック
を接着する工程と、前記ヒートシンク上の前記マウント
材に半導体チップを接着する工程とを有する半導体装置
の製造方法にある。
【0014】このような本発明によればマウント材をヒ
ートシンクにスクリーン印刷により塗布するから、上記
不都合を伴うことなく多品種の半導体チップをマウント
するためのマウント材の載置法およびゴミ発生をスクラ
ブを省略することが可能なマウント法が得られる。
【0015】
【発明の実施の形態】以下図面を参照して本発明を説明
する。
【0016】まず図1(A)に示すように、ヒートシン
ク1上に治工具の枠2を載置し、スキージ3を矢印4の
方向に移動させることにより、枠2の内容積により定め
られた形状にマウント材5、例えば銀ペーストをヒート
シンク1上にスクリーン印刷により塗布する。
【0017】次に図1(B)に示すように枠2を除去す
る。図1(B)の状態におけるマウント材5の膜厚は5
0μm〜300μmである。
【0018】すなわち半導体チップをヒートシンクに確
実に固定するためには50μm以上の膜厚を必要とする
からである。
【0019】一方、多品種の半導体チップに対応するた
めに300μm以下の膜厚にする必要がある。すなわち
実質的にそのヒートシンク上に搭載することが出来る異
なる大きさの半導体チップのうち最も大きな半導体チッ
プに合わせた範囲にマウント材を塗布する。すると、小
さい半導体チップをマウントする場合には、マウント材
が半導体チップの外側にはみだしてしまう。この場合、
マウント材の厚さが300μmを越えると、マウント材
を加熱して半導体チップを置き、半導体チップを押さえ
てマウントする時に、従来の問題点のように、はみ出し
た部分のマウント材が半導体チップの端からはい上がり
その表面にあがってしまう。したがって300μm以下
にする必要がある。
【0020】先に説明したように従来技術はテープを用
いていたから500μm以下にすることが出来なかっ
た。
【0021】次に図2(A)に示すように、外部リード
ピン13と内部リードパターン12を設けた積層セラミ
ック11をヒートシンク1にヒータブロック6上でガラ
ス系樹脂(図示省略)を介在した熱圧着により張りつけ
る。
【0022】次に図2(B)に示すように、160℃、
1分間加熱した状態のマウント材5上に半導体チップ7
を移送治工具(図示省略)で移送し、マウント材5に接
着するように、矢印8に示すように、下降させる。
【0023】次に図2(C)に示すように、半導体チッ
プ7をマウント材5に、矢印9に示すように、垂直方向
のみに治工具(図示省略)で押しつける。
【0024】先に説明した理由により従来技術では左右
振動であるスクラブが必要であったが、本発明のマウン
ト材は、皺が寄ったり曲がったりするものではなく均一
な膜厚で所定の平坦表面を有するものであり、また所定
の位置にスクリーン印刷することが出来るものであるか
ら、スクラブを行う必要はない。
【0025】図3は本発明の実施の形態により得られた
ピングリッドアレイ型半導体装置を示す図であり、
(A)は上面図、(B)は(A)のA−A部の断面図で
ある。なお図3においてマウント材の図示は省略してあ
る。
【0026】
【発明の効果】以上説明したよう本発明によれば、この
塗布方法によりいろいろな大きさの半導体チップに対応
した、マウント材形成のヒートシンクを製造することが
でき、同じ形状にマウント材を形成した多数のヒートシ
ンクを用意しておき、たがいに異なる大きさの所定の半
導体チップを上記同一のタイプのそれぞれのヒートシン
クに搭載接着することが出来るから、さらに外部リード
ピンの配列や内部リード配線が異なる積層セラミックを
上記同一のタイプのそれぞれのヒートシンクに接着する
ことが出来るから、製造コストを低廉化し、製造管理を
簡素化することができる。
【0027】また本発明によれば、スクラブを省略する
ことが出来るから、ゴミの発生を防止することが出来
る。
【0028】また本発明によれば、品種に合わせてテー
プを製造し切断するということがないから、テープの製
造コストや切断装置のコストが不要となり、この点から
も半導体装置の製造コストを低廉化することが出来る。
【図面の簡単な説明】
【図1】本発明の実施の形態を製造工程順に示した図で
ある。
【図2】図1の続きの工程を順に示した図である。
【図3】本発明の実施の形態の半導体装置の製造方法で
得られた半導体装置を示した図であり、(A)は上面
図、(B)は(A)のA−A部の断面図である。
【図4】従来技術の一工程を示した図である。
【図5】従来技術を製造工程順に示した図である。
【符号の説明】
1 ヒートシンク 2 治工具の枠 3 スキージ 4 スキージの移動方向 5 マウント材 6 ヒータブロック 7 半導体チップ 8 半導体チップの移動方向 9 半導体チップを押しつける方向 11 積層セラミック 12 内部リードパターン 13 外部リードピン 21 台 22 切断下金型 23 切断上金型 24 切断上金型の移動方向 25 マウント用テープ個片 26 マウント用テープ 27 ヒータブロック 28 マウント用テープ個片の移動方向 29 半導体チップの移動方向 30 半導体チップのスクラブ方向

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ヒートシンクを有する半導体装置の製造
    方法において、ヒートシンクにスクリーン印刷により、
    膜厚50μm〜300μmのマウント材を塗布形成する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 ヒートシンクにスクリーン印刷によりマ
    ウント材を塗布形成する工程と、前記マウント材を塗布
    形成したヒートシンクに外部リードピンおよび内部リー
    ドパターンを有する積層セラミックを接着する工程と、
    前記ヒートシンク上の前記マウント材に半導体チップを
    接着する工程とを有することを特徴とする半導体装置の
    製造方法。
  3. 【請求項3】 前記スクリーン印刷により塗布形成した
    状態の前記マウント材の膜厚は50μm〜300μmで
    あることを特徴とする請求項2記載の半導体装置の製造
    方法。
JP08137141A 1996-05-30 1996-05-30 半導体装置の製造方法 Expired - Fee Related JP3119582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08137141A JP3119582B2 (ja) 1996-05-30 1996-05-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08137141A JP3119582B2 (ja) 1996-05-30 1996-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09321067A true JPH09321067A (ja) 1997-12-12
JP3119582B2 JP3119582B2 (ja) 2000-12-25

Family

ID=15191784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08137141A Expired - Fee Related JP3119582B2 (ja) 1996-05-30 1996-05-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3119582B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937010A (zh) * 2021-12-16 2022-01-14 绍兴中芯集成电路制造股份有限公司 半导体装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937010A (zh) * 2021-12-16 2022-01-14 绍兴中芯集成电路制造股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
JP3119582B2 (ja) 2000-12-25

Similar Documents

Publication Publication Date Title
US3724068A (en) Semiconductor chip packaging apparatus and method
JP2004349728A (ja) カプセル化電子部品、特に集積回路の製造方法
JPH07321244A (ja) 電子部品および電子部品の製造方法
JPH02155242A (ja) 半田を除去するための方法及び装置
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
JPS608426Y2 (ja) 半導体ウエハ−の保持基板
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JPH09321067A (ja) 半導体装置の製造方法
CN215731684U (zh) 半导体器件及引线框架
JPH0878422A (ja) ボール状外部電極形成方法
JPH0122981B2 (ja)
JPH04199723A (ja) 半導体装置及び半導体装置の製造方法
JP2002151531A (ja) 半導体装置の製造方法
JP2001284800A (ja) はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法
JP2644194B2 (ja) 半導体装置及びその製造方法
JPH11289146A (ja) 複合配線材及びその製造方法
JPH05291260A (ja) バンプ形成方法
JP3706519B2 (ja) 半導体装置の実装方法
JP2526506B2 (ja) 樹脂モ―ルド型半導体装置の製造方法
JP2536568B2 (ja) リ―ドフレ―ム
JPS5847705Y2 (ja) ダイ・コレツト
JPS6115580B2 (ja)
JP2567104Y2 (ja) 半導体素子収納用パッケージ
JPH04146636A (ja) フィルムキャリヤテープのインナーリードボンディング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981201

LAPS Cancellation because of no payment of annual fees