JPH09321081A - ボンディング性検証システム - Google Patents
ボンディング性検証システムInfo
- Publication number
- JPH09321081A JPH09321081A JP8138221A JP13822196A JPH09321081A JP H09321081 A JPH09321081 A JP H09321081A JP 8138221 A JP8138221 A JP 8138221A JP 13822196 A JP13822196 A JP 13822196A JP H09321081 A JPH09321081 A JP H09321081A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- pad
- bondability
- pad position
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 作業者の負担を軽減して設計・検証効率を向
上させうるボンディング性検証システムを提供する。 【解決手段】 レイアウトの設計工程と検証工程を終了
した半導体チップ上の各パッドに対してボンディングの
信頼性の検証を行い、結果が合格しない場合は、半導体
チップ上の各パッドの位置を修正・編集しそれに伴い変
更が必要となるレイアウト設計情報に対して、予め用意
された検証基準データを基に、ボンディング性とレイア
ウト検証を行う。その結果をリアルタイムで表示する。
これらが終了したら、パッド位置、とそれに対応するレ
イアウト設計情報、及び検証結果を格納する手段４を有
する。
上させうるボンディング性検証システムを提供する。 【解決手段】 レイアウトの設計工程と検証工程を終了
した半導体チップ上の各パッドに対してボンディングの
信頼性の検証を行い、結果が合格しない場合は、半導体
チップ上の各パッドの位置を修正・編集しそれに伴い変
更が必要となるレイアウト設計情報に対して、予め用意
された検証基準データを基に、ボンディング性とレイア
ウト検証を行う。その結果をリアルタイムで表示する。
これらが終了したら、パッド位置、とそれに対応するレ
イアウト設計情報、及び検証結果を格納する手段４を有
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト設計／検証に関するもので、特にパッド位置
のボンディングの信頼性の検証に使用されるボンディン
グ性検証システムに関する。
レイアウト設計／検証に関するもので、特にパッド位置
のボンディングの信頼性の検証に使用されるボンディン
グ性検証システムに関する。
【０００２】
【従来の技術】従来の半導体集積回路のレイアウト設計
／検証工程において、ボンディングの信頼性を確認する
ためにボンディング性検証作業を行っている。その作業
の流れを図７のフローチャートを参照して説明する。
／検証工程において、ボンディングの信頼性を確認する
ためにボンディング性検証作業を行っている。その作業
の流れを図７のフローチャートを参照して説明する。
【０００３】図示するように、半導体集積回路のレイア
ウト設計／検証工程は、半導体チップ全体のレイアウト
設計を行うレイアウト設計に始まり（ステップ６０
１）、次にレイアウトされた半導体チップのレイアウト
設計の検証、例えば図形自体の幅が規格値以上か（イン
ターナル検査）、また２つ以上の図形間の距離が規格値
以上か（エンクロージャ検査）をそれぞれ検査する設計
規則検査（ＤＲＣ）や、論理接続関係とレイアウト設計
結果が一致しているかを検査するレイアウト回線照合
（ＬＶＳ）や、半導体集積回路の回路接続状態、配線容
量など電気的特性を検査する電気的特性検査（ＥＲＣ）
などのレイアウト検証（ステップ６０２）を実施する。
このレイアウト検証で合格すると、次にボンディングの
信頼性の検証を行う（ステップ６０３）。このボンディ
ング性検証は、例えばワイヤ長（ループ長）やワイヤの
各パッドに対する入線角度等が基準の範囲に含まれてい
るか否かを検証するものである。
ウト設計／検証工程は、半導体チップ全体のレイアウト
設計を行うレイアウト設計に始まり（ステップ６０
１）、次にレイアウトされた半導体チップのレイアウト
設計の検証、例えば図形自体の幅が規格値以上か（イン
ターナル検査）、また２つ以上の図形間の距離が規格値
以上か（エンクロージャ検査）をそれぞれ検査する設計
規則検査（ＤＲＣ）や、論理接続関係とレイアウト設計
結果が一致しているかを検査するレイアウト回線照合
（ＬＶＳ）や、半導体集積回路の回路接続状態、配線容
量など電気的特性を検査する電気的特性検査（ＥＲＣ）
などのレイアウト検証（ステップ６０２）を実施する。
このレイアウト検証で合格すると、次にボンディングの
信頼性の検証を行う（ステップ６０３）。このボンディ
ング性検証は、例えばワイヤ長（ループ長）やワイヤの
各パッドに対する入線角度等が基準の範囲に含まれてい
るか否かを検証するものである。
【０００４】ボンディング性検証の結果がその基準の範
囲に含まれていない場合、すなわち検証結果が不合格に
なると、作業者がその検証結果のデータを基に、レイア
ウト設計工程で設計されたパッド位置を経験的に修正
し、その修正したデータを含む半導体チップ全体のデー
タを、最初のレイアウト設計に戻して（ステップ６０
４，６０１）、再びレイアウト検証を実施していた（ス
テップ６０２）。
囲に含まれていない場合、すなわち検証結果が不合格に
なると、作業者がその検証結果のデータを基に、レイア
ウト設計工程で設計されたパッド位置を経験的に修正
し、その修正したデータを含む半導体チップ全体のデー
タを、最初のレイアウト設計に戻して（ステップ６０
４，６０１）、再びレイアウト検証を実施していた（ス
テップ６０２）。
【０００５】他方、ボンディング性検証の結果、合格す
るとその半導体チップの電子ビーム（ＥＢ）描画用デー
タを格納した磁気テープ（Ｍ／Ｔ）及びマスクを作成し
（ステップ６０５，６０６）、アセンブリ工程に入る
（ステップ６０７）。
るとその半導体チップの電子ビーム（ＥＢ）描画用デー
タを格納した磁気テープ（Ｍ／Ｔ）及びマスクを作成し
（ステップ６０５，６０６）、アセンブリ工程に入る
（ステップ６０７）。
【０００６】
【発明が解決しようとする課題】しかし、このようにボ
ンディング性検証の結果が不合格の場合に、作業者が経
験的にパッド位置を修正しているため、その修正の後の
レイアウト検証が必ずしも合格になるとは限らない。そ
のため、レイアウト検証が不合格になるたびに、図７の
ステップ６０１〜６０４の作業、すなわちレイアウト設
計、レイアウト検証、及びボンディング性検証の作業が
繰り返されることになり、設計・検証効率が悪くなり、
また作業者の負担が大きくなっていた。
ンディング性検証の結果が不合格の場合に、作業者が経
験的にパッド位置を修正しているため、その修正の後の
レイアウト検証が必ずしも合格になるとは限らない。そ
のため、レイアウト検証が不合格になるたびに、図７の
ステップ６０１〜６０４の作業、すなわちレイアウト設
計、レイアウト検証、及びボンディング性検証の作業が
繰り返されることになり、設計・検証効率が悪くなり、
また作業者の負担が大きくなっていた。
【０００７】そこで本発明の目的は、作業者の負担を軽
減すると共に、設計・検証効率を向上させうるボンディ
ング性検証システムを提供することにある。
減すると共に、設計・検証効率を向上させうるボンディ
ング性検証システムを提供することにある。
【０００８】
【課題を解決するための手段】本発明によるボンディン
グ性検証システムは、レイアウト設計工程及びレイアウ
ト検証工程を終了した半導体チップ上の各パッドに対し
てボンディングの信頼性の検証を行い、その検証結果が
合格基準を満足しない場合は、当該パッド位置を修正
し、半導体チップをレイアウト設計工程及びレイアウト
検証工程に戻すものであって、半導体チップ上の各パッ
ドの位置を修正・編集するパッド位置修正・編集手段
と、このパッド位置修正・編集手段により各パッドの位
置の修正・編集が行われた時に、そのパッド位置及びパ
ッド位置の修正・編集に伴い変更が必要となるレイアウ
ト設計情報に対して、予め用意されたボンディング性検
証基準データ及びレイアウト検証基準データを基に、ボ
ンディング性の検証と同時にレイアウト検証を行う修正
パッド位置ボンディング性検証手段と、修正されたパッ
ド位置及び修正パッド位置ボンディング性検証手段によ
る検証結果をリアルタイムで表示する検証結果・修正パ
ッド位置表示手段と、全てのパッド位置に対してボンデ
ィング性検証が終了したら、パッド位置、そのパッド位
置に対応するレイアウト設計情報、及び検証結果を格納
し、レイアウト設計工程及びレイアウト検証工程に送る
ボンディング性検証情報格納手段とを有する。
グ性検証システムは、レイアウト設計工程及びレイアウ
ト検証工程を終了した半導体チップ上の各パッドに対し
てボンディングの信頼性の検証を行い、その検証結果が
合格基準を満足しない場合は、当該パッド位置を修正
し、半導体チップをレイアウト設計工程及びレイアウト
検証工程に戻すものであって、半導体チップ上の各パッ
ドの位置を修正・編集するパッド位置修正・編集手段
と、このパッド位置修正・編集手段により各パッドの位
置の修正・編集が行われた時に、そのパッド位置及びパ
ッド位置の修正・編集に伴い変更が必要となるレイアウ
ト設計情報に対して、予め用意されたボンディング性検
証基準データ及びレイアウト検証基準データを基に、ボ
ンディング性の検証と同時にレイアウト検証を行う修正
パッド位置ボンディング性検証手段と、修正されたパッ
ド位置及び修正パッド位置ボンディング性検証手段によ
る検証結果をリアルタイムで表示する検証結果・修正パ
ッド位置表示手段と、全てのパッド位置に対してボンデ
ィング性検証が終了したら、パッド位置、そのパッド位
置に対応するレイアウト設計情報、及び検証結果を格納
し、レイアウト設計工程及びレイアウト検証工程に送る
ボンディング性検証情報格納手段とを有する。
【０００９】このように、作業者がパッド位置を修正す
ると、そのパッド位置及びそのパッド位置に対するボン
ディング性の検証が行われ、その検証結果がリアルタイ
ムで表示されるため、ボンディング性の検証効率を向上
させることができる。ボンディング性の検証時に、パッ
ド位置の修正に伴うレイアウト情報の変更及びそのレイ
アウト情報の検証も同時に行われるため、再びレイアウ
ト検証で不合格になることがないため、設計効率も向上
させることができる。
ると、そのパッド位置及びそのパッド位置に対するボン
ディング性の検証が行われ、その検証結果がリアルタイ
ムで表示されるため、ボンディング性の検証効率を向上
させることができる。ボンディング性の検証時に、パッ
ド位置の修正に伴うレイアウト情報の変更及びそのレイ
アウト情報の検証も同時に行われるため、再びレイアウ
ト検証で不合格になることがないため、設計効率も向上
させることができる。
【００１０】また、本発明によるボンディング性検証シ
ステムは、修正パッド位置ボンディング性検証手段が、
パッド位置修正・編集手段によりその位置を変更された
各パッド毎に、そのパッドとそのパッドに対応するリー
ド線とを接続するワイヤの長さ、そのリード線上でのワ
イヤの長さ、半導体チップ上でのワイヤの長さ、及びそ
のワイヤの前記パッドへの侵入角度がそれぞれ所定の許
容される範囲に収まっているか否かを検証するものであ
ることを特徴とする。
ステムは、修正パッド位置ボンディング性検証手段が、
パッド位置修正・編集手段によりその位置を変更された
各パッド毎に、そのパッドとそのパッドに対応するリー
ド線とを接続するワイヤの長さ、そのリード線上でのワ
イヤの長さ、半導体チップ上でのワイヤの長さ、及びそ
のワイヤの前記パッドへの侵入角度がそれぞれ所定の許
容される範囲に収まっているか否かを検証するものであ
ることを特徴とする。
【００１１】このように、作業者がパッド位置を修正す
ると、リアルタイムでパッド位置及びそのパッド位置に
対するボンディング性の検証が行われるため、ボンディ
ング性の検証効率を向上させることができる。
ると、リアルタイムでパッド位置及びそのパッド位置に
対するボンディング性の検証が行われるため、ボンディ
ング性の検証効率を向上させることができる。
【００１２】また、本発明によるボンディング性検証シ
ステムは、修正パッド位置ボンディング性検証手段によ
る検証の結果、半導体チップ全体の大きさを変更する必
要がある場合に、半導体チップのレイアウト上の大きさ
を変更し、その変更した大きさをボンディング性検証情
報格納手段に出力する半導体チップサイズ変更手段を更
に備えたことを特徴とする。
ステムは、修正パッド位置ボンディング性検証手段によ
る検証の結果、半導体チップ全体の大きさを変更する必
要がある場合に、半導体チップのレイアウト上の大きさ
を変更し、その変更した大きさをボンディング性検証情
報格納手段に出力する半導体チップサイズ変更手段を更
に備えたことを特徴とする。
【００１３】このように、パッド位置の修正の結果、半
導体チップ全体の大きさを変更する必要が生じる場合に
も、ボンディング性の検証工程の中で半導体チップ全体
の大きさを変更し、またそれに伴うレイアウト検証を行
うことができる。
導体チップ全体の大きさを変更する必要が生じる場合に
も、ボンディング性の検証工程の中で半導体チップ全体
の大きさを変更し、またそれに伴うレイアウト検証を行
うことができる。
【００１４】
【発明の実施の形態】本発明にかかるボンディング性検
証システムの実施の１形態を図１のブロック図を参照し
て説明する。
証システムの実施の１形態を図１のブロック図を参照し
て説明する。
【００１５】本発明のボンディング性検証システムは、
ボンディング性検証が不合格になった場合に、その不合
格になったデータを入力し、パッド位置を修正するパッ
ド位置修正・編集手段１と、その修正されたパッド位置
に対して、ボンディング性検証を行う修正パッド位置ボ
ンディング性検証手段２と、パッド位置修正・編集手段
１により修正されたパッドの座標位置及び修正パッド位
置ボンディング性検証手段２による検証結果をディスプ
レイ６に表示する検証結果・修正パッド位置表示手段３
と、修正パッド位置ボンディング性検証手段２で検証結
果が合格になった時の情報、例えばパッド位置座標を、
パッド位置修正・編集手段１から入力しそれを格納する
ボンディング性検証格納手段４とを有する。
ボンディング性検証が不合格になった場合に、その不合
格になったデータを入力し、パッド位置を修正するパッ
ド位置修正・編集手段１と、その修正されたパッド位置
に対して、ボンディング性検証を行う修正パッド位置ボ
ンディング性検証手段２と、パッド位置修正・編集手段
１により修正されたパッドの座標位置及び修正パッド位
置ボンディング性検証手段２による検証結果をディスプ
レイ６に表示する検証結果・修正パッド位置表示手段３
と、修正パッド位置ボンディング性検証手段２で検証結
果が合格になった時の情報、例えばパッド位置座標を、
パッド位置修正・編集手段１から入力しそれを格納する
ボンディング性検証格納手段４とを有する。
【００１６】次にこの実施の形態における検証手順の概
要を図２のフローチャートを参照して説明する。
要を図２のフローチャートを参照して説明する。
【００１７】レイアウト設計後に（ステップ２０１）、
レイアウト検証を行い（ステップ２０２）、不合格であ
れば再びレイアウト設計に戻り（ステップ２０２，２０
１）、合格であれば、従来通りのボンディング性検証を
行う（ステップ２０３）。
レイアウト検証を行い（ステップ２０２）、不合格であ
れば再びレイアウト設計に戻り（ステップ２０２，２０
１）、合格であれば、従来通りのボンディング性検証を
行う（ステップ２０３）。
【００１８】もしボンディング性検証が不合格であれ
ば、作業者は該当のパッド位置を修正する（ステップ２
０４）。修正されたパッドの位置はその場でディスプレ
イ上で表示され（ステップ２０５）、即座にボンディン
グ性検証とそのパッド位置の修正に伴うレイアウト検証
とが行われ、その検証結果はその場で表示される（ステ
ップ２０６）。
ば、作業者は該当のパッド位置を修正する（ステップ２
０４）。修正されたパッドの位置はその場でディスプレ
イ上で表示され（ステップ２０５）、即座にボンディン
グ性検証とそのパッド位置の修正に伴うレイアウト検証
とが行われ、その検証結果はその場で表示される（ステ
ップ２０６）。
【００１９】もしボンディング性検証が不合格であれ
ば、再び作業者は該当のパッド位置を修正する（ステッ
プ２０６，２０４）。全てのパッドについて、ボンディ
ング性検証が合格となれば、修正パッド位置情報が格納
され、再びレイアウト設計の工程に戻る（ステップ２０
７，２０１）。
ば、再び作業者は該当のパッド位置を修正する（ステッ
プ２０６，２０４）。全てのパッドについて、ボンディ
ング性検証が合格となれば、修正パッド位置情報が格納
され、再びレイアウト設計の工程に戻る（ステップ２０
７，２０１）。
【００２０】ステップ２０２でのレイアウト検証は、ス
テップ２０６で既にボンディング性検証と共に、レイア
ウト検証も行われるため不合格にならず、ステップ２０
３のボンディング性検証もそのまま合格となり、ＥＢ用
Ｍ／Ｔ作成、マスク作成、及びアセンブリの工程に移る
（ステップ２０８〜２１０）。
テップ２０６で既にボンディング性検証と共に、レイア
ウト検証も行われるため不合格にならず、ステップ２０
３のボンディング性検証もそのまま合格となり、ＥＢ用
Ｍ／Ｔ作成、マスク作成、及びアセンブリの工程に移る
（ステップ２０８〜２１０）。
【００２１】図３に検証結果・修正パッド位置表示手段
３により、表示されるディスプレイ６の画面を示す。図
示するように、ベッド２０に搭載された半導体チップ２
１上の各パッド２２と、各パッドの座標表示２３と、各
パッド２２に対応するインナーリード２３と、各パッド
２２及び各インナーリード２４を接続するワイヤ２５
と、各ベッド２０を接続しているタイバー２６とが表示
されている。作業者はこの画面上でパッド２２の位置を
修正する。
３により、表示されるディスプレイ６の画面を示す。図
示するように、ベッド２０に搭載された半導体チップ２
１上の各パッド２２と、各パッドの座標表示２３と、各
パッド２２に対応するインナーリード２３と、各パッド
２２及び各インナーリード２４を接続するワイヤ２５
と、各ベッド２０を接続しているタイバー２６とが表示
されている。作業者はこの画面上でパッド２２の位置を
修正する。
【００２２】このように、作業者が修正するためにパッ
ド位置を指定すると、指定されたパッド位置が画面上で
反転表示され、またパッド位置を移動すると、移動先の
パッド位置座標が表示されるため、移動前後のパッドの
位置関係が明瞭にわかる。
ド位置を指定すると、指定されたパッド位置が画面上で
反転表示され、またパッド位置を移動すると、移動先の
パッド位置座標が表示されるため、移動前後のパッドの
位置関係が明瞭にわかる。
【００２３】修正パッド位置ボンディング性検証手段２
は、予めボンディング性検証基準データベース１０に記
憶された各パッド毎のボンディング性検証基準データ
と、形状データベース１１に記憶された各パッド毎のフ
レームインナーリードの形状データと、パッド位置デー
タベース１２に記憶されたパッド位置データとを基に、
パッド位置修正・編集手段１で修正されたパッド位置を
比較してボンディング性検証を行うと共に、このパッド
位置の修正に伴う各レイアウト設計情報の変更が許容さ
れる範囲のものかを、レイアウト検証基準データベース
１３に記憶されたレイアウト検証基準データを基に検証
する。
は、予めボンディング性検証基準データベース１０に記
憶された各パッド毎のボンディング性検証基準データ
と、形状データベース１１に記憶された各パッド毎のフ
レームインナーリードの形状データと、パッド位置デー
タベース１２に記憶されたパッド位置データとを基に、
パッド位置修正・編集手段１で修正されたパッド位置を
比較してボンディング性検証を行うと共に、このパッド
位置の修正に伴う各レイアウト設計情報の変更が許容さ
れる範囲のものかを、レイアウト検証基準データベース
１３に記憶されたレイアウト検証基準データを基に検証
する。
【００２４】ここで修正パッド位置ボンディング性検証
手段２の動作の一部を図４のフローチャートを参照して
説明する。
手段２の動作の一部を図４のフローチャートを参照して
説明する。
【００２５】まず、修正パッド位置ボンディング性検証
手段２は当該パッドの座標を読み込む（ステップ５０
１）。次にこのパッドに接続されるリード線に関する情
報を読み込む（ステップ５０２）。このパッドの座標と
リード線情報から求められる両者を接続するワイヤの長
さが、所定の範囲すなわち上限値と下限値との間に入っ
ているかを判断する（ステップ５０３）。もしその範囲
内になければ、修正したボンディング性検証は不合格と
しパッド位置修正処理に移る（ステップ５１０，５１
１）。範囲内にあればワイヤのリード線上での長さを求
め、所定の値より大きいか否かを判断する（ステップ５
０４）。もし大きくなければ、修正したボンディング性
検証は不合格としパッド位置修正処理に移る（ステップ
５１０，５１１）。もし大きければワイヤの半導体チッ
プ上での長さを求め、所定の範囲すなわち上限値と下限
値との間に入っているかを判断する（ステップ５０
５）。もしその範囲内になければ、修正したボンディン
グ性検証は不合格としパッド位置修正処理を行わせる
（ステップ５１０，５１１）。範囲内にあればワイヤの
パッドへの侵入角度を求め、所定の値より小さいかを判
断する（ステップ５０６）。もし小さくなければ、修正
したボンディング性検証は不合格としパッド位置修正処
理を行わせる（ステップ５１０，５１１）。他方、小さ
ければボンディング性検証は合格として（ステップ５０
８）、ボンディング性検証が終了していないパッドがあ
れば次のパッド位置を指定して（ステップ５０９，５１
２）、始めに戻る（ステップ５０１）。
手段２は当該パッドの座標を読み込む（ステップ５０
１）。次にこのパッドに接続されるリード線に関する情
報を読み込む（ステップ５０２）。このパッドの座標と
リード線情報から求められる両者を接続するワイヤの長
さが、所定の範囲すなわち上限値と下限値との間に入っ
ているかを判断する（ステップ５０３）。もしその範囲
内になければ、修正したボンディング性検証は不合格と
しパッド位置修正処理に移る（ステップ５１０，５１
１）。範囲内にあればワイヤのリード線上での長さを求
め、所定の値より大きいか否かを判断する（ステップ５
０４）。もし大きくなければ、修正したボンディング性
検証は不合格としパッド位置修正処理に移る（ステップ
５１０，５１１）。もし大きければワイヤの半導体チッ
プ上での長さを求め、所定の範囲すなわち上限値と下限
値との間に入っているかを判断する（ステップ５０
５）。もしその範囲内になければ、修正したボンディン
グ性検証は不合格としパッド位置修正処理を行わせる
（ステップ５１０，５１１）。範囲内にあればワイヤの
パッドへの侵入角度を求め、所定の値より小さいかを判
断する（ステップ５０６）。もし小さくなければ、修正
したボンディング性検証は不合格としパッド位置修正処
理を行わせる（ステップ５１０，５１１）。他方、小さ
ければボンディング性検証は合格として（ステップ５０
８）、ボンディング性検証が終了していないパッドがあ
れば次のパッド位置を指定して（ステップ５０９，５１
２）、始めに戻る（ステップ５０１）。
【００２６】作業者は、パッド位置修正・編集手段１を
通じてこの検証結果が合格となるまでパッド位置を修正
し続ける。
通じてこの検証結果が合格となるまでパッド位置を修正
し続ける。
【００２７】このように、ボンディング性検証を、レイ
アウト設計情報も参照して行うために、パッド位置の修
正は、その半導体チップの全領域内で可能である。
アウト設計情報も参照して行うために、パッド位置の修
正は、その半導体チップの全領域内で可能である。
【００２８】これらボンディング性検証結果は、検証項
目毎、例えばループ長や入線角度毎にその検査値として
リアルタイムで検証結果・修正パッド位置表示手段３に
表示され、また全体の検証結果（合格／不合格）も表示
される。このように、修正パッド位置及び修正位置のボ
ンディング性検証結果は、リアルタイムで、検証結果・
修正パッド位置表示手段３によりディスプレイ６上に表
示され、作業者に報告される。
目毎、例えばループ長や入線角度毎にその検査値として
リアルタイムで検証結果・修正パッド位置表示手段３に
表示され、また全体の検証結果（合格／不合格）も表示
される。このように、修正パッド位置及び修正位置のボ
ンディング性検証結果は、リアルタイムで、検証結果・
修正パッド位置表示手段３によりディスプレイ６上に表
示され、作業者に報告される。
【００２９】これによって、作業者は視覚的にパッド位
置の修正作業を行うことができる。
置の修正作業を行うことができる。
【００３０】全ての各パッドについての修正パッド位置
ボンディング性検証手段２での検証が合格となれば、各
パッド位置の情報及びレイアウト設計情報がボンディン
グ性検証情報格納手段４に格納され、この情報が再びレ
イアウト設計工程に渡される。
ボンディング性検証手段２での検証が合格となれば、各
パッド位置の情報及びレイアウト設計情報がボンディン
グ性検証情報格納手段４に格納され、この情報が再びレ
イアウト設計工程に渡される。
【００３１】この情報は、上述したように修正パッド位
置ボンディング性検証手段２によりレイアウト検証が既
に行われているため、再びレイアウト検証工程で不合格
になることはなく、ボンディング検証工程も合格とな
る。
置ボンディング性検証手段２によりレイアウト検証が既
に行われているため、再びレイアウト検証工程で不合格
になることはなく、ボンディング検証工程も合格とな
る。
【００３２】更に別の実施の形態を図５のブロック図を
参照して説明する。
参照して説明する。
【００３３】図示するように、この実施の形態は前述し
た形態に加えて、半導体チップサイズを変更する半導体
チップサイズ変更手段５を備えたものである。
た形態に加えて、半導体チップサイズを変更する半導体
チップサイズ変更手段５を備えたものである。
【００３４】半導体チップサイズ変更手段５は、修正し
たパッド位置に対してボンディング検証を行った結果、
レイアウト設計工程で設計された半導体チップサイズを
変更する必要がある場合に、半導体チップサイズを変更
する。例えば、半導体チップ全体を大きくしなければな
らない場合、例えば横方向にｘ２だけ、高さ方向にｙ２
だけ大きくしなければならない場合、検証結果・修正パ
ッド位置表示手段３上で、作業者に対して比例計算によ
り得られた半導体チップサイズの変更を促す。
たパッド位置に対してボンディング検証を行った結果、
レイアウト設計工程で設計された半導体チップサイズを
変更する必要がある場合に、半導体チップサイズを変更
する。例えば、半導体チップ全体を大きくしなければな
らない場合、例えば横方向にｘ２だけ、高さ方向にｙ２
だけ大きくしなければならない場合、検証結果・修正パ
ッド位置表示手段３上で、作業者に対して比例計算によ
り得られた半導体チップサイズの変更を促す。
【００３５】この時、図６（ａ）に示すように、検証結
果・修正パッド位置表示手段３により、ディスプレイ６
上の半導体チップサイズを変更するウィンドウ３０内
に、半導体チップサイズを表示する領域１と、座標を示
すボタン３２と、変更実行用ボタン３３と、変更キャン
セル用ボタン３４とが表示され、作業者はこのボタンを
任意に選択して、作業を行う。また図６（ｂ）に示すよ
うに、ディスプレイ６上に変更前の半導体チップイメー
ジ４２と変更後の半導体チップイメージ４１とが表示さ
れる。
果・修正パッド位置表示手段３により、ディスプレイ６
上の半導体チップサイズを変更するウィンドウ３０内
に、半導体チップサイズを表示する領域１と、座標を示
すボタン３２と、変更実行用ボタン３３と、変更キャン
セル用ボタン３４とが表示され、作業者はこのボタンを
任意に選択して、作業を行う。また図６（ｂ）に示すよ
うに、ディスプレイ６上に変更前の半導体チップイメー
ジ４２と変更後の半導体チップイメージ４１とが表示さ
れる。
【００３６】変更された半導体チップサイズは、各パッ
ド位置の情報と共にレイアウト設計工程に渡される。
ド位置の情報と共にレイアウト設計工程に渡される。
【００３７】このように、半導体チップサイズ変更手段
５により、レイアウト工程で行われる半導体チップサイ
ズの変更を、ボンディング性検証工程で実施することが
できるため、設計・検証効率を向上させることができ
る。
５により、レイアウト工程で行われる半導体チップサイ
ズの変更を、ボンディング性検証工程で実施することが
できるため、設計・検証効率を向上させることができ
る。
【００３８】
【発明の効果】本発明によれば、作業者の負担を軽減す
ると共に、設計・検証効率を向上させうるボンディング
性検証システムを提供することができる。
ると共に、設計・検証効率を向上させうるボンディング
性検証システムを提供することができる。
【図１】本発明のボンディング性検証システムによる実
施の形態を示すブロック図。
施の形態を示すブロック図。
【図２】本発明のボンディング性検証システムによる実
施の形態の動作を示すフローチャート。
施の形態の動作を示すフローチャート。
【図３】パッド位置を修正しているディスプレイ画面を
示す図。
示す図。
【図４】ボンディング性検証動作を説明するためのフロ
ーチャート。
ーチャート。
【図５】本発明のボンディング性検証システムによる別
の実施の形態を示すブロック図。
の実施の形態を示すブロック図。
【図６】半導体チップサイズを変更する時のディスプレ
イ画面及びその変更前後のイメージを示す図。
イ画面及びその変更前後のイメージを示す図。
【図７】従来のボンディング性検証作業を示すフローチ
ャート。
ャート。
１ パッド位置修正・編集手段 ２ 修正パッド位置ボンディング性検証手段 ３ 検証結果・修正パッド位置表示手段 ４ ボンディング性検証格納手段 ５ 半導体チップサイズ変更手段 ６ ディスプレイ １０ ボンディング性検証基準データベース １１ 形状データベース １２ パッド位置データベース １３ レイアウト検証基準データベース
Claims (3)
- 【請求項１】レイアウト設計工程及びレイアウト検証工
程を終了した半導体チップ上の各パッドに対してボンデ
ィングの信頼性の検証を行い、その検証結果が合格基準
を満足しない場合は、当該パッド位置を修正し、前記半
導体チップを前記レイアウト設計工程及びレイアウト検
証工程に戻すボンディング性検証システムにおいて、 半導体チップ上の各パッドの位置を修正・編集するパッ
ド位置修正・編集手段と、 このパッド位置修正・編集手段により各パッドの位置の
修正・編集が行われた時に、そのパッド位置及びパッド
位置の修正・編集に伴い変更が必要となるレイアウト設
計情報に対して、予め用意されたボンディング性検証基
準データ及びレイアウト検証基準データを基に、ボンデ
ィング性の検証と同時にレイアウト検証を行う修正パッ
ド位置ボンディング性検証手段と、 前記修正されたパッド位置及び修正パッド位置ボンディ
ング性検証手段による検証結果をリアルタイムで表示す
る検証結果・修正パッド位置表示手段と、 全てのパッド位置に対してボンディング性検証が終了し
たら、前記パッド位置、そのパッド位置に対応するレイ
アウト設計情報、及び前記検証結果を格納し、前記レイ
アウト設計工程及びレイアウト検証工程に送るボンディ
ング性検証情報格納手段とを有するボンディング性検証
システム。 - 【請求項２】前記修正パッド位置ボンディング性検証手
段は、パッド位置修正・編集手段によりその位置を変更
された各パッド毎に、そのパッドとそのパッドに対応す
るリード線とを接続するワイヤの長さ、そのリード線上
でのワイヤの長さ、前記半導体チップ上でのワイヤの長
さ、及びそのワイヤの前記パッドへの侵入角度がそれぞ
れ所定の許容される範囲に収まっているか否かを検証す
るものであることを特徴とする請求項１に記載のボンデ
ィング性検証システム。 - 【請求項３】前記修正パッド位置ボンディング性検証手
段による検証の結果、前記半導体チップ全体の大きさを
変更する必要がある場合に、前記半導体チップのレイア
ウト上の大きさを変更し、その変更した大きさを前記ボ
ンディング性検証情報格納手段に出力する半導体チップ
サイズ変更手段を更に備えたことを特徴とする請求項１
又は請求項２に記載のボンディング性検証システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138221A JPH09321081A (ja) | 1996-05-31 | 1996-05-31 | ボンディング性検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138221A JPH09321081A (ja) | 1996-05-31 | 1996-05-31 | ボンディング性検証システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321081A true JPH09321081A (ja) | 1997-12-12 |
Family
ID=15216928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8138221A Pending JPH09321081A (ja) | 1996-05-31 | 1996-05-31 | ボンディング性検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321081A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274220A (ja) * | 1998-01-05 | 1999-10-08 | Texas Instr Inc <Ti> | ビデオワイヤボンダシステムとその操作方法 |
| CN113128168A (zh) * | 2019-12-30 | 2021-07-16 | 深圳市三诺数字科技有限公司 | 一种焊盘参数校验校正方法、装置、计算机设备及存储介质 |
| CN117113923A (zh) * | 2023-10-25 | 2023-11-24 | 苏州赛米德半导体科技有限公司 | 一种优化焊盘坐标文件生成的方法、装置及存储介质 |
-
1996
- 1996-05-31 JP JP8138221A patent/JPH09321081A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274220A (ja) * | 1998-01-05 | 1999-10-08 | Texas Instr Inc <Ti> | ビデオワイヤボンダシステムとその操作方法 |
| CN113128168A (zh) * | 2019-12-30 | 2021-07-16 | 深圳市三诺数字科技有限公司 | 一种焊盘参数校验校正方法、装置、计算机设备及存储介质 |
| CN113128168B (zh) * | 2019-12-30 | 2025-08-12 | 深圳市三诺数字科技有限公司 | 一种焊盘参数校验校正方法、装置、计算机设备及存储介质 |
| CN117113923A (zh) * | 2023-10-25 | 2023-11-24 | 苏州赛米德半导体科技有限公司 | 一种优化焊盘坐标文件生成的方法、装置及存储介质 |
| CN117113923B (zh) * | 2023-10-25 | 2024-01-23 | 苏州赛米德半导体科技有限公司 | 一种优化焊盘坐标文件生成的方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09319067A5 (ja) | ||
| JPH09321081A (ja) | ボンディング性検証システム | |
| JP4443450B2 (ja) | 自動配線決定装置 | |
| KR100548795B1 (ko) | 자동 와이어 본딩 시스템의 본더 뷰어 시스템 | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JP3147045B2 (ja) | Ｌｓｉレイアウトのセル階層検証方法およびその装置 | |
| JPH11274219A (ja) | ボンディング座標の補正方法及び補正装置 | |
| JP2536326B2 (ja) | Ｌｓｉチップ設計装置 | |
| JP2536398B2 (ja) | プリント配線パタ―ンコ―ナ修正方法 | |
| JP2560439B2 (ja) | ボンディング位置設定方法 | |
| JP3388028B2 (ja) | レイアウトパターン検証装置及びレイアウトパターン検証方法 | |
| JP2785765B2 (ja) | 集積回路の端子位置決定装置とその方法 | |
| JP2003163144A (ja) | テストパターン作成装置 | |
| JP3087843B2 (ja) | 電子線直接描画方法および装置ならびに記録媒体 | |
| JP2988435B2 (ja) | リードフレームの設計方法およびプログラムを記録した記録媒体 | |
| JP3128908B2 (ja) | 配線レイアウト設計のためのエディタ | |
| JP3258795B2 (ja) | 半導体装置のボンディング点算出装置 | |
| JP2707989B2 (ja) | Ｌｓｉ設計支援システム | |
| JP3075012B2 (ja) | レイアウト検証装置及びレイアウト検証システム | |
| JP2800783B2 (ja) | リードフレーム設計方法 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JPH08202753A (ja) | 回路図の配線自動修正方法 | |
| JP2002083306A (ja) | 画像処理装置 | |
| JPH04322372A (ja) | レイアウトパターン作成装置 | |
| JP3099782B2 (ja) | Ｃａｍデータの自動修正装置、自動修正方法及び自動修正プログラムを記録した記録媒体 |