JPH09321090A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09321090A JPH09321090A JP13881496A JP13881496A JPH09321090A JP H09321090 A JPH09321090 A JP H09321090A JP 13881496 A JP13881496 A JP 13881496A JP 13881496 A JP13881496 A JP 13881496A JP H09321090 A JPH09321090 A JP H09321090A
- Authority
- JP
- Japan
- Prior art keywords
- mounting substrate
- metal wiring
- width
- semiconductor element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】この発明は、実装基板と半導体素子とをフリッ
プチップ接続するはんだバンプの信頼性が向上される半
導体装置を提供することを課題とする。 【解決手段】実装基板11面に金属配線121 、122 、…を
形成し、また実装基板11面に絶縁層13を形成すると共
に、この絶縁層13に金属配線121 、122 、…にそれぞれ
交差して開口141 、142 、…を形成して、その交差部そ
れぞれを接続パッド151 、152 、…とする。金属配線12
1 、122 、…は断面台形状に形成され、その底面幅ａは
開口141 、142 、…の幅ｂに比較して小さく設定し、金
属配線121 、122 、…の厚さをｔとした場合、“ａ＋
ｔ”がほぼｂに等しく設定される。これにより、接続パ
ッド151 、152 、…それぞれに対応して半導体素子との
間に形成されるはんだバンプは、ほぼ円形とされて、信
頼性が向上される。
プチップ接続するはんだバンプの信頼性が向上される半
導体装置を提供することを課題とする。 【解決手段】実装基板11面に金属配線121 、122 、…を
形成し、また実装基板11面に絶縁層13を形成すると共
に、この絶縁層13に金属配線121 、122 、…にそれぞれ
交差して開口141 、142 、…を形成して、その交差部そ
れぞれを接続パッド151 、152 、…とする。金属配線12
1 、122 、…は断面台形状に形成され、その底面幅ａは
開口141 、142 、…の幅ｂに比較して小さく設定し、金
属配線121 、122 、…の厚さをｔとした場合、“ａ＋
ｔ”がほぼｂに等しく設定される。これにより、接続パ
ッド151 、152 、…それぞれに対応して半導体素子との
間に形成されるはんだバンプは、ほぼ円形とされて、信
頼性が向上される。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子をは
んだバンプを介して実装基板にフリップチップ接続する
に際して使用される、実装基板を改良した半導体装置に
関する。
んだバンプを介して実装基板にフリップチップ接続する
に際して使用される、実装基板を改良した半導体装置に
関する。
【０００２】
【従来の技術】半導体回路装置を微細化して構成する実
装手段として、半導体素子を実装基板に対してフリップ
チップ接続することが知られている。例えば、図４で示
すように実装基板31と半導体素子32とを複数のはんだバ
ンプ331 、332 …によって、相互に接続する。すなわ
ち、実装基板31の回路網に対して接続されるように突設
した複数のバンプ電極と、半導体素子32を構成する回路
の端子部に対応して、その表面に突設形成した複数のバ
ンプ電極とを位置合わせして対向設定し、半導体素子12
を実装基板31の方向に圧接して対向するバンプ電極の相
互を仮接合する。その後、これをリフローしてこの仮接
合されたバンプ電極相互を溶融して一体化してはんだバ
ンプ331 、332 、…が形成される。
装手段として、半導体素子を実装基板に対してフリップ
チップ接続することが知られている。例えば、図４で示
すように実装基板31と半導体素子32とを複数のはんだバ
ンプ331 、332 …によって、相互に接続する。すなわ
ち、実装基板31の回路網に対して接続されるように突設
した複数のバンプ電極と、半導体素子32を構成する回路
の端子部に対応して、その表面に突設形成した複数のバ
ンプ電極とを位置合わせして対向設定し、半導体素子12
を実装基板31の方向に圧接して対向するバンプ電極の相
互を仮接合する。その後、これをリフローしてこの仮接
合されたバンプ電極相互を溶融して一体化してはんだバ
ンプ331 、332 、…が形成される。
【０００３】この様なフリップチップ接続を行うための
実装基板31の表面には、多数の突設されるバンプ電極が
形成されるもので、図５はこの様なバンプ電極を形成す
るための実装基板31を示している。すなわち、例えばア
ルミナ基板によって構成された実装基板31の表面に、バ
ンプ電極を形成すべき位置にそれぞれ対応して、銅等の
金属材料によって細長い金属配線341 、342 、…を形成
する。
実装基板31の表面には、多数の突設されるバンプ電極が
形成されるもので、図５はこの様なバンプ電極を形成す
るための実装基板31を示している。すなわち、例えばア
ルミナ基板によって構成された実装基板31の表面に、バ
ンプ電極を形成すべき位置にそれぞれ対応して、銅等の
金属材料によって細長い金属配線341 、342 、…を形成
する。
【０００４】また、この実装基板31の表面には、ソルダ
ーレジスト等による絶縁層35が形成され、この絶縁層35
に対してこの金属配線341 、342 、…とほぼ等しい幅の
開口36が形成される。この開口36は金属配線341 、342
、…それぞれと交差する溝状に形成され、この金属配
線341 、342 、…それぞれと開口36との交差部分にパッ
ド371 、372 、…が形成される。そして、このパッド37
1 、372 、…それぞれに対応してバンプ電極が盛り上げ
突設される。
ーレジスト等による絶縁層35が形成され、この絶縁層35
に対してこの金属配線341 、342 、…とほぼ等しい幅の
開口36が形成される。この開口36は金属配線341 、342
、…それぞれと交差する溝状に形成され、この金属配
線341 、342 、…それぞれと開口36との交差部分にパッ
ド371 、372 、…が形成される。そして、このパッド37
1 、372 、…それぞれに対応してバンプ電極が盛り上げ
突設される。
【０００５】この様にパッド371 、372 、…それぞれに
対応してバンプ電極の形成された実装基板31は、前にも
述べたようにバンプ電極を突設した半導体素子とを対設
し、相互に仮接合してリフローし、仮接合されたバンプ
電極相互を溶融して一体化してはんだバンプとする。こ
の結果、図４で示したように実装基板31と半導体素子32
とが、はんだバンプ331 、332 、…によって一体化さ
れ、電気的に且つ機械的に接続されるようになる。
対応してバンプ電極の形成された実装基板31は、前にも
述べたようにバンプ電極を突設した半導体素子とを対設
し、相互に仮接合してリフローし、仮接合されたバンプ
電極相互を溶融して一体化してはんだバンプとする。こ
の結果、図４で示したように実装基板31と半導体素子32
とが、はんだバンプ331 、332 、…によって一体化さ
れ、電気的に且つ機械的に接続されるようになる。
【０００６】ここで、実装基板31のバンプ電極と半導体
素子のバンプ電極とを仮接合してリフローすると、図６
で示す金属配線34の厚さが２０〜５０μｍ存在するた
め、仮接合されたバンプ電極が溶融されたときに、接続
パッドとして用いられる金属配線34の開口36部に対応す
る断面に対してもはんだが付く。このため、溶融された
はんだが開口36に沿って広がり、実装基板31と半導体素
子32とを接続するはんだバンプ33の基板31面に沿う断面
形状は、楕円形となる。はんだバンプ33の断面形状がこ
の様な楕円形状とされると、フリップチップ接続工程に
おいて隣接するはんだバンプとの相互間にブリッジが生
ずる虞が生じ、このはんだバンプ33の長期信頼性を低下
させる要因となる。
素子のバンプ電極とを仮接合してリフローすると、図６
で示す金属配線34の厚さが２０〜５０μｍ存在するた
め、仮接合されたバンプ電極が溶融されたときに、接続
パッドとして用いられる金属配線34の開口36部に対応す
る断面に対してもはんだが付く。このため、溶融された
はんだが開口36に沿って広がり、実装基板31と半導体素
子32とを接続するはんだバンプ33の基板31面に沿う断面
形状は、楕円形となる。はんだバンプ33の断面形状がこ
の様な楕円形状とされると、フリップチップ接続工程に
おいて隣接するはんだバンプとの相互間にブリッジが生
ずる虞が生じ、このはんだバンプ33の長期信頼性を低下
させる要因となる。
【０００７】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、実装基板と半導体素子とフ
リップチップ接続するはんだバンプの、実装基板面に沿
った断面形状が横に広がることを抑制して、ほぼ円形に
形成されるようにするもので、フリップチップ接続工程
において隣接するはんだバンプとの間にブリッジが生ず
ることが回避されると共に、はんだバンプ33の長期信頼
性が向上されるようにする半導体装置を提供しようとす
るものである。
な点に鑑みなされたもので、実装基板と半導体素子とフ
リップチップ接続するはんだバンプの、実装基板面に沿
った断面形状が横に広がることを抑制して、ほぼ円形に
形成されるようにするもので、フリップチップ接続工程
において隣接するはんだバンプとの間にブリッジが生ず
ることが回避されると共に、はんだバンプ33の長期信頼
性が向上されるようにする半導体装置を提供しようとす
るものである。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体素子をはんだバンプを介して実装基板にフ
リップチップ接続するようにした半導体回路装置におい
て、実装基板の表面に導体材料によって細長く金属配線
を形成すると共に、さらに実装基板の表面に形成された
絶縁層に金属配線と交差して溝状の開口を形成し、この
金属配線と開口との交差部分に、はんだを盛り上げて突
設するバンプ電極が形成されるようにするもので、開口
の幅が金属配線の幅よりも大きく構成されるようにし
た。
置は、半導体素子をはんだバンプを介して実装基板にフ
リップチップ接続するようにした半導体回路装置におい
て、実装基板の表面に導体材料によって細長く金属配線
を形成すると共に、さらに実装基板の表面に形成された
絶縁層に金属配線と交差して溝状の開口を形成し、この
金属配線と開口との交差部分に、はんだを盛り上げて突
設するバンプ電極が形成されるようにするもので、開口
の幅が金属配線の幅よりも大きく構成されるようにし
た。
【０００９】ここで、金属配線の底面部の幅をａ、絶縁
層に形成された開口の幅をｂとすると共に、パッド部に
対応する前記金属配線の高さをｔとしたときに、“ａ＋
ｔ”がｂにほぼ等しく設定されるようにしている。
層に形成された開口の幅をｂとすると共に、パッド部に
対応する前記金属配線の高さをｔとしたときに、“ａ＋
ｔ”がｂにほぼ等しく設定されるようにしている。
【００１０】この様に構成することにより、実装基板上
のパッド部に形成されたバンプ電極と、半導体基板に形
成したバンプ電極とをリフローにより溶融したときに、
開口に沿って広がるはんだの領域を少なくすることがで
きて、実装基板と半導体素子を接続するはんだバンプの
断面形状がほぼ円形とされる。したがって、隣接するは
んだバンプとのブリッジの発生が阻止されるものであ
り、フリップチップ接続の長期にわたる信頼性が向上さ
れる。
のパッド部に形成されたバンプ電極と、半導体基板に形
成したバンプ電極とをリフローにより溶融したときに、
開口に沿って広がるはんだの領域を少なくすることがで
きて、実装基板と半導体素子を接続するはんだバンプの
断面形状がほぼ円形とされる。したがって、隣接するは
んだバンプとのブリッジの発生が阻止されるものであ
り、フリップチップ接続の長期にわたる信頼性が向上さ
れる。
【００１１】
【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態を説明する。図１は半導体素子がフリップ
チップ接続される実装基板11を示すもので、この実装基
板11は例えばガラスエポキシ基板、A1203 基板、A1N 基
板等によって構成される。
一実施の形態を説明する。図１は半導体素子がフリップ
チップ接続される実装基板11を示すもので、この実装基
板11は例えばガラスエポキシ基板、A1203 基板、A1N 基
板等によって構成される。
【００１２】この実装基板11の表面には、バンプ電極を
形成すべき位置に対応して、それぞれ細い銅あるいはタ
ングステン等の金属膜による金属配線121 、122 、…が
形成され、さらにソルダーレジストやアルミナ等による
絶縁層13が形成される。この絶縁層13には、複数の金属
配線121 、122 、…それぞれに交差するように、溝によ
る開口14が形成されるもので、金属配線121 、122 、…
それぞれの幅は、交差する開口14の幅に比較して小さく
設定される。そして、この開口14と交差する部分の金属
配線121 、122 、…によって接続パッド151 、152 、…
が形成され、この接続パッド151 、152 、…それぞれに
対応してはんだを盛り上げ突設し、バンプ電極が形成さ
れるようになる。
形成すべき位置に対応して、それぞれ細い銅あるいはタ
ングステン等の金属膜による金属配線121 、122 、…が
形成され、さらにソルダーレジストやアルミナ等による
絶縁層13が形成される。この絶縁層13には、複数の金属
配線121 、122 、…それぞれに交差するように、溝によ
る開口14が形成されるもので、金属配線121 、122 、…
それぞれの幅は、交差する開口14の幅に比較して小さく
設定される。そして、この開口14と交差する部分の金属
配線121 、122 、…によって接続パッド151 、152 、…
が形成され、この接続パッド151 、152 、…それぞれに
対応してはんだを盛り上げ突設し、バンプ電極が形成さ
れるようになる。
【００１３】図２は１つの接続パッド部分を拡大して示
すもので、このパッド部分に対応してバンプ電極が形成
され、半導体素子とのフリップチップ接続に際して、こ
の半導体素子の端子部に対応して形成されたバンプ電極
と対設して、その相互をリフローして溶融一体化しては
んだバンブ16とされるようにする。
すもので、このパッド部分に対応してバンプ電極が形成
され、半導体素子とのフリップチップ接続に際して、こ
の半導体素子の端子部に対応して形成されたバンプ電極
と対設して、その相互をリフローして溶融一体化しては
んだバンブ16とされるようにする。
【００１４】すなわち、図３の（Ａ）および（Ｂ）で示
すように、実装基板11の表面に断面が台形状とされる金
属配線12が形成され、この金属配線12部に対応して接続
パッド15が形成され、金属配線12を含む状態で半導体素
子17との間がはんだバンプ16によって接続される。ここ
で、金属配線12の厚さｔは約２０〜５０μｍとされてそ
の断面形状が台形状としたとき、この金属配線12の底面
の幅をａ、はんだバンプ16の開口14に沿った図２のＡ−
Ａ線に対応する断面の径をｄ1 、これと直交するＢ−Ｂ
線に沿う断面の径をｄ2 と仮定し、さらに金属配線12と
半導体素子17の裏面との間隔をｈとすると、簡易的に次
の式で見積もることができる。
すように、実装基板11の表面に断面が台形状とされる金
属配線12が形成され、この金属配線12部に対応して接続
パッド15が形成され、金属配線12を含む状態で半導体素
子17との間がはんだバンプ16によって接続される。ここ
で、金属配線12の厚さｔは約２０〜５０μｍとされてそ
の断面形状が台形状としたとき、この金属配線12の底面
の幅をａ、はんだバンプ16の開口14に沿った図２のＡ−
Ａ線に対応する断面の径をｄ1 、これと直交するＢ−Ｂ
線に沿う断面の径をｄ2 と仮定し、さらに金属配線12と
半導体素子17の裏面との間隔をｈとすると、簡易的に次
の式で見積もることができる。
【００１５】 ｄ1 ＝ａ＋ｔ＋ｈ ｄ2 ＝ｂ＋ｈ そこで、“ａ＋ｔ”が開口14の幅ｂとほぼ等しい関係と
されるように形成することにより、はんだバンプ16の基
板11の面に沿った形状はほぼ円形とされるようになっ
て、その長期信頼性が向上され、また隣接する接続パン
プとの間のブリッジの発生も確実に阻止できる。
されるように形成することにより、はんだバンプ16の基
板11の面に沿った形状はほぼ円形とされるようになっ
て、その長期信頼性が向上され、また隣接する接続パン
プとの間のブリッジの発生も確実に阻止できる。
【００１６】また、はんだバンプ16の断面径をほぼ１０
０μｍとしたとき、実装基板11上の金属配線12の厚さが
ほぼ１０〜５０μｍの断面台形状とされるため、 ａ＝０．５〜０．８×ｂ としても同様の効果が得られる。
０μｍとしたとき、実装基板11上の金属配線12の厚さが
ほぼ１０〜５０μｍの断面台形状とされるため、 ａ＝０．５〜０．８×ｂ としても同様の効果が得られる。
【００１７】
【発明の効果】以上のにようにこの発明に係る半導体装
置によれば、実装基板と半導体素子とを接続するはんだ
バンプの実装基板面に沿った断面形状がほぼ円形状さ
れ、したがってリフロー時において隣接するはんだバン
プとの間でブリッジが生ずるような問題が確実に解消さ
れると共に、長期間にわたる信頼性が確保される。
置によれば、実装基板と半導体素子とを接続するはんだ
バンプの実装基板面に沿った断面形状がほぼ円形状さ
れ、したがってリフロー時において隣接するはんだバン
プとの間でブリッジが生ずるような問題が確実に解消さ
れると共に、長期間にわたる信頼性が確保される。
【図１】この発明の一実施の形態に係るフリップチップ
接続して構成される半導体装置の実装基板面の構成を示
す平面図。
接続して構成される半導体装置の実装基板面の構成を示
す平面図。
【図２】上記実装基板面にはんだバンプが形成された状
態を拡大して示す平面図。
態を拡大して示す平面図。
【図３】（Ａ）および（Ｂ）はそれぞれ図２のＡ−Ａ線
およびＢ−Ｂ線にそれぞれ沿った断面図。
およびＢ−Ｂ線にそれぞれ沿った断面図。
【図４】フリップチップ接続された半導体装置を説明す
る図。
る図。
【図５】従来のフリップチップ接続される実装基板を示
す平面図。
す平面図。
【図６】この実装基板と半導体素子との間に形成される
はんだバンプ部の断面図。
はんだバンプ部の断面図。
11…実装基板、12、121 、122 、…金属配線、13…絶縁
層、14…開口、 15、151 、152 、…接続パッド、16…
はんだバンプ、17…半導体素子。
層、14…開口、 15、151 、152 、…接続パッド、16…
はんだバンプ、17…半導体素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田沢 浩 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 平野 尚彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 田窪 知章 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 岡田 隆 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 蛭田 陽一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (2)
- 【請求項１】 半導体素子をはんだバンプを介して実装
基板にフリップチップ接続するようにした半導体回路装
置において、 前記実装基板の表面に導体材料によって細長く形成され
た金属配線と、 前記実装基板の表面に形成された絶縁層に、前記金属配
線と交差して形成された溝状の開口と、 前記金属配線と前記開口との交差部分に形成されたパッ
ドと、 このパッド部にはんだを盛り上て突設形成されるバンプ
電極を溶融して前記半導体素子との間を接続するはんだ
バンプと前記開口の幅が前記金属配線の幅よりも大きく
構成されるようにしたことを特徴とする半導体装置。 - 【請求項２】 前記金属配線は断面台形状に構成され、
その実装基板に接する底面部の幅をａ、前記絶縁層に形
成された開口の幅をｂとすると共に、前記パッド部に対
応する前記金属配線の高さをｔとしたときに、“ａ＋
ｔ”がｂにほぼ等しく設定されるようにした請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13881496A JP3321358B2 (ja) | 1996-05-31 | 1996-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13881496A JP3321358B2 (ja) | 1996-05-31 | 1996-05-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321090A true JPH09321090A (ja) | 1997-12-12 |
| JP3321358B2 JP3321358B2 (ja) | 2002-09-03 |
Family
ID=15230872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13881496A Expired - Fee Related JP3321358B2 (ja) | 1996-05-31 | 1996-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3321358B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014083718A1 (ja) * | 2012-11-27 | 2014-06-05 | 日本特殊陶業株式会社 | 配線基板 |
-
1996
- 1996-05-31 JP JP13881496A patent/JP3321358B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014083718A1 (ja) * | 2012-11-27 | 2014-06-05 | 日本特殊陶業株式会社 | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3321358B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| JP2702839B2 (ja) | 配線基板の電極構造 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| KR20080054347A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3367826B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JPH10233401A (ja) | 半導体装置 | |
| JPH09321090A (ja) | 半導体装置 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JP2803664B2 (ja) | 基板接続構造 | |
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 | |
| JP3284048B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0982759A (ja) | 突起電極を有する基板の接続方法 | |
| CN100394598C (zh) | 超薄堆叠构装元件 | |
| JP2001267368A (ja) | フリップチップ実装構造 | |
| JPH09223759A (ja) | 半導体装置およびその製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH0744018Y2 (ja) | 突起電極部構造 | |
| US20030057569A1 (en) | Semiconductor device | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP2005217065A (ja) | 配線基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 | |
| JPH08307045A (ja) | 配線基板 | |
| JPH10173301A (ja) | 回路基板、配線基板及び回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |