JPH09321560A - スペクトル拡散通信における利得制御回路 - Google Patents

Abstract

(57)【要約】 【課題】スペクトル拡散通信において小型で簡易な利得
制御回路を提供する。 【解決手段】スペクトル拡散信号を増幅する可変利得増
幅器１２と、増幅されたスペクトル拡散信号の相関をと
る相関器１４と、相関出力を基準値と比較し２値信号を
出力する比較器１５と、比較器１５の出力をカウントす
るアップダウンカウンタ１７と、このカウンタ１７の出
力をアナログ信号に変換し利得制御信号として可変利得
増幅器１２に与えるＤ／Ａ変換器１８とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスペクトル拡散通信
システムにおいて用いられる利得制御回路に関するもの
である。

【０００２】

【従来の技術】従来のデータ通信には、狭帯域変調方式
を用いた通信が一般に実用されている。これらは、受信
機における復調を比較的小型の回路で実現できるが、室
内（オフィスや工場）のようにマルチパスが多い場合、
フェージングにより特性が劣化することがあった。

【０００３】これに対して、スペクトル拡散通信方式
は、データのスペクトルを拡散符号によって拡散し、広
帯域で伝送するため、このような周波数選択性フェージ
ングに対して、耐性があり、狭帯域通信の欠点を解消で
きるという利点をもつ。このようなシステムにおいて、
デジタル的に処理する場合には、Ａ／Ｄコンバータを用
いて、デジタル信号に変換し処理する。

【０００４】この受信機の従来例を図１に示すブロック
図を参照して説明する。入力端子１からの信号は、可変
利得増幅器２で増幅された後、Ａ／Ｄコンバータ３を経
て相関器４に入力される。相関器４の出力信号は一つは
同期回路６に入力され、相関の取れたタイミングで、相
関の同期を取る。この相関同期の取れたタイミングを示
す相関同期パルスを用いて、そのときの相関出力と最適
となるように設定した閾値とを相関出力比較器５で比較
し、その比較出力を加減算器７、Ｄ／Ａ変換器８を通し
てフィルタ９で平滑した後、可変利得増幅器２へ与えて
利得を制御する。このようにすることで、常に相関出力
が一致した最大点（以降相関スパイクと呼ぶ）が、一定
となる。

【０００５】このような受信機の性能を最大限発揮する
ためには、Ａ／Ｄコンバータ３に入る所望の信号レベル
は、何でもよい訳ではなく、最適値が存在する。この値
は、最適量子化間隔として知られており、これに合わせ
て、利得制御回路で、Ａ／Ｄコンバータ３の入力の信号
振幅を最適にしてやる必要がある。しかし、直接合わせ
ることが困難であるので、上記のように、相関スパイク
が一定となるようにしている。

【０００６】最適な信号振幅となっている場合、この相
関スパイクの振幅は一定となる。反対に言えば、この相
関スパイク振幅値を一定になるように利得制御回路をコ
ントロールすることで、入力信号は最適な振幅、すなわ
ち最適量子化間隔となり、受信機は最大の性能が得られ
る状態となる。

【０００７】定常状態における動作を図２に従って説明
する。相関出力比較器５では、図２（イ）に示す相関ス
パイクＰと予め設定した閾値Ｅを比較する。相関スパイ
クＰは、その時々により、振幅変動している。一方閾値
Ｅは、最適となる相関スパイク振幅値である。この二つ
を比較することにより、その差信号が出力される。この
差信号は図２（ロ）に示されている。この差信号を現在
の出力信号に対して加減算することにより（ハ）の波形
を得る。これをフィルタ７によってフィルタリングする
ことにより図２（ニ）の波形が得られる。この波形は、
フィルタ７の定数によって決まってくる。

【０００８】なお、このフィルタ９は雑音による変動を
平均化するためのものである。このようにして得た出力
を用いて可変利得増幅器２をコントロールすることによ
り、相関スパイクＰが閾値Ｅより大きいときには増幅器
２の利得を下げ、相関スパイクＰが閾値Ｅより小さいと
きには、増幅器２の利得を上げる。このようにして、フ
ィードバックをかけ、常に設定した閾値Ｅに相関スパイ
クＰのピークが一致するように制御できる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
ような構成で、相関スパイクを一定にすることが可能で
あるが、そのためには、相関出力比較器５にて多ビット
信号の比較、加減算器７にて多ビット信号の加減算、Ｄ
／Ａコンバータ８、アナログフィルタ９等が必要であ
り、回路が大きくなるという欠点を有していた。

【００１０】一般に、通信開始時には、その受信振幅は
不定であり、最適値と大きく離れていることがある。こ
の場合、閾値と比較した結果によって、最適値へと収束
していくが、フィルタ９はその特性上積分動作を伴うの
で、最初は最適値と大きく離れた値から、時間をかけて
収束値へと変化していく過渡状態を経て、やがて収束し
た定常状態となる。

【００１１】図３中のＴ２の領域が過渡状態と呼ばれ、
Ｔ３の領域が定常状態と呼ばれる。尚、図３において、
縦軸が可変利得増幅器の制御値であり、横軸が時間であ
る。また、Ｔ１の区間は、初期同期が取れていないの
で、可変利得制御は、まだ動いていない状態である。こ
こで、過渡状態においては、復調動作はできるものの、
量子化が最適値ではないために誤り率特性が悪いという
欠点をもっていた。

【００１２】本発明は、小型で簡易な利得制御回路を提
供することを目的とする。また、本発明は、過渡状態の
時間を短くして誤り率の劣化する時間を少なくした利得
制御回路を提供する。

【００１３】

【課題を解決するための手段】上記の目的を達成するた
め本発明の利得制御回路は、スペクトル拡散信号を増幅
する可変利得増幅器と、増幅されたスペクトル拡散信号
の相関をとる相関器と、相関出力を基準値と比較し２値
信号を出力する比較器と、該比較器の出力をカウントす
るアップダウンカウンタと、該アップダウンカウンタの
出力を利得制御信号として前記可変利得増幅器に与える
手段とから成っている。

【００１４】この構成では、相関出力が基準値以上のと
きアップダウンカウンタからは、例えば「１」が出力さ
れ、基準値より低いときは「０」が出力される。そし
て、「１」のとき、カウンタは例えばアップカウント
し、「０」のときダウンカウントする。カウンタの入力
は相関出力であるから、カウンタがカウントして次のカ
ウントをするまでは先のカウント出力が保持される。こ
のためカウンタの出力は積分されているといえる。

【００１５】また、本発明では前記の構成において、前
記アップダウンカウンタの出力信号がｍビットで表わさ
れるものであるとき、そのｋビット（ただし、ｋ＜ｍ）
を利得制御信号に用いるようにしている。このようにす
ると、例えば最下位ビットから３ビット目からｋを選ぶ
と、カウンタが４回出力する（カウントする）ごとに利
得制御信号が変化することになり、フィルタでいう時定
数を大きくすることと同様の結果が得られる。

【００１６】更に、本発明では前記の構成において、初
期同期確立タイミングからの時間経過によって、当初前
記ｋビットを最下位ビットに近い側から選び、しかる
後、最下位ビットから遠い側から選ぶように切り換え
る。このようにすると、初期同期直後では制御信号の変
化が早く、定常状態では変化が遅くなる。

【００１７】

【発明の実施の形態】本発明の第１の実施形態を第４図
に従って説明する。これは、受信機の構成を示した回路
ブロック図である。入力端子１１からの信号は、可変利
得増幅器１２、Ａ／Ｄコンバータ１３を経て相関器１４
に入力される。相関器１４の出力信号は、一つは同期回
路１６に入力され、相関の取れたタイミングで、相関の
同期を取る。この相関同期のとれたタイミングを示す相
関同期パルス２０を用いて、そのときの相関出力信号Ｐ
と最適となるように設定した閾値Ｅとを比較する。

【００１８】ここで、比較出力としては、相関信号Ｐが
閾値Ｅより大きい時には１が、小さい時には０が出力さ
れる。この後、この信号はアップダウンカウンタ１７に
入力される。カウンタ１７は入力が１の時にはアップカ
ウントし、０の時にはダウンカウントする。このカウン
トのタイミングは、同期回路１６によって与えられる。

【００１９】このアップダウンカウンタ１７の出力は、
そのままパラレル値としてＤ／Ａコンバータ１８に与え
られる。ここで、例えば、アップダウンカウンタ１７が
８ビットタイプのものであれば、そのまま８ビットのＤ
／Ａコンバータ１８に信号を渡すことができるし、１６
ビットタイプのものであれば、その中の８ビットをＤ／
Ａコンバータ１８に信号として渡す。この時、１６ビッ
トのうち、どのビットを選ぶかは、積分する回数に依存
する。

【００２０】仮に、ＬＳＢ（最下位ビット）から２ビッ
ト切り捨てて８ビット選択した時は、アップ、ダウンが
４回行われることでＬＳＢから３ビット目が変化する。
これは４回分の積分に相当し、従来例のようなフィルタ
を不要にすることができる。その後、この出力をアナロ
グ信号に変換して可変利得増幅器１２をコントロールす
る。このように、本発明を用いれば、従来例に比べて、
相関出力の比較回路の簡易化、加減算器の省略、フィル
タの省略を図ることができ、回路の大幅な簡易化を図る
ことができる。

【００２１】次に、本発明の第２の実施形態を説明す
る。上記第１の実施形態において、アップダウンカウン
タ１７の出力ｍビットのうち、Ｄ／Ａコンバータ１８に
渡すｋビットを固定で選択することを説明したが、本実
施形態においては、この選択部分にｍ−ｋセレクタを用
いることを特徴とする。

【００２２】このアップダウンカウンタ１７とセレクタ
部２１の構成を図５に示す。アップダウンカウンタ１７
のｍビットの信号は、ｍビットの入力端子をもつセレク
タに入力され、一方、Ｄ／Ａコンバータ１８に必要なｋ
ビットを選択する。この選択は入力に対して、連続した
ビットで行なわれる。つまり、例えば、ＬＳＢから３ビ
ット目から選べば、２＋ｋビットのデータが実質的に使
用されることになる。

【００２３】この選択は、セレクト信号によって行なわ
れる。このセレクト信号は図３における同期信号の同期
点（Ｔ２のスタート）からの時間経過によって変えられ
る。つまり、Ｔ２区間の始めの方と後ろの方とで切り換
えられる。この切り換えは２段階でもよいが、数段階に
することで性能を上げることができる。

【００２４】この場合、始めは下位ビットから選択する
ことで、アップダウンカウンタが１ビットカウントする
ごとにＤ／Ａコンバータ１８のレベルが変わり、急速に
設定値に近づく。一方、時間経過とともに上位ビットか
ら選択することで積分回数が増えて、通信の回線雑音に
対して影響を少なくすることができるようになる。

【００２５】なお、切り換え時には、Ｄ／Ａコンバータ
１８へのデータが変化しないように切り換え前のデータ
が切り換える数だけシフトする回路がセレクタには含ま
れるものとする。以上のように、第２の実施形態を用い
ることで、初期同期時に高速に設定値に合わせることが
可能になる。

【００２６】

【発明の効果】本発明では、スペクトル拡散通信におけ
る利得制御回路において、相関出力を最適となる基準値
と比較し、その比較出力によって、アップダウンカウン
タを制御し、その出力で利得制御することで、従来に比
べて、簡易な回路で利得制御できる。その結果、回路の
小型化、低消費電力化が可能となる。

【００２７】また、利得制御値をアップダウンカウンタ
の出力信号のｍビットのうちｋビット（ｍ＞ｋ）選び、
その取り出すｋビットは、初期同期確立信号の確立タイ
ミングからの時間経過によって、下位ビット側から上位
ビット側へと変えることで、初期同期時の利得制御を素
早くでき、通信の回線効率を上げることができる。

【図面の簡単な説明】

【図１】従来例の回路ブロック図である。

【図２】その動作を説明するための波形図である。

【図３】初期動作の利得制御を示す図である。

【図４】本発明の第１実施形態の回路ブロック図であ
る。

【図５】本発明の第２実施形態におけるアップダウンカ
ウンタとセレクタの構成を示す回路ブロック図である。

【符号の説明】

１２ 可変利得増幅器 １４ 相関器 １５ 相関出力比較器 １６ 同期回路 １７ アップダウンカウンタ １８ Ｄ／Ａ変換器 ２１ セレクタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】スペクトル拡散信号を増幅する可変利得増
   幅器と、増幅されたスペクトル拡散信号の相関をとる相
   関器と、相関出力を基準値と比較し２値信号を出力する
   比較器と、該比較器の出力をカウントするアップダウン
   カウンタと、該アップダウンカウンタの出力を利得制御
   信号として前記可変利得増幅器に与える手段とから成る
   利得制御回路。
2. 【請求項２】前記アップダウンカウンタの出力信号がｍ
   ビットで表わされるものであるとき、そのｋビット（た
   だし、ｋ＜ｍ）を利得制御信号に用いることを特徴とす
   る請求項１に記載の利得制御回路。
3. 【請求項３】初期同期確立タイミングからの時間経過に
   よって、当初前記ｋビットを最下位ビットに近い側から
   選び、しかる後、最下位ビットから遠い側から選ぶよう
   に切り換えることを特徴とする請求項２に記載の利得制
   御回路。