JPH09325824A - 電源安定化回路 - Google Patents
電源安定化回路Info
- Publication number
- JPH09325824A JPH09325824A JP14528996A JP14528996A JPH09325824A JP H09325824 A JPH09325824 A JP H09325824A JP 14528996 A JP14528996 A JP 14528996A JP 14528996 A JP14528996 A JP 14528996A JP H09325824 A JPH09325824 A JP H09325824A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- stabilizing circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 24
- 230000006641 stabilisation Effects 0.000 claims description 5
- 238000011105 stabilization Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成でしかも安価な電源安定化回路を
提供すること。 【解決手段】 本発明は、バイポーラトランジスタから
成る制御用トランジスタＴＲ１のベース−エミッタ間電
圧と、ツェナーダイオードＺＤ１のツェナー電圧とによ
り安定な出力電圧を得る電源安定化回路１であり、制御
用トランジスタＴＲ１のベース電圧をオン／オフするた
めのオン／オフ用トランジスタＴＲ３としてバイポーラ
トランジスタを使用しているものである。
提供すること。 【解決手段】 本発明は、バイポーラトランジスタから
成る制御用トランジスタＴＲ１のベース−エミッタ間電
圧と、ツェナーダイオードＺＤ１のツェナー電圧とによ
り安定な出力電圧を得る電源安定化回路１であり、制御
用トランジスタＴＲ１のベース電圧をオン／オフするた
めのオン／オフ用トランジスタＴＲ３としてバイポーラ
トランジスタを使用しているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、各種の電源回路等
において使用される、オン／オフ機能を備えた電源安定
化回路に関する。
において使用される、オン／オフ機能を備えた電源安定
化回路に関する。
【０００２】
【従来の技術】図３は、従来の電源安定化回路を説明す
る回路図（その１）である。この電源安定化回路１’
は、入力電圧が出力電圧よりも高い回路においてその出
力電圧を安定化させるためのものであり、主として制御
用トランジスタＴＲ１、抵抗器Ｒ１およびツェナーダイ
オードＺＤ１から構成されている。
る回路図（その１）である。この電源安定化回路１’
は、入力電圧が出力電圧よりも高い回路においてその出
力電圧を安定化させるためのものであり、主として制御
用トランジスタＴＲ１、抵抗器Ｒ１およびツェナーダイ
オードＺＤ１から構成されている。
【０００３】ここで、ツェナーダイオードＺＤ１のツェ
ナー電圧をＶZ 、制御用トランジスタＴＲ１のベース−
エミッタ間電圧をＶBEとし、入力電圧ＶINが印加された
場合、電源安定化回路１’の出力電圧ＶOUT としてはＶ
Z ＋ＶBEとなって、ツェナー電圧ＶZ によって安定化さ
れる。
ナー電圧をＶZ 、制御用トランジスタＴＲ１のベース−
エミッタ間電圧をＶBEとし、入力電圧ＶINが印加された
場合、電源安定化回路１’の出力電圧ＶOUT としてはＶ
Z ＋ＶBEとなって、ツェナー電圧ＶZ によって安定化さ
れる。
【０００４】また、図４は従来の電源安定化回路を説明
する回路図（その２）であり、図３に示す電源安定化回
路１’にオン／オフ機能を付加したものである。この電
源安定化回路１’では、図３に示す制御用トランジスタ
ＴＲ１、抵抗器Ｒ１およびツェナーダイオードＺＤ１に
加え、オン／オフ機能を実現する回路としてＰチャネル
ＭＯＳＦＥＴＱ１と、ＮＰＮトランジスタＴＲ２と、抵
抗器Ｒ２、Ｒ３、Ｒ４とが設けられている。
する回路図（その２）であり、図３に示す電源安定化回
路１’にオン／オフ機能を付加したものである。この電
源安定化回路１’では、図３に示す制御用トランジスタ
ＴＲ１、抵抗器Ｒ１およびツェナーダイオードＺＤ１に
加え、オン／オフ機能を実現する回路としてＰチャネル
ＭＯＳＦＥＴＱ１と、ＮＰＮトランジスタＴＲ２と、抵
抗器Ｒ２、Ｒ３、Ｒ４とが設けられている。
【０００５】この電源安定化回路１’では、入力電圧Ｖ
INが印加されている状態で、オン／オフ信号がＬｏｗレ
ベルの時はＮＰＮトランジスタＴＲ２がオフとなり、Ｐ
チャネルＭＯＳＦＥＴＱ１もオフとなって出力電圧Ｖ
OUT は出力されない。
INが印加されている状態で、オン／オフ信号がＬｏｗレ
ベルの時はＮＰＮトランジスタＴＲ２がオフとなり、Ｐ
チャネルＭＯＳＦＥＴＱ１もオフとなって出力電圧Ｖ
OUT は出力されない。
【０００６】一方、電源安定化回路１’の入力電圧ＶIN
が印加されている状態で、オン／オフ信号がＨｉｇｈレ
ベルの時はＮＰＮトランジスタＴＲ２がオンとなり、Ｐ
チャネルＭＯＳＦＥＴＱ１もオンとなって電源安定化回
路１’の出力電圧ＶOUT を出力できるようになる。この
出力電圧ＶOUT はＶZ ＋ＶBEとなって、ツェナー電圧Ｖ
Z によって安定化される。
が印加されている状態で、オン／オフ信号がＨｉｇｈレ
ベルの時はＮＰＮトランジスタＴＲ２がオンとなり、Ｐ
チャネルＭＯＳＦＥＴＱ１もオンとなって電源安定化回
路１’の出力電圧ＶOUT を出力できるようになる。この
出力電圧ＶOUT はＶZ ＋ＶBEとなって、ツェナー電圧Ｖ
Z によって安定化される。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うなオン／オフ機能を備えた電源安定化回路において
は、オン／オフ機能を実現するための回路としてＰチャ
ネルＭＯＳＦＥＴを用いていることから、バイポーラト
ランジスタに比べて高価となるとともに、その周辺回路
の構成としても複雑なものとなる。特に、プリント配線
板上に各種のチップ部品を面実装してこのような回路を
構成する場合、チップ部品としてＭＯＳＦＥＴを構成す
る場合に比べてバイポーラトランジスタの方が構成しや
すいことから、価格差が顕著に現れることになる。
うなオン／オフ機能を備えた電源安定化回路において
は、オン／オフ機能を実現するための回路としてＰチャ
ネルＭＯＳＦＥＴを用いていることから、バイポーラト
ランジスタに比べて高価となるとともに、その周辺回路
の構成としても複雑なものとなる。特に、プリント配線
板上に各種のチップ部品を面実装してこのような回路を
構成する場合、チップ部品としてＭＯＳＦＥＴを構成す
る場合に比べてバイポーラトランジスタの方が構成しや
すいことから、価格差が顕著に現れることになる。
【０００８】
【課題を解決するための手段】本発明はこのような課題
を解決するために成された電源安定化回路である。すな
わち、本発明は、バイポーラトランジスタから成る制御
用トランジスタのベース−エミッタ間電圧と、ツェナー
ダイオードのツェナー電圧とにより安定な出力電圧を得
る電源安定化回路であり、制御用トランジスタのベース
電圧をオン／オフするためのオン／オフ用トランジスタ
としてバイポーラトランジスタを使用しているものであ
る。
を解決するために成された電源安定化回路である。すな
わち、本発明は、バイポーラトランジスタから成る制御
用トランジスタのベース−エミッタ間電圧と、ツェナー
ダイオードのツェナー電圧とにより安定な出力電圧を得
る電源安定化回路であり、制御用トランジスタのベース
電圧をオン／オフするためのオン／オフ用トランジスタ
としてバイポーラトランジスタを使用しているものであ
る。
【０００９】本発明では、オン／オフ機能を実現するた
めのオン／オフ用トランジスタとしてバイポーラトラン
ジスタを使用していることから、ＭＯＳＦＥＴを使用す
る場合に比べて簡単な周辺回路にできるとともに安価で
構成できるようになる。
めのオン／オフ用トランジスタとしてバイポーラトラン
ジスタを使用していることから、ＭＯＳＦＥＴを使用す
る場合に比べて簡単な周辺回路にできるとともに安価で
構成できるようになる。
【００１０】
【発明の実施の形態】以下に、本発明の電源安定化回路
における実施の形態を図に基づいて説明する。図１は本
実施形態における電源安定化回路を説明する回路図、図
２はその動作タイミングチャートである。
における実施の形態を図に基づいて説明する。図１は本
実施形態における電源安定化回路を説明する回路図、図
２はその動作タイミングチャートである。
【００１１】図１に示すように、本実施形態における電
源安定化回路１は、出力電圧ＶOUTを制御するためのＮ
ＰＮトランジスタから成る制御用トランジスタＴＲ１お
よびツェナーダイオードＺＤ１と、出力電圧ＶOUT のオ
ン／オフ機能として制御用トランジスタＴＲ１のベース
電圧をオン／オフするためのＰＮＰトランジスタから成
るオン／オフ用トランジスタＴＲ３と、オン／オフ信号
に基づいてオン／オフ用トランジスタＴＲ３のベース電
圧を制御するＮＰＮトランジスタＴＲ２と、抵抗器Ｒ１
〜Ｒ５とを備えた構成となっている。
源安定化回路１は、出力電圧ＶOUTを制御するためのＮ
ＰＮトランジスタから成る制御用トランジスタＴＲ１お
よびツェナーダイオードＺＤ１と、出力電圧ＶOUT のオ
ン／オフ機能として制御用トランジスタＴＲ１のベース
電圧をオン／オフするためのＰＮＰトランジスタから成
るオン／オフ用トランジスタＴＲ３と、オン／オフ信号
に基づいてオン／オフ用トランジスタＴＲ３のベース電
圧を制御するＮＰＮトランジスタＴＲ２と、抵抗器Ｒ１
〜Ｒ５とを備えた構成となっている。
【００１２】本実施形態における電源安定化回路１で
は、特にオン／オフ用トランジスタＴＲ３としてバイポ
ーラトランジスタを使用している点と、このオン／オフ
用トランジスタＴＲ３を制御用トランジスタＴＲ１のコ
レクタ−ベース間に配置している点に特徴がある。
は、特にオン／オフ用トランジスタＴＲ３としてバイポ
ーラトランジスタを使用している点と、このオン／オフ
用トランジスタＴＲ３を制御用トランジスタＴＲ１のコ
レクタ−ベース間に配置している点に特徴がある。
【００１３】図２に示すように、入力電圧ＶINが印加さ
れている状態で、オン／オフ信号がＬｏｗレベルの場合
には、ＮＰＮトランジスタＴＲ２がオフとなり、オン／
オフ用トランジスタＴＲ３がオフとなって制御用トラン
ジスタＴＲ１のベース電圧を遮断し、出力電圧ＶOUT を
オフにすることができる。
れている状態で、オン／オフ信号がＬｏｗレベルの場合
には、ＮＰＮトランジスタＴＲ２がオフとなり、オン／
オフ用トランジスタＴＲ３がオフとなって制御用トラン
ジスタＴＲ１のベース電圧を遮断し、出力電圧ＶOUT を
オフにすることができる。
【００１４】一方、入力電圧ＶINが印加されている状態
で、オン／オフ信号がＨｉｇｈレベルの場合には、ＮＰ
ＮトランジスタＴＲ２がオンとなり、オン／オフ用トラ
ンジスタＴＲ３がオンとなって制御用トランジスタＴＲ
１にベース電圧を与え、出力電圧ＶOUT をオンにするこ
とができる。
で、オン／オフ信号がＨｉｇｈレベルの場合には、ＮＰ
ＮトランジスタＴＲ２がオンとなり、オン／オフ用トラ
ンジスタＴＲ３がオンとなって制御用トランジスタＴＲ
１にベース電圧を与え、出力電圧ＶOUT をオンにするこ
とができる。
【００１５】制御用トランジスタＴＲ１のベース−エミ
ッタ間電圧をＶBE、ツェナーダイオードＺＤ１のツェナ
ー電圧をＶZ とした場合、このオンの時の出力電圧Ｖ
OUT はＶZ ＋ＶBEとなり、ツェナー電圧ＶZ により安定
化される。なお、この際、オン／オフ用トランジスタＴ
Ｒ３がバイポーラトランジスタから構成されていても、
制御用トランジスタＴＲ１のコレクタ−ベース間に設け
られていることから、制御用トランジスタＴＲ１のコレ
クタに対して入力電圧ＶINを直接入力でき、そのオン抵
抗を低くすることが可能となる。
ッタ間電圧をＶBE、ツェナーダイオードＺＤ１のツェナ
ー電圧をＶZ とした場合、このオンの時の出力電圧Ｖ
OUT はＶZ ＋ＶBEとなり、ツェナー電圧ＶZ により安定
化される。なお、この際、オン／オフ用トランジスタＴ
Ｒ３がバイポーラトランジスタから構成されていても、
制御用トランジスタＴＲ１のコレクタ−ベース間に設け
られていることから、制御用トランジスタＴＲ１のコレ
クタに対して入力電圧ＶINを直接入力でき、そのオン抵
抗を低くすることが可能となる。
【００１６】また、このような電源安定化回路１を構成
する場合には、所定のプリント配線板上にチップ部品を
面実装して製造することが考えられるが、チップ部品に
おいてバイポーラトランジスタとＭＯＳＦＥＴとを構成
する場合、その構造および製造工程の相違からＭＯＳＦ
ＥＴよりバイポーラトランジスタの方が簡単であり、安
価となる。
する場合には、所定のプリント配線板上にチップ部品を
面実装して製造することが考えられるが、チップ部品に
おいてバイポーラトランジスタとＭＯＳＦＥＴとを構成
する場合、その構造および製造工程の相違からＭＯＳＦ
ＥＴよりバイポーラトランジスタの方が簡単であり、安
価となる。
【００１７】したがって、本実施形態のように制御用ト
ランジスタＴＲ１、オン／オフ用トランジスタＴＲ３お
よびＮＰＮトランジスタＴＲ２として全てバイポーラト
ランジスタから成るチップ部品で構成することにより、
従来のようなオン／オフ用トランジスタにＭＯＳＦＥＴ
から成るチップ部品を使用する場合に比べて安価で電源
安定化回路１を構成できるようになる。
ランジスタＴＲ１、オン／オフ用トランジスタＴＲ３お
よびＮＰＮトランジスタＴＲ２として全てバイポーラト
ランジスタから成るチップ部品で構成することにより、
従来のようなオン／オフ用トランジスタにＭＯＳＦＥＴ
から成るチップ部品を使用する場合に比べて安価で電源
安定化回路１を構成できるようになる。
【００１８】
【発明の効果】以上説明したように、本発明の電源安定
化回路によれば次のような効果がある。すなわち、出力
電圧の制御用トランジスタのオン／オフを行うためのオ
ン／オフ用トランジスタとしてバイポーラトランジスタ
を用いることにより、全体として簡単でしかも安価な回
路を構成できるようになる。
化回路によれば次のような効果がある。すなわち、出力
電圧の制御用トランジスタのオン／オフを行うためのオ
ン／オフ用トランジスタとしてバイポーラトランジスタ
を用いることにより、全体として簡単でしかも安価な回
路を構成できるようになる。
【００１９】しかも、オン／オフ用トランジスタを制御
用トランジスタのコレクタ−ベース間に設けていること
から、制御用トランジスタのコレクタに対して入力電圧
を直接入力でき、そのオン抵抗を低くすることが可能と
なる。
用トランジスタのコレクタ−ベース間に設けていること
から、制御用トランジスタのコレクタに対して入力電圧
を直接入力でき、そのオン抵抗を低くすることが可能と
なる。
【図１】本実施形態における電源安定化回路を説明する
回路図である。
回路図である。
【図２】本実施形態における電源安定化回路の動作タイ
ミングチャートである。
ミングチャートである。
【図３】従来例を説明する回路図（その１）である。
【図４】従来例を説明する回路図（その２）である。
１ 電源安定化回路 ＴＲ１ 制御用トランジスタ ＴＲ２ ＮＰＮトランジスタ ＴＲ３ オン／オフ用トランジスタ Ｒ１〜Ｒ５ 抵抗器 ＺＤ１ ツェナーダイオード
Claims (2)
- 【請求項１】 バイポーラトランジスタから成る制御用
トランジスタのベース−エミッタ間電圧と、ツェナーダ
イオードのツェナー電圧とにより安定な出力電圧を得る
電源安定化回路であって、 前記制御用トランジスタのベース電圧をオン／オフする
ためのオン／オフ用トランジスタとしてバイポーラトラ
ンジスタを使用することを特徴とする電源安定化回路。 - 【請求項２】 前記オン／オフ用トランジスタは、前記
制御用トランジスタのコレクタ−ベース間に設けられて
いることを特徴とする請求項１記載の電源安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14528996A JPH09325824A (ja) | 1996-06-07 | 1996-06-07 | 電源安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14528996A JPH09325824A (ja) | 1996-06-07 | 1996-06-07 | 電源安定化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09325824A true JPH09325824A (ja) | 1997-12-16 |
Family
ID=15381705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14528996A Pending JPH09325824A (ja) | 1996-06-07 | 1996-06-07 | 電源安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09325824A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091325A (ja) * | 2001-09-18 | 2003-03-28 | Nichicon Corp | 直流安定化電源回路 |
| CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
-
1996
- 1996-06-07 JP JP14528996A patent/JPH09325824A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091325A (ja) * | 2001-09-18 | 2003-03-28 | Nichicon Corp | 直流安定化電源回路 |
| CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6842321B2 (en) | Supply independent low quiescent current undervoltage lockout circuit | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JP2001084043A (ja) | 半導体装置 | |
| JPH09325824A (ja) | 電源安定化回路 | |
| JP2007043667A (ja) | ヒステリシス特性を有する電圧比較回路 | |
| JP2760679B2 (ja) | 半導体装置 | |
| JPS6022862A (ja) | 電源回路 | |
| KR940002812B1 (ko) | 저전류 기동회로 | |
| JP3440482B2 (ja) | 切替回路 | |
| JP2000197350A (ja) | 外部トリガ式スイッチング電源装置 | |
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JP3593737B2 (ja) | 半導体集積回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JP3191748B2 (ja) | ３端子リセット機能付定電圧電源回路 | |
| JPH0422214A (ja) | コンパレータ回路 | |
| KR100534407B1 (ko) | 스텝 투 싱글 펄스 발생기 및 그를 갖는 래치회로8 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| JPH0248894Y2 (ja) | ||
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JP2002217693A (ja) | ヒステリシス回路 | |
| JPH1098372A (ja) | 集積回路の入力回路 | |
| JPH1197941A (ja) | 半導体集積回路 | |
| JPS61227633A (ja) | 電源回路 | |
| JPH05227742A (ja) | 半導体スイッチング出力回路装置 |