JPH09326643A - アナログミュート回路 - Google Patents
アナログミュート回路Info
- Publication number
- JPH09326643A JPH09326643A JP8145366A JP14536696A JPH09326643A JP H09326643 A JPH09326643 A JP H09326643A JP 8145366 A JP8145366 A JP 8145366A JP 14536696 A JP14536696 A JP 14536696A JP H09326643 A JPH09326643 A JP H09326643A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pass filter
- low
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 雑音レベルが演算処理結果に与える影響を抑
えることができるアナログミュート回路を提供する。 【解決手段】 ミュート信号φがハイレベルになると、
トランスファゲート１４が導通状態になり、Ａ点とＢ点
の電位がほぼ同電位に保持される。ＰＷＭ信号Ｌ１
（ｔ）は、抵抗１およびコンデンサ７で構成されるロー
パスフィルタを介してオペアンプ１１の−端子に入力さ
れ、ＰＷＭ信号Ｌ２（ｔ）は、抵抗３およびコンデンサ
８で構成されるローパスフィルタを介してオペアンプ１
１の＋端子に入力される。オペアンプ１１では、ＰＷＭ
信号Ｌ１（ｔ），Ｌ２（ｔ）の加減算を行い、その演算
結果が出力点ＯＵＴに現れる。
えることができるアナログミュート回路を提供する。 【解決手段】 ミュート信号φがハイレベルになると、
トランスファゲート１４が導通状態になり、Ａ点とＢ点
の電位がほぼ同電位に保持される。ＰＷＭ信号Ｌ１
（ｔ）は、抵抗１およびコンデンサ７で構成されるロー
パスフィルタを介してオペアンプ１１の−端子に入力さ
れ、ＰＷＭ信号Ｌ２（ｔ）は、抵抗３およびコンデンサ
８で構成されるローパスフィルタを介してオペアンプ１
１の＋端子に入力される。オペアンプ１１では、ＰＷＭ
信号Ｌ１（ｔ），Ｌ２（ｔ）の加減算を行い、その演算
結果が出力点ＯＵＴに現れる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばオーディオ
装置などに用いられるアナログミュート回路に関するも
のである。
装置などに用いられるアナログミュート回路に関するも
のである。
【０００２】
【従来の技術】例えば、オーディオ装置などは、入力し
た２つのＰＷＭ信号に対してフィルタリング処理および
加減算処理を行うローパスフィルタ回路を内蔵してい
る。図９は、従来のローパスフィルタ回路の回路図であ
る。図９に示すように、従来のローパスフィルタ回路
は、ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）を入力し、この
ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）に対してフィルタリ
ングを行った後に、オペアンプにてフィルタリングおよ
び加減算を行い、その加減算結果を出力する。
た２つのＰＷＭ信号に対してフィルタリング処理および
加減算処理を行うローパスフィルタ回路を内蔵してい
る。図９は、従来のローパスフィルタ回路の回路図であ
る。図９に示すように、従来のローパスフィルタ回路
は、ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）を入力し、この
ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）に対してフィルタリ
ングを行った後に、オペアンプにてフィルタリングおよ
び加減算を行い、その加減算結果を出力する。
【０００３】図９に示すローパスフィルタ回路では、Ｐ
ＷＭ信号Ｌ１（ｔ）が、抵抗１およびコンデンサ７で構
成されるローパスフィルタによって高調波成分が除去さ
れた後に、抵抗２を介してオペアンプ１１の−端子に入
力される。また、ＰＷＭ信号Ｌ２（ｔ）が、抵抗３およ
びコンデンサ８で構成されるローパスフィルタによって
高調波成分が除去された後に、抵抗４を介してオペアン
プ１１の＋端子の入力される。ここで、抵抗２，４，
５，６、コンデンサ９，１０およびオペアンプ１１によ
って加減算回路が構成されている。オペアンプ１１の電
源接続用ピンには、＋１５Ｖと−１５Ｖが印加してあ
る。コンデンサ９，１０は、周波数に対して安定化し、
発振を防止するために設けてある。
ＷＭ信号Ｌ１（ｔ）が、抵抗１およびコンデンサ７で構
成されるローパスフィルタによって高調波成分が除去さ
れた後に、抵抗２を介してオペアンプ１１の−端子に入
力される。また、ＰＷＭ信号Ｌ２（ｔ）が、抵抗３およ
びコンデンサ８で構成されるローパスフィルタによって
高調波成分が除去された後に、抵抗４を介してオペアン
プ１１の＋端子の入力される。ここで、抵抗２，４，
５，６、コンデンサ９，１０およびオペアンプ１１によ
って加減算回路が構成されている。オペアンプ１１の電
源接続用ピンには、＋１５Ｖと−１５Ｖが印加してあ
る。コンデンサ９，１０は、周波数に対して安定化し、
発振を防止するために設けてある。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た図９に示すローパスフィルタ回路では、ＰＷＭ信号Ｌ
１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とが異なる位相および
振幅の波形をした信号であることから、これらの信号に
含まれる雑音成分の特性も異なる。その結果、オペアン
プ１１にて加減算が行われたときに、雑音レベルが相殺
されない状態で増幅され、雑音レベルの影響が出力信号
に大きく現れ、所望の波形の信号を得ることができない
という問題がある。特に、ＳＮ比を測定するときや、無
信号の部分を再生するときなどに、出力信号に生じる雑
音レベルの影響が大きくなる。
た図９に示すローパスフィルタ回路では、ＰＷＭ信号Ｌ
１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とが異なる位相および
振幅の波形をした信号であることから、これらの信号に
含まれる雑音成分の特性も異なる。その結果、オペアン
プ１１にて加減算が行われたときに、雑音レベルが相殺
されない状態で増幅され、雑音レベルの影響が出力信号
に大きく現れ、所望の波形の信号を得ることができない
という問題がある。特に、ＳＮ比を測定するときや、無
信号の部分を再生するときなどに、出力信号に生じる雑
音レベルの影響が大きくなる。
【０００５】本発明は、上述した従来技術に鑑みてなさ
れ、ＳＮ比を測定するときなどに、出力信号に生じる雑
音レベルの影響を抑えることができるアナログミュート
回路を提供することを目的とする。
れ、ＳＮ比を測定するときなどに、出力信号に生じる雑
音レベルの影響を抑えることができるアナログミュート
回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
アナログミュート回路は、第１及び第２の入力信号に含
まれる高周波成分をそれぞれ除去するための第１及び第
２のローパスフィルタ回路と、上記第１及び第２のロー
パスフィルタ回路からの出力信号を入力し、所定の演算
処理を行って出力信号を供給する演算回路と、制御信号
に応じて、上記第１のローパスフィルタ回路の出力点と
上記第２のローパスフィルタ回路の出力点とを作動的に
ほぼ同電位とする制御回路とを有する。
点を解決し、上述した目的を達成するために、本発明の
アナログミュート回路は、第１及び第２の入力信号に含
まれる高周波成分をそれぞれ除去するための第１及び第
２のローパスフィルタ回路と、上記第１及び第２のロー
パスフィルタ回路からの出力信号を入力し、所定の演算
処理を行って出力信号を供給する演算回路と、制御信号
に応じて、上記第１のローパスフィルタ回路の出力点と
上記第２のローパスフィルタ回路の出力点とを作動的に
ほぼ同電位とする制御回路とを有する。
【０００７】また、上記制御回路は、好ましくは、上記
第１のローパスフィルタ回路の出力点と上記第２のロー
パスフィルタ回路の出力点とを接続するトランファゲー
トである。
第１のローパスフィルタ回路の出力点と上記第２のロー
パスフィルタ回路の出力点とを接続するトランファゲー
トである。
【０００８】本発明のアナログミュート回路では、例え
ば、ＳＮ比を測定するときなどに、制御信号（ミュート
信号）によって制御回路を導通状態にする。これによっ
て、第１及び第２のローパスフィルタ回路の出力点がほ
ぼ同電位に保持される。このとき、それぞれローパスフ
ィルタ回路の出力点に現れる信号の雑音レベルはほぼ同
じになる。そのため、これらの信号を用いて演算回路に
て演算処理を行うと、雑音レベルが相殺され、雑音によ
る影響が少ない良好な演算結果が得られる。
ば、ＳＮ比を測定するときなどに、制御信号（ミュート
信号）によって制御回路を導通状態にする。これによっ
て、第１及び第２のローパスフィルタ回路の出力点がほ
ぼ同電位に保持される。このとき、それぞれローパスフ
ィルタ回路の出力点に現れる信号の雑音レベルはほぼ同
じになる。そのため、これらの信号を用いて演算回路に
て演算処理を行うと、雑音レベルが相殺され、雑音によ
る影響が少ない良好な演算結果が得られる。
【０００９】
【発明の実施の形態】以下、本発明の実施形態に係わる
アナログミュート回路について説明する。第１実施形態 図１は、本実施形態のアナログミュート回路３０の回路
図である。図１に示すように、アナログミュート回路３
０は、図９に示すローパスフィルタ回路のＡ点とＢ点と
の間に、ミュート信号φに応じて導通／非導通状態とな
るトランスファゲート１４を挿入した構成となってい
る。アナログミュート回路３０は、ＰＷＭ信号Ｌ１
（ｔ）の高調波成分を除去する抵抗１およびコンデンサ
７で構成されるローパスフィルタと、ＰＷＭ信号Ｌ２
（ｔ）の高調波成分を除去する抵抗３およびコンデンサ
８で構成されるローパスフィルタを有する。ここで、Ｐ
ＷＭ信号Ｌ１（ｔ）は、図２に示すように、−１１〜＋
１１の２３値で１ｋＨｚを表現するＰＷＭ信号である。
また、ＰＷＭ信号Ｌ２（ｔ）は、図３に示すように、−
１１〜＋１１の２３値で１ｋＨｚを表現するＰＷＭ信号
である。尚、アナログミュート回路３０に入力されるＰ
ＷＭ信号Ｌ１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とは、通
常、位相および振幅が異なっている。
アナログミュート回路について説明する。第１実施形態 図１は、本実施形態のアナログミュート回路３０の回路
図である。図１に示すように、アナログミュート回路３
０は、図９に示すローパスフィルタ回路のＡ点とＢ点と
の間に、ミュート信号φに応じて導通／非導通状態とな
るトランスファゲート１４を挿入した構成となってい
る。アナログミュート回路３０は、ＰＷＭ信号Ｌ１
（ｔ）の高調波成分を除去する抵抗１およびコンデンサ
７で構成されるローパスフィルタと、ＰＷＭ信号Ｌ２
（ｔ）の高調波成分を除去する抵抗３およびコンデンサ
８で構成されるローパスフィルタを有する。ここで、Ｐ
ＷＭ信号Ｌ１（ｔ）は、図２に示すように、−１１〜＋
１１の２３値で１ｋＨｚを表現するＰＷＭ信号である。
また、ＰＷＭ信号Ｌ２（ｔ）は、図３に示すように、−
１１〜＋１１の２３値で１ｋＨｚを表現するＰＷＭ信号
である。尚、アナログミュート回路３０に入力されるＰ
ＷＭ信号Ｌ１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とは、通
常、位相および振幅が異なっている。
【００１０】抵抗１およびコンデンサ７で構成されるロ
ーパスフィルタの出力点であるＡ点は、抵抗２を介して
オペアンプ１１の−端子に接続してある。抵抗３および
コンデンサ８で構成されるローパスフィルタの出力点で
あるＢ点は、抵抗４を介してオペアンプ１１の＋端子に
接続してある。抵抗２，４，５，６、コンデンサ９，１
０およびオペアンプ１１によって加減算回路が構成され
ている。オペアンプ１１は、電源接続用ピンに＋１５Ｖ
および−１５Ｖを印加する対称電源方式を採用してい
る。コンデンサ９，１０は、周波数に対して安定化し、
発振を防止するために設けてある。
ーパスフィルタの出力点であるＡ点は、抵抗２を介して
オペアンプ１１の−端子に接続してある。抵抗３および
コンデンサ８で構成されるローパスフィルタの出力点で
あるＢ点は、抵抗４を介してオペアンプ１１の＋端子に
接続してある。抵抗２，４，５，６、コンデンサ９，１
０およびオペアンプ１１によって加減算回路が構成され
ている。オペアンプ１１は、電源接続用ピンに＋１５Ｖ
および−１５Ｖを印加する対称電源方式を採用してい
る。コンデンサ９，１０は、周波数に対して安定化し、
発振を防止するために設けてある。
【００１１】また、Ａ点とＢ点とは、トランスファゲー
ト１４を介して作動的に接続される。トランスファゲー
ト１４は、ＰＭＯＳトランジスタとＮＭＯＳトランジス
タとを並列に接続し、これらのゲートにコントロール信
号φ，φ￣をそれぞれ印加する構成になっている。具体
的には、ミュート信号φがアナログミュート回路３０に
印加され、このミュート信号φをインバータ１２によっ
て反転したコントロール信号φ￣がトランスファゲート
１４のＰＭＯＳトランジスタのゲートに印加される。ま
た、インバータ１２からの出力されたコントロール信号
φ￣は、インバータ１３で反転され、この反転したコン
トロール信号φがトランスファゲート１４のＮＭＯＳト
ランジスタのゲートに印加される。
ト１４を介して作動的に接続される。トランスファゲー
ト１４は、ＰＭＯＳトランジスタとＮＭＯＳトランジス
タとを並列に接続し、これらのゲートにコントロール信
号φ，φ￣をそれぞれ印加する構成になっている。具体
的には、ミュート信号φがアナログミュート回路３０に
印加され、このミュート信号φをインバータ１２によっ
て反転したコントロール信号φ￣がトランスファゲート
１４のＰＭＯＳトランジスタのゲートに印加される。ま
た、インバータ１２からの出力されたコントロール信号
φ￣は、インバータ１３で反転され、この反転したコン
トロール信号φがトランスファゲート１４のＮＭＯＳト
ランジスタのゲートに印加される。
【００１２】トランスファゲート１４は、ミュート信号
φがハイレベルのときに、導通状態となり、Ａ点とＢ点
とを導通（ショート）させる。Ａ点とＢ点とが導通状態
になると、Ａ点に現れるＰＷＭ信号の波形と、Ｂ点に現
れるＰＷＭ信号の波形とが、同じになる。このミュート
信号φは、例えばユーザによる設定操作に応じて、アナ
ログミュート回路３０のＳＮ比を測定するときにハイレ
ベルに設定される。また、トランスファゲート１４は、
ミュート信号φがローレベルのときに、非導通状態とな
り、Ａ点とＢ点とが非導通となる。
φがハイレベルのときに、導通状態となり、Ａ点とＢ点
とを導通（ショート）させる。Ａ点とＢ点とが導通状態
になると、Ａ点に現れるＰＷＭ信号の波形と、Ｂ点に現
れるＰＷＭ信号の波形とが、同じになる。このミュート
信号φは、例えばユーザによる設定操作に応じて、アナ
ログミュート回路３０のＳＮ比を測定するときにハイレ
ベルに設定される。また、トランスファゲート１４は、
ミュート信号φがローレベルのときに、非導通状態とな
り、Ａ点とＢ点とが非導通となる。
【００１３】次に、図１に示すアナログミュート回路３
０の動作について説明する。先ず、ＳＮ特性を測定する
時以外の動作について説明する。ユーザによる設定操作
に応じて、アナログミュート回路３０にローレベルのミ
ュート信号φが入力され、トランスファゲート１４は非
導通状態になる。このとき、図１に示すＡ点およびＢ点
には、それぞれ図４に示す波形４０ａ，４０ｂが現れ
る。トランスファゲート１４が非導通状態であることか
ら、図４に示すように、波形４０ａと波形４０ｂとは、
位相および振幅がずれている。波形４０ａ，４０ｂの信
号がそれぞれオペアンプ１１の−端子および＋端子に入
力され、加減算が行われると、図１に示す出力端子ＯＵ
Ｔに現れる波形は、図４，図５に示す波形４１のように
位相および振幅がランダムに変化した波形になる。その
ため、ＳＮ特性は悪い。
０の動作について説明する。先ず、ＳＮ特性を測定する
時以外の動作について説明する。ユーザによる設定操作
に応じて、アナログミュート回路３０にローレベルのミ
ュート信号φが入力され、トランスファゲート１４は非
導通状態になる。このとき、図１に示すＡ点およびＢ点
には、それぞれ図４に示す波形４０ａ，４０ｂが現れ
る。トランスファゲート１４が非導通状態であることか
ら、図４に示すように、波形４０ａと波形４０ｂとは、
位相および振幅がずれている。波形４０ａ，４０ｂの信
号がそれぞれオペアンプ１１の−端子および＋端子に入
力され、加減算が行われると、図１に示す出力端子ＯＵ
Ｔに現れる波形は、図４，図５に示す波形４１のように
位相および振幅がランダムに変化した波形になる。その
ため、ＳＮ特性は悪い。
【００１４】次に、ＳＮ特性を測定する時の動作につい
て説明する。ＳＮ特性を測定するときには、ユーザによ
る設定操作に応じて、ハイレベルのミュート信号φが入
力され、トランスファゲート１４は導通状態になる。こ
のとき、トランスファゲート１４が導通状態であること
から、図１に示すＡ点およびＢ点はほぼ同電位になり、
Ａ点およびＢ点には位相および振幅がほば等しい図４に
示す波形４１ａ，４１ｂが現れる。波形４１ａ，４１ｂ
の信号がオペアンプ１１の−端子および＋端子に入力さ
れ、加減算が行われると、図１に示す出力端子ＯＵＴに
現れる出力信号の波形は、図４，図５に示す波形４２の
ように、波形４１に比べて振幅が約１／３ほどの規則正
しい波形になる。また、この出力信号の波形４２は、波
形４１に比べて、低周波のノイズが除去されている。そ
のため、良好なＳＮ特性が得られている。
て説明する。ＳＮ特性を測定するときには、ユーザによ
る設定操作に応じて、ハイレベルのミュート信号φが入
力され、トランスファゲート１４は導通状態になる。こ
のとき、トランスファゲート１４が導通状態であること
から、図１に示すＡ点およびＢ点はほぼ同電位になり、
Ａ点およびＢ点には位相および振幅がほば等しい図４に
示す波形４１ａ，４１ｂが現れる。波形４１ａ，４１ｂ
の信号がオペアンプ１１の−端子および＋端子に入力さ
れ、加減算が行われると、図１に示す出力端子ＯＵＴに
現れる出力信号の波形は、図４，図５に示す波形４２の
ように、波形４１に比べて振幅が約１／３ほどの規則正
しい波形になる。また、この出力信号の波形４２は、波
形４１に比べて、低周波のノイズが除去されている。そ
のため、良好なＳＮ特性が得られている。
【００１５】以上説明したように、本実施形態に係わる
アナログミュート回路によれば、ＳＮ特性を測定すると
きに、ミュート信号φをハイレベルにすることで、ＰＷ
Ｍ信号Ｌ１（ｔ），Ｌ２（ｔ）に含まれる雑音レベルを
相殺することができ、雑音による影響が抑制された良好
な信号を出力端子ＯＵＴから得ることができる。
アナログミュート回路によれば、ＳＮ特性を測定すると
きに、ミュート信号φをハイレベルにすることで、ＰＷ
Ｍ信号Ｌ１（ｔ），Ｌ２（ｔ）に含まれる雑音レベルを
相殺することができ、雑音による影響が抑制された良好
な信号を出力端子ＯＵＴから得ることができる。
【００１６】第２実施形態 図６は、本実施形態のアナログミュート回路３１の回路
図である。図６において、図１と同じ符号を付した構成
要素は、図１に示すものと同じである。図６に示すよう
に、アナログミュート回路３１は、オペアンプ１１の電
源接続用ピンに＋５Ｖおよび０Ｖが印加されているこ
と、０Ｖと＋５Ｖとを抵抗３２，３３で分圧した接続点
Ｃに抵抗６およびコンデンサ１０の一端側が接続してあ
ることを除いて、前述した図１に示すアナログミュート
回路３０と同じである。
図である。図６において、図１と同じ符号を付した構成
要素は、図１に示すものと同じである。図６に示すよう
に、アナログミュート回路３１は、オペアンプ１１の電
源接続用ピンに＋５Ｖおよび０Ｖが印加されているこ
と、０Ｖと＋５Ｖとを抵抗３２，３３で分圧した接続点
Ｃに抵抗６およびコンデンサ１０の一端側が接続してあ
ることを除いて、前述した図１に示すアナログミュート
回路３０と同じである。
【００１７】すなわち、アナログミュート回路３１は、
片電源方式を採用しており、０〜＋５Ｖの範囲内で動作
する。アナログミュート回路３１の動作は、動作電圧を
除いて、前述した第１実施形態のアナログミュート回路
３０の動作と同じである。アナログミュート回路３１に
よっても前述した第１実施形態のアナログミュート回路
３０と同様の効果を得ることができる。
片電源方式を採用しており、０〜＋５Ｖの範囲内で動作
する。アナログミュート回路３１の動作は、動作電圧を
除いて、前述した第１実施形態のアナログミュート回路
３０の動作と同じである。アナログミュート回路３１に
よっても前述した第１実施形態のアナログミュート回路
３０と同様の効果を得ることができる。
【００１８】第３実施形態 図７は、本実施形態のアナログミュート回路３４の回路
図である。図７において、図１および図６と同じ符号を
付した構成要素は、図１および図６に示すものと同じで
ある。図７に示すように、アナログミュート回路３４
は、図６に示すアナログミュート回路３１のようにＡ点
とＢ点とがトランスファゲート１４を介して接続されて
いるのではなく、Ａ点およびＢ点がそれぞれトランスフ
ァゲート１４ａ，１４ｂを介してＣ点と接続されてい
る。
図である。図７において、図１および図６と同じ符号を
付した構成要素は、図１および図６に示すものと同じで
ある。図７に示すように、アナログミュート回路３４
は、図６に示すアナログミュート回路３１のようにＡ点
とＢ点とがトランスファゲート１４を介して接続されて
いるのではなく、Ａ点およびＢ点がそれぞれトランスフ
ァゲート１４ａ，１４ｂを介してＣ点と接続されてい
る。
【００１９】アナログミュート回路３４は、片電源方式
を採用しており、０〜＋５Ｖの範囲内で動作する。アナ
ログミュート回路３４では、ミュート信号φがハイレベ
ルのときに、Ｃ点のＤＣレベルがＡ点およびＢ点に印加
され、Ａ点とＢ点とがほぼ同電位になる。アナログミュ
ート回路３４によっても前述したアナログミュート回路
３０，３１と同様の効果を得ることができる。
を採用しており、０〜＋５Ｖの範囲内で動作する。アナ
ログミュート回路３４では、ミュート信号φがハイレベ
ルのときに、Ｃ点のＤＣレベルがＡ点およびＢ点に印加
され、Ａ点とＢ点とがほぼ同電位になる。アナログミュ
ート回路３４によっても前述したアナログミュート回路
３０，３１と同様の効果を得ることができる。
【００２０】第４実施形態 図８は、本実施形態のアナログミュート回路３５の回路
図である。図８において、図１および図７と同じ符号を
付した構成要素は、図１および図７に示すものと同じで
ある。図８に示すように、アナログミュート回路３５
は、基本的には、図７に示すアナログミュート回路３４
と同じであるが、トランスファゲート１４ａ，１４ｂ
が、オペアンプ３６ａ，３６ｂを介して接続点Ｃに接続
してある点が、アナログミュート回路３４と異なる。こ
こで、オペアンプ３６ａ，３６ｂは、ボルテージフォロ
アを構成している。
図である。図８において、図１および図７と同じ符号を
付した構成要素は、図１および図７に示すものと同じで
ある。図８に示すように、アナログミュート回路３５
は、基本的には、図７に示すアナログミュート回路３４
と同じであるが、トランスファゲート１４ａ，１４ｂ
が、オペアンプ３６ａ，３６ｂを介して接続点Ｃに接続
してある点が、アナログミュート回路３４と異なる。こ
こで、オペアンプ３６ａ，３６ｂは、ボルテージフォロ
アを構成している。
【００２１】アナログミュート回路３５は、片電源方式
を採用しており、０〜＋５Ｖの範囲内で動作する。アナ
ログミュート回路３５の動作は、基本的に、前述した第
３実施形態のアナログミュート回路３４の動作と同じで
ある。アナログミュート回路３５によっても、基本的に
は前述したアナログミュート回路３０，３４と同様の効
果が得られるが、アナログミュート回路３５によれば、
ボルテージフォロアとなるオペアンプ３６ａ，３６ｂを
用いたことで、トランスファゲート１４ａ，１４ｂが導
通状態のときの入力インピーダンスをアナログミュート
回路３４に比べて小さくすることができる。
を採用しており、０〜＋５Ｖの範囲内で動作する。アナ
ログミュート回路３５の動作は、基本的に、前述した第
３実施形態のアナログミュート回路３４の動作と同じで
ある。アナログミュート回路３５によっても、基本的に
は前述したアナログミュート回路３０，３４と同様の効
果が得られるが、アナログミュート回路３５によれば、
ボルテージフォロアとなるオペアンプ３６ａ，３６ｂを
用いたことで、トランスファゲート１４ａ，１４ｂが導
通状態のときの入力インピーダンスをアナログミュート
回路３４に比べて小さくすることができる。
【００２２】本発明は上述した実施形態には限定されな
い。例えば、上述した実施形態では、ＳＮ特性を測定す
るときにミュート信号φをハイレベルにする場合につい
て例示したが、例えば、無信号の部分を再生するときな
どに、ミュート信号φがハイレベルになるように制御し
てもよい。このようにすれば、無信号部分の再生時に、
出力信号に生じる雑音レベルの影響を抑制することがで
きる。また、本発明のアナログミュート回路は、ミュー
ト信号に応じて、複数のローパスフィルタ回路の出力点
を作動的に同電位に保持することができれば、上述した
図１および図６〜８に示す回路構成には限定されない。
い。例えば、上述した実施形態では、ＳＮ特性を測定す
るときにミュート信号φをハイレベルにする場合につい
て例示したが、例えば、無信号の部分を再生するときな
どに、ミュート信号φがハイレベルになるように制御し
てもよい。このようにすれば、無信号部分の再生時に、
出力信号に生じる雑音レベルの影響を抑制することがで
きる。また、本発明のアナログミュート回路は、ミュー
ト信号に応じて、複数のローパスフィルタ回路の出力点
を作動的に同電位に保持することができれば、上述した
図１および図６〜８に示す回路構成には限定されない。
【００２３】
【発明の効果】以上説明したように、本発明のアナログ
ミュート回路によれば、ＳＮ特性を測定するときや、無
信号の部分を再生するときなどに、ミュート信号φをハ
イレベルにすることで、入力した複数のＰＷＭ信号に含
まれる雑音レベルを相殺することができ、雑音による影
響が抑制された良好な信号を演算回路から出力すること
ができる。
ミュート回路によれば、ＳＮ特性を測定するときや、無
信号の部分を再生するときなどに、ミュート信号φをハ
イレベルにすることで、入力した複数のＰＷＭ信号に含
まれる雑音レベルを相殺することができ、雑音による影
響が抑制された良好な信号を演算回路から出力すること
ができる。
【図１】図１は、本発明の第１実施形態に係わるアナロ
グミュート回路の回路図である。
グミュート回路の回路図である。
【図２】図２は、図１に示すＰＷＭ信号Ｌ１（ｔ）の波
形図である。
形図である。
【図３】図３は、図１に示すＰＷＭ信号Ｌ２（ｔ）の波
形図である。
形図である。
【図４】図４は、図１に示すアナログミュート回路の各
点に現れる信号の波形図である。
点に現れる信号の波形図である。
【図５】図５は、図１に示すアナログミュート回路の出
力端子に現れる信号の波形図である。
力端子に現れる信号の波形図である。
【図６】図６は、本発明の第２実施形態に係わるアナロ
グミュート回路の回路図である。
グミュート回路の回路図である。
【図７】図７は、本発明の第３実施形態に係わるアナロ
グミュート回路の回路図である。
グミュート回路の回路図である。
【図８】図８は、本発明の第４実施形態に係わるアナロ
グミュート回路の回路図である。
グミュート回路の回路図である。
【図９】図９は、従来のローパスフィルタ回路の回路図
である。
である。
１，２，３，４，５，６…抵抗 ７，８，９，１０…コンデンサ １１…オペアンプ １２，１３…インバータ １４…トランスファゲート
Claims (2)
- 【請求項１】第１及び第２の入力信号に含まれる高周波
成分をそれぞれ除去するための第１及び第２のローパス
フィルタ回路と、 上記第１及び第２のローパスフィルタ回路からの出力信
号を入力し、所定の演算処理を行って出力信号を供給す
る演算回路と、 制御信号に応じて、上記第１のローパスフィルタ回路の
出力点と上記第２のローパスフィルタ回路の出力点とを
作動的にほぼ同電位とする制御回路と、 を有するアナログミュート回路。 - 【請求項２】上記制御回路は、上記第１のローパスフィ
ルタ回路の出力点と上記第２のローパスフィルタ回路の
出力点とを接続するトランファゲートである請求項１に
記載のアナログミュート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14536696A JP3645359B2 (ja) | 1996-06-07 | 1996-06-07 | アナログミュート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14536696A JP3645359B2 (ja) | 1996-06-07 | 1996-06-07 | アナログミュート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326643A true JPH09326643A (ja) | 1997-12-16 |
| JP3645359B2 JP3645359B2 (ja) | 2005-05-11 |
Family
ID=15383558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14536696A Expired - Fee Related JP3645359B2 (ja) | 1996-06-07 | 1996-06-07 | アナログミュート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645359B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102024116149A1 (de) * | 2024-06-10 | 2025-12-11 | Cariad Se | PWM-gesteuerte Stromquelle mit definiertem Nullpunkt |
-
1996
- 1996-06-07 JP JP14536696A patent/JP3645359B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102024116149A1 (de) * | 2024-06-10 | 2025-12-11 | Cariad Se | PWM-gesteuerte Stromquelle mit definiertem Nullpunkt |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3645359B2 (ja) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10511533A (ja) | 差動切替キャパシタのフィルタ処理 | |
| JPH0697786A (ja) | 雑音除去装置 | |
| JPH09147304A (ja) | Ｍｒヘッド用増幅器 | |
| JPH0794963A (ja) | パルス幅変調増幅器 | |
| JP2851197B2 (ja) | 雑音抑止回路 | |
| JPH09326643A (ja) | アナログミュート回路 | |
| JP2013121160A (ja) | 全差動型帰還増幅回路および電気機器 | |
| TWI710214B (zh) | 具有高通濾波器的電路 | |
| EP0702856B1 (en) | Methods and apparatus for connecting and conditioning audio signals | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| JPH01246912A (ja) | ローパスフィルタ | |
| JP2007006012A (ja) | 増幅器及び増幅方法 | |
| JP4707229B2 (ja) | スイッチトキャパシタ回路 | |
| KR930002029Y1 (ko) | Vdp의 음성노이즈 제거회로 | |
| US20070258172A1 (en) | Analog ground-interference canceling device | |
| JPS5926673Y2 (ja) | ノイズ除去回路 | |
| JP3071700U (ja) | オーディオ信号出力回路 | |
| JPH0754883B2 (ja) | Ｆｍ復調回路 | |
| KR940003920Y1 (ko) | 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치 | |
| JP3185246B2 (ja) | デジタル信号処理装置 | |
| JP2543039B2 (ja) | サンプルホ−ルド回路 | |
| JPS5928459Y2 (ja) | 残響装置 | |
| JPH01274570A (ja) | ビデオ信号クランプ回路 | |
| JPS593609Y2 (ja) | 音響出力増幅装置 | |
| JP3876145B2 (ja) | 減算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |