JPH09330234A - 割り込み処理方法およびマイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 割り込みの有無によってレジスタから読み出
されるデータが異なるという不都合を割り込み禁止を行
わずに解消し、割り込み禁止によるデバッグ作業への悪
影響を無くす。 【解決手段】 レジスタＡ０へのデータ転送命令の実行
の直後に割り込み処理が発生したときに、テンポラリレ
ジスタ３７にレジスタＡ０へのデータ転送命令で転送さ
れたデータを保存し、フラグレジスタ４０に割り込み処
理の直前にレジスタＡ０へのデータ転送命令が実行され
たことを格納し、かつレジスタ番号レジスタ４１にレジ
スタＡ０のレジスタ番号を格納する。そして、割り込み
処理が終了して元のプログラムへ復帰するときに、フラ
グレジスタ４０が上記の情報を格納しているおれば、元
のプログラムへの復帰の直前にテンポラリレジスタ３７
のデータをレジスタ番号レジスタ４１に格納したレジス
タ番号に対応するレジスタＡ０へ転送するデータ転送命
令を実行させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、割り込み処理方法
およびマイクロプロセッサに関するもので、特にマルチ
プレクサの割り込み処理に係るものである。

【０００２】

【従来の技術】従来の技術を表１のアセンブラに基づい
て説明する。

【０００３】

【表１】

【０００４】表１において、ｍｏｖはデータ転送命令で
あり、第２オペランドから第１オペランドへデータを転
送する。Ａ０，Ｂ０，Ｂ１はそれぞれレジスタＡ₀ ，Ｂ
₀ ，Ｂ₁ に対応している。ここで、マイクロプロセッサ
がパイプライン処理を行う構造となっているため、１行
目の命令でレジスタＡ₀ の更新を行い、直後の２行目の
命令でレジスタＡ₀ を読み出した時、更新前の値が読み
出され、１行あけた３行目の命令でレジスタＡ₀ を読み
出した時、初めて更新後の値が読み出されるような処理
の形態となり、そのための回路がマイクロプロセッサ内
に存在している。

【０００５】このようなレジスタの更新に関わるマイク
ロプロセッサの内部の回路構成を図４に従って説明す
る。図４は、レジスタＡ₀ の周辺回路を示している。同
図において、２１は４個のレジスタＡ₀ 〜Ａ₃ を備える
レジスタ群であり、２２，２３，２４はそれぞれラッ
チ、２５はマルチプレクサ、２６はデータバスである。
Ｔ ₀ ，Ｔ₁ はそれぞれ命令実行サイクルの前半のクロッ
ク，後半のクロックの意味で、ラッチ２２，２３，２４
またはレジスタ群２１のクロックを示している。なお、
レジスタＢ₀ ，Ｂ₁ 等を備えるレジスタ群についても、
図４と同様の構成となっている。

【０００６】つぎに、図４の回路の動作について説明す
る。レジスタＡ₀ にデータを書き込む場合は、データバ
ス２６のデータがラッチ２２にクロックＴ₀ のタイミン
グで取り込まれる。クロックＴ₁ のタイミングでラッチ
２３に取り込まれ、つぎのクロックＴ₀ のタイミングで
レジスタＡ₀ を選択して書き込みが行われる。レジスタ
Ａ₀ からデータを読み出す場合は、マルチプレクサ２５
でレジスタＡ₀ を選択してクロックＴ₁ のタイミングで
レジスタＡ₀ のデータがラッチ２４に取り込まれる。つ
ぎのクロックＴ₀ のタイミングでデータバス２６にデー
タが読み出される。

【０００７】ここで、表１の２行目で更新前のデータが
読み出される理由を説明すると、１行目の「レジスタＡ
₀ の書き込み命令」を実行し、クロックＴ₀ のタイミン
グでデータバス２６からデータを取り込んだ場合、つぎ
のサイクルのクロックＴ₀ はまだレジスタ群２１にデー
タを書き込んでいるタイミングで、２行目の「レジスタ
Ａ₀ の読み出し命令」でデータバス２６にデータを乗せ
ることができないためである。レジスタＡ₁ ，Ａ₂ ，Ａ
₃ も同様の動作であり、以降レジスタＡ₀ 〜Ａ ₃ の何れ
か一つを意味するときは、代表してレジスタＡという。

【０００８】

【発明が解決しようとする課題】ここで、図４の１行目
の命令と２行目の命令の間、レジスタＡへの書き込みを
行うデータ転送命令とその直後につづくレジスタＡから
の読み出しを行うデータ転送命令との間に、割り込み処
理が行われる場合について考える。この時、割り込み処
理から復帰して２行目の命令が実行される時はレジスタ
Ａが既に更新されており、更新後のデータを読み出すこ
とになる。つまり、割り込み処理が行われる場合と通常
の逐次命令実行を行っている場合で読み出されるデータ
が異なることになり、割り込みの有無によって演算結果
が異なるという不都合が生じる。

【０００９】このような不都合な点を解消するための一
つの方法は、「レジスタＡの書き込み命令」直後は割り
込みを禁止にすることである。ところが、マイクロプロ
セッサのデバッグ機能におけるプログラムの中断、デバ
ッグ命令は、通常割り込み機能を利用して行われる。こ
のように割り込み機能を用いているため、普通のプログ
ラムと同様に割り込み禁止の制限を受けることになり、
「レジスタＡの書き込み命令」が頻繁に現れるならデバ
ッグ機能に著しい制限を受けることになる。

【００１０】したがって、この発明の目的は、割り込み
の有無によってレジスタから読み出されるデータが異な
るという不都合を割り込み禁止をせずに解消し、割り込
み禁止に伴うデバッグ作業への影響を無くすことができ
るマイクロプロセッサを提供することである。

【００１１】

【課題を解決するための手段】この問題を解決するため
に、本発明の割り込み処理方法は、特定レジスタへのデ
ータ転送命令の実行の直後に割り込み処理が発生したと
きに特定レジスタへのデータの書き込みを禁止するとと
もに、特定レジスタへのデータ転送命令の実行に伴って
転送されたデータをテンポラリレジスタに一時的に保存
し、割り込み処理から元のプログラムに復帰して特定レ
ジスタへのデータ転送命令のつぎの命令の実行を始める
直前にテンポラリレジスタから特定レジスタへのデータ
転送命令を実行させることを特徴とする。

【００１２】この方法によると、特定レジスタへのデー
タ転送命令の実行の直後に割り込み処理が発生すると、
特定レジスタへのデータ転送命令に伴う特定レジスタへ
のデータの書き込みが禁止され、特定レジスタへのデー
タ転送命令の実行に伴って転送されたデータがテンポラ
リレジスタに一時的に保存される。そして、割り込み処
理から元のプログラムに復帰して特定レジスタへのデー
タ転送命令のつぎの命令の実行を始める直前に、テンポ
ラリレジスタから特定レジスタへのデータ転送命令を実
行させて、テンポラリレジスタに保存したデータを特定
レジスタへ書き込む。

【００１３】このように、特定レジスタへのデータ転送
命令の実行の直後に割り込み処理が発生したときに、特
定レジスタへのデータの書き込みがつぎの命令の実行を
始める直前に書き込まれることになる。これは、特定レ
ジスタへのデータ転送命令の実行の直後に割り込み処理
がなくつぎの命令が実行される場合と同じタイミングで
特定レジスタへのデータの書き込みが行われることにな
り、特定レジスタへのデータの書き込みに続いて同じ特
定レジスタからのデータの読み出しを伴うデータ転送命
令が実行された場合において、特定レジスタから読み出
されるデータが割り込み処理の有無によって異なるとい
った不都合は生じない。しかも、特定レジスタへの書き
込みを伴う転送命令の直後における割り込みの禁止を行
っていないので、デバッグ作業等に支障が生じることは
ない。

【００１４】つぎに、本発明のマイクロプロセッサは、
割り込み処理の直前に特定レジスタへのデータ転送命令
が実行されたことを情報として格納するフラグレジスタ
と、割り込み処理の直前の特定レジスタへのデータ転送
命令中に含まれるレジスタ番号を格納するレジスタ番号
レジスタと、割り込み処理の直前の特定レジスタへのデ
ータ転送命令で転送されたデータを一時的に保存するテ
ンポラリレジスタと、データ転送命令発生機能と、レジ
スタ制御機能と、データ転送制御機能とを備えている。

【００１５】データ転送命令発生機能は、テンポラリレ
ジスタのデータをレジスタ番号レジスタに格納したレジ
スタ番号に対応する特定レジスタへ転送するデータ転送
命令を発生する。レジスタ制御機能は、特定レジスタへ
のデータ転送命令が実行された直後に割り込み処理が発
生したときに、特定レジスタへの書き込みを禁止し、テ
ンポラリレジスタに特定レジスタへのデータ転送命令で
転送されたデータを一時的に保存し、フラグレジスタに
割り込み処理の直前に特定レジスタへのデータ転送命令
が実行されたことを情報として格納し、レジスタ番号レ
ジスタに割り込み処理の直前に実行された特定レジスタ
へのデータ転送命令中に含まれるレジスタ番号を格納す
る。データ転送制御機能は、割り込み処理を終了して元
のプログラムへ復帰するときに、フラグレジスタの内容
を検査し、フラグレジスタが割り込み処理の直前に特定
レジスタへのデータ転送命令が実行されたことを情報と
して格納してあると、元のプログラムへの復帰の直前に
データ転送命令発生機能を能動化してテンポラリレジス
タのデータをレジスタ番号レジスタに格納したレジスタ
番号に対応する特定レジスタへ転送する。

【００１６】この構成によると、マイクロプロセッサ
は、特定レジスタへのデータ転送命令の実行の直後に割
り込み処理が発生したときに、レジスタ制御機能により
テンポラリレジスタに割り込み処理の直前の特定レジス
タへのデータ転送命令で転送されたデータを一時的に保
存し、フラグレジスタに割り込み処理の直前に特定レジ
スタへのデータ転送命令が実行されたことを情報として
格納し、かつレジスタ番号レジスタに割り込み処理の直
前の特定レジスタへのデータ転送命令中に含まれるレジ
スタ番号を格納する。そして、割り込み処理が終了して
元のプログラムへ復帰するときに、フラグレジスタの内
容を検査し、データ転送制御機能によりフラグレジスタ
が割り込み処理の直前に特定レジスタへのデータ転送命
令が実行されたことを情報として格納してあると、元の
プログラムへの復帰の直前にデータ転送命令発生機能を
能動化してテンポラリレジスタのデータをレジスタ番号
レジスタに格納したレジスタ番号に対応する特定レジス
タへ転送する。

【００１７】このように、特定レジスタへのデータ転送
命令の実行の直後に割り込み処理が発生したときに、特
定レジスタへのデータの書き込みがつぎの命令の実行を
始める直前に書き込まれることになる。これは、特定レ
ジスタへのデータ転送命令の実行の直後に割り込み処理
がなくつぎの命令が実行される場合と同じタイミングで
特定レジスタへのデータの書き込みが行われることにな
り、特定レジスタへのデータの書き込みに続いて同じ特
定レジスタからのデータの読み出しを伴うデータ転送命
令が実行された場合において、特定レジスタから読み出
されるデータが割り込み処理の有無によって異なるとい
った不都合は生じない。しかも、特定レジスタへの書き
込みを伴う転送命令の直後における割り込みの禁止を行
っていないので、デバッグ作業等に支障が生じることは
ない。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１、図２および図３に従って説明する。図１は本
発明の実施の形態におけるレジスタの更新に関わるマイ
クロプロセッサの内部の回路構成を示し、同図（ａ）に
はレジスタＡ₀ の周辺回路を示し、同図（ｂ）には命令
レジスタの周辺回路を示している。

【００１９】図１（ａ）において、３１は特定レジスタ
である４個のアドレスポインタ用レジスタＡ₀ 〜Ａ₃ か
らなるレジスタ群である。３２，３３，３４はそれぞれ
ラッチ、３５はマルチプレクサである。３６はデータバ
ス、３７は割り込み処理の直前のレジスタＡへのデータ
転送命令で転送されたデータを一時的に保存するテンポ
ラリレジスタである。なお、テンポラリレジスタ３７へ
のデータの書き込みは、例えば割り込み処理の最初のＴ
₀ 期間に行われる。

【００２０】図１（ｂ）において、３８は実行する命令
を格納する命令レジスタであり、３９は命令を解読し各
ブロックに制御信号を出力するデコーダである。４０は
割り込み処理の直前にレジスタＡへのデータ転送命令が
実行されたことを情報として格納する１ビットのフラグ
レジスタで、リセット状態で“０”が設定される。４１
は割り込み処理の直前のレジスタＡへのデータ転送命令
中に含まれるレジスタ番号を格納する２ビットのレジス
タ番号レジスタである。また、クロックＴ₀ ，Ｔ₁ はそ
れぞれ命令実行サイクルの前半、後半のクロックを示
す。

【００２１】ここで、フラグレジスタ４０のセット・リ
セットのタイミングについて説明する。通常のプログラ
ム実行中は「レジスタ群３１への書き込み命令」のクロ
ックＴ₁ でセットされ、その他の命令のクロックＴ₁ で
リセットされる。割り込み処理中は値が保持される。そ
の結果、図３に示すタイミングでセット、リセットが行
われる。ここで、割り込み復帰後のデータ転送命令では
レジスタ群３１へ書き込みを行っているので、フラグレ
ジスタ４０はセット状態になっている。また、レジスタ
番号レジスタ４１へのレジスタ番号の書き込みは、「レ
ジスタ群３１への書き込み命令」のクロックＴ₁ で行わ
れ、割り込み処理中は値が保持される。

【００２２】また、マイクロプロセッサは、上記の構成
の他に、データ転送命令発生機能とレジスタ制御機能と
データ転送制御機能（いずれも図示せず）とを備えてい
る。データ転送命令発生機能は、テンポラリレジスタ３
７のデータをレジスタ番号レジスタ４１に格納したレジ
スタ番号に対応するレジスタＡへ転送するデータ転送命
令を発生する。

【００２３】ここで、データ転送命令を作成する部分の
構成について説明する。命令レジスタ３８は、セット・
リセット機能付レジスタで構成されており、通常の命令
フェッチの経路より優先して命令を設定することができ
る。データ転送命令は、図１（ｂ）に示す命令生成部４
２で作成される。レジスタ制御機能は、レジスタＡへの
データ転送命令が実行された直後に割り込み処理が発生
したときに、レジスタＡへの書き込みを禁止し、テンポ
ラリレジスタ３７にレジスタＡへのデータ転送命令で転
送されたデータを一時的に保存し、フラグレジスタ４０
に割り込み処理の直前にレジスタＡへのデータ転送命令
が実行されたことを情報として格納し、レジスタ番号レ
ジスタ４１に割り込み処理の直前に実行されたレジスタ
Ａへのデータ転送命令中に含まれるレジスタ番号を格納
する。

【００２４】上記のレジスタ制御機能では、具体的に
は、デコーダ３９からの割り込み命令のデコード信号と
フラグレジスタ４０の出力信号とのＡＮＤ回路４３によ
る論理積信号をクロックＴ₁ のラッチ４４で遅延させた
信号により、レジスタＡすなわちレジスタ群３１への書
き込みを禁止する。データ転送制御機能は、割り込み処
理が終了して元のプログラムへ復帰するときにフラグレ
ジスタ４０が割り込み処理の直前にレジスタＡへのデー
タ転送命令が実行されたことを情報として格納してある
と、元のプログラムへの復帰の直前にデータ転送命令発
生機能を能動化してテンポラリレジスタ３７のデータを
レジスタ番号レジスタ４１に格納したレジスタ番号に対
応するレジスタＡへ転送する。

【００２５】上記のデータ転送制御機能では、具体的
に、図１（ｂ）と図３に示したように、デコーダ３９で
作られた割り込み復帰命令の信号とフラグレジスタ４０
の出力信号とのＡＮＤ回路４５による論理積信号によ
り、命令生成部４２でデータ転送命令が発生する。この
マイクロプロセッサでは、レジスタＡへのデータ転送命
令の実行の直後に割り込み処理が発生したときに、レジ
スタ制御機能によりテンポラリレジスタ３７に割り込み
処理の直前のレジスタＡへのデータ転送命令で転送され
たデータを一時的に保存し、フラグレジスタ４０に割り
込み処理の直前にレジスタＡへのデータ転送命令が実行
されたことを情報として格納し、かつレジスタ番号レジ
スタ４１に割り込み処理の直前のレジスタＡへのデータ
転送命令中に含まれるレジスタ番号を格納する。

【００２６】そして、割り込み処理が終了して元のプロ
グラムへ復帰するときに、データ転送制御機能によりフ
ラグレジスタ４０が割り込み処理の直前にレジスタＡへ
のデータ転送命令が実行されたことを情報として格納し
てあると、元のプログラムへの復帰の直前にデータ転送
命令発生機能を能動化してテンポラリレジスタ３７のデ
ータをレジスタ番号レジスタ４１に格納したレジスタ番
号に対応するレジスタＡへ転送する。

【００２７】また、このマイクロプロセッサによる割り
込み処理方法としては、図１（ａ）に示すように、レジ
スタＡへのデータ転送命令の実行の直後に割り込み処理
が発生したときにレジスタＡへのデータの書き込みを禁
止するとともに、レジスタＡへのデータ転送命令の実行
に伴ってデータバス３６を通して転送されたデータをテ
ンポラリレジスタ３７に一時的に保存し、割り込み処理
から元のプログラムに復帰してレジスタＡへのデータ転
送命令のつぎの命令の実行を始める直前にテンポラリレ
ジスタ３７からレジスタＡへのデータ転送命令を実行さ
せるということになる。

【００２８】この割り込み処理方法によれば、レジスタ
Ａへのデータ転送命令の実行の直後に割り込み処理が発
生すると、レジスタＡへのデータ転送命令に伴うレジス
タＡへのデータの書き込みが禁止され、レジスタＡへの
データ転送命令の実行に伴ってデータバス３６を通して
転送されたデータがテンポラリレジスタ３７に一時的に
保存される。そして、割り込み処理から元のプログラム
に復帰してレジスタＡへのデータ転送命令のつぎの命令
の実行を始める直前に、テンポラリレジスタ３７からレ
ジスタＡへのデータ転送命令を実行させて、テンポラリ
レジスタ３７に保存したデータをレジスタＡへ書き込
む。このレジスタＡへの書き込みは、テンポラリレジス
タ３７のデータをデータバス３６に読み出してラッチ３
２へ格納し、つぎにラッチ３２からラッチ３３へ移し、
つぎにレジスタＡに書き込むという手順をとる。

【００２９】このように、レジスタＡへのデータ転送命
令の実行の直後に割り込み処理が発生したときに、レジ
スタＡへのデータの書き込みがつぎの命令の実行を始め
る直前に書き込まれることになる。これは、レジスタＡ
へのデータ転送命令の実行の直後に割り込み処理がなく
つぎの命令が実行される場合と同じタイミングでレジス
タＡへのデータの書き込みが行われることになり、レジ
スタＡへのデータの書き込みに続いて同じレジスタＡか
らのデータの読み出しを伴うデータ転送命令が実行され
た場合において、レジスタＡから読み出されるデータが
割り込み処理の有無によって異なるといった不都合は生
じない。しかも、レジスタＡへの書き込みを伴う転送命
令の直後における割り込みの禁止を行っていないので、
デバッグ作業等に支障が生じることはない。

【００３０】ここで、図１の回路の動作を図２のタイミ
ング図とともに説明する。図２は表１のアセンブラの１
行目、２行目を割り込みなくそのまま実行した場合のタ
イミング図である。図２の最上段は命令のデコードのタ
イミングを表し、命令の「Ａ₀ 書き込み」と「Ａ₀ 読み
出し」はそれぞれ表１のアセンブラの１行目と２行目の
命令を表す。２段目以下は実線がラッチ３２〜３４また
はレジスタ３１の書き込みのタイミング、つまりデータ
を保持していることを表す。

【００３１】まず、アセンブラの１行目の命令によりレ
ジスタＢ₀ のデータがデコードサイクルのつぎのクロッ
クＴ₀ のタイミングでデータバス３６に出力される。同
じクロックＴ₀ のタイミングでラッチ３２に入る。デー
タはつぎのクロックＴ₁ のタイミングでラッチ３３に入
り、つぎのクロックＴ₀ のタイミングでレジスタ群３１
のレジスタＡ₀ に入る。レジスタＡ₀ への書き込みはこ
のようにして行われる。

【００３２】アセンブラ２行目の命令では、デコードの
クロックＴ₁ のタイミングでレジスタ群３１のレジスタ
Ａ₀ に格納されていたデータがラッチ３４に入る。それ
に続くクロックＴ₀ のタイミングでデータがラッチ３４
からデータバス３６に出力され、レジスタＢ₁ に送られ
る。図１の回路はこのような動作を行うため、アセンブ
ラの２行目の命令で読み出されるレジスタＡ₀ の値は１
行目の命令でレジスタＡ₀ に書き込まれる以前の値であ
る。

【００３３】ところが、従来例では、前述したように、
アセンブラの１行目の命令と２行目の命令の間に割り込
み処理の命令が挿入された場合は、１行目の命令でレジ
スタＡ₀ に書き込まれた値が２行目（割り込み処理の命
令）で読み出されるので、割り込みが行われない場合と
動作が異なってくる。つまり、１行目の命令でレジスタ
Ａ₀ に書き込まれた後の値が読み出されることになる。

【００３４】この問題を解決するためのこの実施の形態
の動作を図３のタイミング図に従って説明する。命令の
「Ａ₀ 書き込み」と「Ａ₀ 読み出し」はそれぞれ表１の
アセンブラの１行目と２行目の命令を表す。このアセン
ブラの１行目と２行目の命令の間に割り込み処理の命令
が複数個実行されると想定する。まず、最初の命令の
「Ａ₀ 書き込み」によりデータバス３６のデータがラッ
チ３２とラッチ３３に順番に入る。このつぎに、割り込
み処理がない場合にはデータがレジスタ３１のレジスタ
Ａ₀ に入るが、割り込みがあるため、図１の回路では、
レジスタＡ₀ への書き込みを禁止し、その代わりにデー
タバス３６のデータをテンポラリレジスタ３７に格納す
る。それと同時に、フラグレジスタ４０に“１”の値を
セットし、レジスタ番号レジスタ４１には命令レジスタ
の「Ａ₀ 書き込み」命令のコードからレジスタＡ₀ を表
す２ビットのデータを格納する。

【００３５】この後、割り込み処理の命令を実行し、割
り込み処理から元のプログラムに復帰する時にフラグレ
ジスタ４０が“１”であることにより、命令レジスタに
強制的に「データ転送」命令を生成する。この「データ
転送」命令の転送元にはテンポラリレジスタ３７を設定
し、転送先にはレジスタ番号レジスタ４１に格納されて
いるレジスタ番号（この場合はレジスタＡ₀ ）を設定す
る。その後フラグレジスタ４０の値は“０”に戻す。

【００３６】「データ転送」命令のつぎに元のプログラ
ムに復帰して、表１のアセンブラの２行目の「Ａ₀ 読み
出し」命令を実行する。図３に示すように、この時、レ
ジスタＡ₀ から読み出されるデータはアセンブラ１行目
でレジスタＡ₀ が更新される以前の値である。また、レ
ジスタＡ₀ からデータを読み出した後にレジスタＡ₀の
更新が行われる。このようにして本発明の実施の形態で
は、割り込み処理が行われる場合と行われない場合で同
じ動作が実現される。

【００３７】以上のように、この実施例の形態によれ
ば、レジスタＡから読み出されるデータがその前の割り
込み処理の有無によって異なるといった不都合は生じ
ず、しかも特定レジスタへの書き込みを伴う転送命令の
直後における割り込みの禁止を行っていないので、デバ
ッグ作業等に支障が生じることはなく、プログラムのデ
バッグを容易に行うことができる。また、そのために、
テンポラリレジスタとフラグレジスタとレジスタ番号レ
ジスタだけの最小限のハードウェアの追加だけでよく、
コストもほとんど上昇しない。

【００３８】

【発明の効果】本発明によれば、特定レジスタから読み
出されるデータがその前の割り込み処理の有無によって
異なるといった不都合は生じず、しかも特定レジスタへ
の書き込みを伴う転送命令の直後における割り込みの禁
止を行っていないので、デバッグ作業等に支障が生じる
ことはなく、プログラムのデバッグを容易に行うことが
できる。また、そのために、テンポラリレジスタとフラ
グレジスタとレジスタ番号レジスタだけの最小限のハー
ドウェアの追加だけでよく、コストもほとんど上昇しな
い。

【図面の簡単な説明】

【図１】この発明の実施の形態におけるマイクロプロセ
ッサの内部の回路構成を示す回路図である。

【図２】図１のマイクロプロセッサの動作を示すタイミ
ング図である。

【図３】同じく図１のマイクロプロセッサの動作を示す
タイミング図である。

【図４】従来例のマイクロプロセッサの内部の回路構成
を示す回路図である。

【符号の説明】

２１ レジスタ群 ２２ ラッチ ２３ ラッチ ２４ ラッチ ２５ マルチプレクサ ２６ データバス ３１ レジスタ群 ３２ ラッチ ３３ ラッチ ３４ ラッチ ３５ マルチプレクサ ３６ データバス ３７ テンポラリレジスタ ３８ 命令レジスタ ３９ デコーダ ４０ フラグレジスタ ４１ レジスタ番号レジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 特定レジスタへのデータ転送命令の実行
   の直後に割り込み処理が発生したときに前記特定レジス
   タへのデータの書き込みを禁止するとともに、前記特定
   レジスタへのデータ転送命令の実行に伴って転送された
   データをテンポラリレジスタに一時的に保存し、前記割
   り込み処理から元のプログラムに復帰して前記特定レジ
   スタへのデータ転送命令のつぎの命令の実行を始める直
   前に前記テンポラリレジスタから前記特定レジスタへの
   データ転送命令を実行させることを特徴とする割り込み
   処理方法。
2. 【請求項２】 割り込み処理の直前に特定レジスタへの
   データ転送命令が実行されたことを情報として格納する
   フラグレジスタと、 前記割り込み処理の直前の前記特定レジスタへのデータ
   転送命令中に含まれるレジスタ番号を格納するレジスタ
   番号レジスタと、 前記割り込み処理の直前の前記特定レジスタへのデータ
   転送命令で転送されたデータを一時的に保存するテンポ
   ラリレジスタと、 前記テンポラリレジスタのデータを前記レジスタ番号レ
   ジスタに格納したレジスタ番号に対応する前記特定レジ
   スタへ転送するデータ転送命令を発生するデータ転送命
   令発生機能と、 前記特定レジスタへのデータ転送命令が実行された直後
   に前記割り込み処理が発生したときに、前記特定レジス
   タへの書き込みを禁止し、前記テンポラリレジスタに前
   記特定レジスタへのデータ転送命令で転送されたデータ
   を一時的に保存し、前記フラグレジスタに割り込み処理
   の直前に特定レジスタへのデータ転送命令が実行された
   ことを情報として格納し、前記レジスタ番号レジスタに
   前記割り込み処理の直前に実行された前記特定レジスタ
   へのデータ転送命令中に含まれるレジスタ番号を格納す
   るレジスタ制御機能と、 前記割り込み処理を終了して元のプログラムへ復帰する
   ときに、前記フラグレジスタが割り込み処理の直前に特
   定レジスタへのデータ転送命令が実行されたことを情報
   として格納してあると、前記元のプログラムへの復帰の
   直前に前記データ転送命令発生機能を能動化して前記テ
   ンポラリレジスタのデータを前記レジスタ番号レジスタ
   に格納したレジスタ番号に対応する前記特定レジスタへ
   転送する前記転送命令を実行させるデータ転送制御機能
   とを備えたマイクロプロセッサ。