JPH09331152A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH09331152A JPH09331152A JP8149498A JP14949896A JPH09331152A JP H09331152 A JPH09331152 A JP H09331152A JP 8149498 A JP8149498 A JP 8149498A JP 14949896 A JP14949896 A JP 14949896A JP H09331152 A JPH09331152 A JP H09331152A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- forming
- circuit board
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 本発明は回路基板の製造方法に関し、内層に
微細な配線パターンを形成することができる回路基板の
製造方法を提供することを目的としている。 【解決手段】 絶縁基板の両面に第１の配線パターンを
形成する第１の工程と、該第１の配線パターンの上に絶
縁層を形成する第２の工程と、前記絶縁基板の所定の位
置にスルーホールをあける第３の工程と、該スルーホー
ルに硬化性導電部材を充填し、硬化させる第４の工程
と、該硬化性導電部材を平に加工した後、その上にメッ
キ層を形成する第５の工程と、該メッキ層をエッチング
して所定の第２の配線パターンを形成する第６の工程と
により構成される。
微細な配線パターンを形成することができる回路基板の
製造方法を提供することを目的としている。 【解決手段】 絶縁基板の両面に第１の配線パターンを
形成する第１の工程と、該第１の配線パターンの上に絶
縁層を形成する第２の工程と、前記絶縁基板の所定の位
置にスルーホールをあける第３の工程と、該スルーホー
ルに硬化性導電部材を充填し、硬化させる第４の工程
と、該硬化性導電部材を平に加工した後、その上にメッ
キ層を形成する第５の工程と、該メッキ層をエッチング
して所定の第２の配線パターンを形成する第６の工程と
により構成される。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板の製造方法
に関する。従来、プリント回路基板に部品を実装する場
合は、その表面に回路部品を乗せて、回路部品のリード
をスルーホールに差し込み、ハンダ付けするのが普通で
あった。しかしながら、近年、回路部品の実装密度が向
上し、それに伴い配線パターンも微細化し、回路部品の
ピン数も大幅に増加している。このような回路基板の高
密度化に伴い、プリント回路基板も３層以上のものが用
いられるようになってきており、製造の容易な多層回路
基板が要求されるようになってきている。
に関する。従来、プリント回路基板に部品を実装する場
合は、その表面に回路部品を乗せて、回路部品のリード
をスルーホールに差し込み、ハンダ付けするのが普通で
あった。しかしながら、近年、回路部品の実装密度が向
上し、それに伴い配線パターンも微細化し、回路部品の
ピン数も大幅に増加している。このような回路基板の高
密度化に伴い、プリント回路基板も３層以上のものが用
いられるようになってきており、製造の容易な多層回路
基板が要求されるようになってきている。
【０００２】
【従来の技術】図５，図６は従来の多層回路基板の製造
工程を示す図である。（ａ）において、１は絶縁基板
（プリント基板）、２は該絶縁基板１の表面と裏面とを
貫通するスルーホール、３は絶縁基板１の表面と裏面に
形成された銅箔である。絶縁基板１としては、例えば厚
さ１．２ｍｍのガラスエポキシ基板が用いられる。スル
ーホール２は銅箔３よりなる配線パターン（回路パター
ン）間の間にドリリングによりあけられている。スルー
ホール２の直径としては、例えば０．４ｍｍ程度であ
る。
工程を示す図である。（ａ）において、１は絶縁基板
（プリント基板）、２は該絶縁基板１の表面と裏面とを
貫通するスルーホール、３は絶縁基板１の表面と裏面に
形成された銅箔である。絶縁基板１としては、例えば厚
さ１．２ｍｍのガラスエポキシ基板が用いられる。スル
ーホール２は銅箔３よりなる配線パターン（回路パター
ン）間の間にドリリングによりあけられている。スルー
ホール２の直径としては、例えば０．４ｍｍ程度であ
る。
【０００３】次に、（ｂ）に示すように、スルーホール
２に硬化性導電部材としての銅ペースト４を、上記配線
パターンより０．２５ｍｍ程度突出するように、スクリ
ーン印刷法により充填する。この銅ペーストにより、絶
縁基板１の表面と裏面の配線パターンが電気的に接続さ
れることになる。次に、銅ペースト４をエアオーブンで
５０゜Ｃで３０分、１８０゜Ｃで６０分の条件で硬化さ
せる。
２に硬化性導電部材としての銅ペースト４を、上記配線
パターンより０．２５ｍｍ程度突出するように、スクリ
ーン印刷法により充填する。この銅ペーストにより、絶
縁基板１の表面と裏面の配線パターンが電気的に接続さ
れることになる。次に、銅ペースト４をエアオーブンで
５０゜Ｃで３０分、１８０゜Ｃで６０分の条件で硬化さ
せる。
【０００４】次に、配線パターン（銅箔）３と銅ペース
ト４の硬化体により構成される表面を２００番のバフと
３６０番のバフを順次使用して、（ｃ）に示すように平
滑に研削する。次に、（ｄ）に示すように、スルーホー
ル部分を含む平滑化された導電層表面に、無電解鍍金、
電解鍍金を施し厚さ１５μｍ程度の鍍金層（メッキ層）
５を形成する。次に、メッキ層５の表面にエッチングレ
ジストをラミネートし、露光、現像してレジストパター
ンを形成し、塩化第２鉄エッチング液でエッチングを行
なった後、エッチングレジストを剥離することにより、
（ｅ）に示すような配線パターン６を形成する。
ト４の硬化体により構成される表面を２００番のバフと
３６０番のバフを順次使用して、（ｃ）に示すように平
滑に研削する。次に、（ｄ）に示すように、スルーホー
ル部分を含む平滑化された導電層表面に、無電解鍍金、
電解鍍金を施し厚さ１５μｍ程度の鍍金層（メッキ層）
５を形成する。次に、メッキ層５の表面にエッチングレ
ジストをラミネートし、露光、現像してレジストパター
ンを形成し、塩化第２鉄エッチング液でエッチングを行
なった後、エッチングレジストを剥離することにより、
（ｅ）に示すような配線パターン６を形成する。
【０００５】次に、（ｆ）に示すように絶縁基板１の両
面に絶縁層７を形成し、導通が必要な箇所には開口部８
を形成する。次に、絶縁層７の表面に、（ｇ）に示すよ
うに第２のメッキ層９を形成する。次に、該メッキ層９
の表面にエッチングレジストをラミネートし、露光、現
像してレジストパターンを形成し、塩化第２鉄エッチン
グ液でエッチングを行なった後、エッチングレジストを
剥離することにより、（ｈ）に示すように第２の配線パ
ターン９’を形成する。このようにして、多層回路基板
を製造することができる。
面に絶縁層７を形成し、導通が必要な箇所には開口部８
を形成する。次に、絶縁層７の表面に、（ｇ）に示すよ
うに第２のメッキ層９を形成する。次に、該メッキ層９
の表面にエッチングレジストをラミネートし、露光、現
像してレジストパターンを形成し、塩化第２鉄エッチン
グ液でエッチングを行なった後、エッチングレジストを
剥離することにより、（ｈ）に示すように第２の配線パ
ターン９’を形成する。このようにして、多層回路基板
を製造することができる。
【０００６】
【発明が解決しようとする課題】以上、説明したよう
に、従来の製造工程は、銅箔を有する両面基板にスルー
ホール形成→銅ペースト充填→多層配線パターン形成と
いう工程をとっている。この従来の方法では、銅箔３又
はその上に形成されるメッキ層５の層が厚い場合、エッ
チング時にエッチング液により銅箔及びメッキ層が侵食
されるという問題があった。図７は、従来の製造工程の
問題点の説明図である。図５と同一のものは、同一の符
合を付して示す。図に示すように、銅箔３及びメッキ層
５の側面部分が２０に示すようにえぐれてしまう。この
エッチング液による侵食の影響は、銅箔３又はその上に
形成されるメッキ層５が厚い程大きくなる。この結果、
内層に微細な配線パターンを形成できないという問題が
あった。
に、従来の製造工程は、銅箔を有する両面基板にスルー
ホール形成→銅ペースト充填→多層配線パターン形成と
いう工程をとっている。この従来の方法では、銅箔３又
はその上に形成されるメッキ層５の層が厚い場合、エッ
チング時にエッチング液により銅箔及びメッキ層が侵食
されるという問題があった。図７は、従来の製造工程の
問題点の説明図である。図５と同一のものは、同一の符
合を付して示す。図に示すように、銅箔３及びメッキ層
５の側面部分が２０に示すようにえぐれてしまう。この
エッチング液による侵食の影響は、銅箔３又はその上に
形成されるメッキ層５が厚い程大きくなる。この結果、
内層に微細な配線パターンを形成できないという問題が
あった。
【０００７】本発明はこのような課題に鑑みてなされた
ものであって、内層に微細な配線パターンを形成するこ
とができる回路基板の製造方法を提供することを目的と
している。
ものであって、内層に微細な配線パターンを形成するこ
とができる回路基板の製造方法を提供することを目的と
している。
【０００８】
【課題を解決するための手段】前記した課題を解決する
本発明は、絶縁基板の両面に第１の配線パターンを形成
する第１の工程と、該第１の配線パターンの上に絶縁層
を形成する第２の工程と、前記絶縁基板の所定の位置に
スルーホールをあける第３の工程と、該スルーホールに
硬化性導電部材を充填し、硬化させる第４の工程と、該
硬化性導電部材を平に加工した後、その上にメッキ層を
形成する第５の工程と、該メッキ層をエッチングして所
定の第２の配線パターンを形成する第６の工程とにより
構成されることを特徴としている。
本発明は、絶縁基板の両面に第１の配線パターンを形成
する第１の工程と、該第１の配線パターンの上に絶縁層
を形成する第２の工程と、前記絶縁基板の所定の位置に
スルーホールをあける第３の工程と、該スルーホールに
硬化性導電部材を充填し、硬化させる第４の工程と、該
硬化性導電部材を平に加工した後、その上にメッキ層を
形成する第５の工程と、該メッキ層をエッチングして所
定の第２の配線パターンを形成する第６の工程とにより
構成されることを特徴としている。
【０００９】この発明の構成によれば、銅箔層が絶縁層
により覆われた上から第２の配線パターンを形成してい
るので、第１の配線パターンである銅箔層が第２の配線
パターンを形成する時に用いられるエッチング液により
侵食されることがなくなり、内層に微細な配線パターン
を形成することができる。
により覆われた上から第２の配線パターンを形成してい
るので、第１の配線パターンである銅箔層が第２の配線
パターンを形成する時に用いられるエッチング液により
侵食されることがなくなり、内層に微細な配線パターン
を形成することができる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図１は本発明方法の一実
施の形態例を示すフローチャートである。本発明方法
は、絶縁基板の両面に第１の配線パターンを形成する第
１の工程と、該第１の配線パターンの上に絶縁層を形成
する第２の工程と、該絶縁基板の所定の位置にスルーホ
ールをあける第３の工程と、該スルーホールに硬化性導
電部材を充填し、硬化させる第４の工程と、該硬化性導
電部材を平に加工した後、その上にメッキ層を形成する
第５の工程と、該メッキ層をエッチングして所定の第２
の配線パターンを形成する第６の工程とにより構成され
る。そして、このような工程をとることにより、内層に
微細な配線パターンを形成することができる回路基板の
製造方法を提供することができる。
施の形態例を詳細に説明する。図１は本発明方法の一実
施の形態例を示すフローチャートである。本発明方法
は、絶縁基板の両面に第１の配線パターンを形成する第
１の工程と、該第１の配線パターンの上に絶縁層を形成
する第２の工程と、該絶縁基板の所定の位置にスルーホ
ールをあける第３の工程と、該スルーホールに硬化性導
電部材を充填し、硬化させる第４の工程と、該硬化性導
電部材を平に加工した後、その上にメッキ層を形成する
第５の工程と、該メッキ層をエッチングして所定の第２
の配線パターンを形成する第６の工程とにより構成され
る。そして、このような工程をとることにより、内層に
微細な配線パターンを形成することができる回路基板の
製造方法を提供することができる。
【００１１】図２，図３は本発明方法による回路基板の
製造工程の一実施の形態例を示す図である。これら図は
断面を示し、図５と同一のものは、同一の符合を付して
示す。
製造工程の一実施の形態例を示す図である。これら図は
断面を示し、図５と同一のものは、同一の符合を付して
示す。
【００１２】（ａ）絶縁基板１の両面（表面と裏面）に
第１の配線パターンを形成する。図（ａ）は絶縁基板１
の両面に第１の配線パターンが形成された様子を示して
いる。図において、１は絶縁基板、１０は該絶縁基板１
の両面に形成された第１の配線パターンである。絶縁基
板１としては、例えば厚さ１．２ｍｍのガラスエポキシ
基板を用い、該絶縁基板１の両面に形成された銅箔３よ
りなる導電層表面にエッチングレジストをラミネート
し、露光、現像してレジストパターンを形成し、その後
塩化第２鉄エッチング液でエッチングを行なった後、エ
ッチングレジストを剥離することにより、第１の配線パ
ターン１０を形成する。
第１の配線パターンを形成する。図（ａ）は絶縁基板１
の両面に第１の配線パターンが形成された様子を示して
いる。図において、１は絶縁基板、１０は該絶縁基板１
の両面に形成された第１の配線パターンである。絶縁基
板１としては、例えば厚さ１．２ｍｍのガラスエポキシ
基板を用い、該絶縁基板１の両面に形成された銅箔３よ
りなる導電層表面にエッチングレジストをラミネート
し、露光、現像してレジストパターンを形成し、その後
塩化第２鉄エッチング液でエッチングを行なった後、エ
ッチングレジストを剥離することにより、第１の配線パ
ターン１０を形成する。
【００１３】（ｂ）前記第１の配線パターン１０の上に
絶縁層を形成する。図において、１１は絶縁基板１と第
１の配線パターン１０よりなる両面回路基板の上に形成
された絶縁層、１２は該絶縁層１１の所定の箇所に形成
された開口部である。このために、感光性絶縁レジスト
（プロビコート５０００：商品名日本ペイント社製）を
回路基板の表面に塗布し、乾燥し、露光、現像を行なっ
た後、熱硬化し、電気的接続を必要とする箇所に直径
０．１５ｍｍ程度の開口部１２を形成する。この開口部
１２は、絶縁層１１の上に形成する第２の配線パターン
と、第１の配線パターン１０との間の電気的接続（導
通）をとるためのものである。
絶縁層を形成する。図において、１１は絶縁基板１と第
１の配線パターン１０よりなる両面回路基板の上に形成
された絶縁層、１２は該絶縁層１１の所定の箇所に形成
された開口部である。このために、感光性絶縁レジスト
（プロビコート５０００：商品名日本ペイント社製）を
回路基板の表面に塗布し、乾燥し、露光、現像を行なっ
た後、熱硬化し、電気的接続を必要とする箇所に直径
０．１５ｍｍ程度の開口部１２を形成する。この開口部
１２は、絶縁層１１の上に形成する第２の配線パターン
と、第１の配線パターン１０との間の電気的接続（導
通）をとるためのものである。
【００１４】（ｃ）前記絶縁基板１の所定の位置にスル
ーホールをあける。回路基板の表面と裏面の電気的接続
が必要な箇所に、ドリリングによりスルーホールをあけ
る。図の１３がこのようにして開けられたスルーホール
である。
ーホールをあける。回路基板の表面と裏面の電気的接続
が必要な箇所に、ドリリングによりスルーホールをあけ
る。図の１３がこのようにして開けられたスルーホール
である。
【００１５】（ｄ）前記絶縁層１１の表面を粗面化処理
した後、その両面に無電解鍍金、電気鍍金を施し、厚み
が１５μｍ程度の銅鍍金層（第１のメッキ層）を形成す
る。粗面化処理は、絶縁層１１とメッキ層との接着力を
高めるために、絶縁層１１の表面を粗くするものであ
る。図（ｄ）の１４が第１のメッキ層である。開口部１
２で第１の配線パターン１０と第１のメッキ層１４とが
電気的に接続される。このメッキを施すのは、第１の配
線パターン１０と後述する硬化性導電部材（銅ペース
ト）との電気接続を良好に保つために行なうものであ
る。
した後、その両面に無電解鍍金、電気鍍金を施し、厚み
が１５μｍ程度の銅鍍金層（第１のメッキ層）を形成す
る。粗面化処理は、絶縁層１１とメッキ層との接着力を
高めるために、絶縁層１１の表面を粗くするものであ
る。図（ｄ）の１４が第１のメッキ層である。開口部１
２で第１の配線パターン１０と第１のメッキ層１４とが
電気的に接続される。このメッキを施すのは、第１の配
線パターン１０と後述する硬化性導電部材（銅ペース
ト）との電気接続を良好に保つために行なうものであ
る。
【００１６】（ｅ）前記スルーホール１３に硬化性導電
部材を充填する。硬化性導電部材（銅ペースト）１３の
成分としては、バインダ成分として、エポキシ当量が１
７３ｇ／当量のビスフェノールＡジグリシジルエーテル
と該ビスフェノールＡジグリシジルエーテル１００重量
部に対して、６９重量部のウンデシルグリシジルエーテ
ルと、硬化剤としてノボラック型フェノール樹脂を５７
重量部と、銅粉として、平均粒径１０．５μｍの樹枝状
銅粉をバインダに対し４００重量部添加し、更に２−エ
チル−４−メチルイミダゾールを、バインダ１００重量
部に対し２．８重量部加えたものを３本ロールで４５分
間混練して調整する。
部材を充填する。硬化性導電部材（銅ペースト）１３の
成分としては、バインダ成分として、エポキシ当量が１
７３ｇ／当量のビスフェノールＡジグリシジルエーテル
と該ビスフェノールＡジグリシジルエーテル１００重量
部に対して、６９重量部のウンデシルグリシジルエーテ
ルと、硬化剤としてノボラック型フェノール樹脂を５７
重量部と、銅粉として、平均粒径１０．５μｍの樹枝状
銅粉をバインダに対し４００重量部添加し、更に２−エ
チル−４−メチルイミダゾールを、バインダ１００重量
部に対し２．８重量部加えたものを３本ロールで４５分
間混練して調整する。
【００１７】このような成分の銅ペースト１５を、第１
のメッキ層１４より０．２５ｍｍ程度突出するように、
スクリーン印刷法により充填し、エアオーブンで５０゜
Ｃ−３０分、１８０゜Ｃ−６０分の条件で硬化させる。
のメッキ層１４より０．２５ｍｍ程度突出するように、
スクリーン印刷法により充填し、エアオーブンで５０゜
Ｃ−３０分、１８０゜Ｃ−６０分の条件で硬化させる。
【００１８】（ｆ）第１のメッキ層１４及び硬化性導電
部材の硬化体（銅ペースト）１５によって構成される表
面を２００番のバフと３６０番のバフを順次使用して、
平滑に研削する。
部材の硬化体（銅ペースト）１５によって構成される表
面を２００番のバフと３６０番のバフを順次使用して、
平滑に研削する。
【００１９】（ｇ）銅ペースト１５の層を含む導電層上
に、無電解鍍金を施し、厚みが５μｍ程度の鍍金層（第
２のメッキ層）を得る。（ｇ）の１６が第２のメッキ層
である。該第２のメッキ層１６は、第１のメッキ層１４
を介して第１の配線パターン１０と電気的に接続され
る。
に、無電解鍍金を施し、厚みが５μｍ程度の鍍金層（第
２のメッキ層）を得る。（ｇ）の１６が第２のメッキ層
である。該第２のメッキ層１６は、第１のメッキ層１４
を介して第１の配線パターン１０と電気的に接続され
る。
【００２０】（ｈ）第２のメッキ層１６の表面に、エッ
チングレジストをラミネートし、露光、現像してレジス
トパターンを形成し、塩化第２鉄液でエッチングを行な
った後、エッチングレジストを剥離することにより、第
２の配線パターン１７を形成する。内層の回路パターン
（第１の配線パターン１０）と外層の回路パターン（第
２の配線パターン１７）とは、第１及び第２のメッキ層
１４，１６を介して電気的に接続される。これにより、
絶縁基板１の表面と裏面のそれぞれに２層で計４層の配
線パターンを有する多層回路基板を得ることができる。
この場合において、内層と外層よりなる２層のパターン
を絶縁基板１の表面又は裏面の何れか一方にのみ形成す
れば、３層の回路基板となる。
チングレジストをラミネートし、露光、現像してレジス
トパターンを形成し、塩化第２鉄液でエッチングを行な
った後、エッチングレジストを剥離することにより、第
２の配線パターン１７を形成する。内層の回路パターン
（第１の配線パターン１０）と外層の回路パターン（第
２の配線パターン１７）とは、第１及び第２のメッキ層
１４，１６を介して電気的に接続される。これにより、
絶縁基板１の表面と裏面のそれぞれに２層で計４層の配
線パターンを有する多層回路基板を得ることができる。
この場合において、内層と外層よりなる２層のパターン
を絶縁基板１の表面又は裏面の何れか一方にのみ形成す
れば、３層の回路基板となる。
【００２１】この実施の形態例によれば、銅箔層（第１
の配線パターン１０）が絶縁層１１により覆われた上か
ら第２の配線パターン１７を形成しているので、第１の
配線パターンである銅箔層１０が第２の配線パターン１
７を形成する時に用いられるエッチング液により侵食さ
れることがなくなり、内層に微細な配線パターンを形成
することができる。
の配線パターン１０）が絶縁層１１により覆われた上か
ら第２の配線パターン１７を形成しているので、第１の
配線パターンである銅箔層１０が第２の配線パターン１
７を形成する時に用いられるエッチング液により侵食さ
れることがなくなり、内層に微細な配線パターンを形成
することができる。
【００２２】なお、上記の実施の形態例において、第２
の配線パターン１７と第１のメッキ層１４との厚みが厚
くなりすぎると、第２の配線パターンの形成時のエッチ
ングにおいて、これらの層の側面がえぐれるおそれがあ
るが、第１のメッキ層の厚みは、銅ペースト硬化後の表
面研磨と同時に研磨して調整可能であるため、研磨量を
調整することにより側面のえぐれが生じない程度の厚み
にすればよい。
の配線パターン１７と第１のメッキ層１４との厚みが厚
くなりすぎると、第２の配線パターンの形成時のエッチ
ングにおいて、これらの層の側面がえぐれるおそれがあ
るが、第１のメッキ層の厚みは、銅ペースト硬化後の表
面研磨と同時に研磨して調整可能であるため、研磨量を
調整することにより側面のえぐれが生じない程度の厚み
にすればよい。
【００２３】このように、本発明によれば、絶縁基板の
両面に第１の配線パターンを形成する第１の工程と、該
第１の配線パターンの上に絶縁層を形成する第２の工程
と、前記絶縁基板の所定の位置にスルーホールをあける
第３の工程と、該スルーホールに硬化性導電部材を充填
し、硬化させる第４の工程と、該硬化性導電部材を平に
加工した後、その上にメッキ層を形成する第５の工程
と、該メッキ層をエッチングして所定の第２の配線パタ
ーンを形成する第６の工程とにより構成されることによ
り、内層に微細な配線パターンを形成することができる
回路基板の製造方法を提供することができる。
両面に第１の配線パターンを形成する第１の工程と、該
第１の配線パターンの上に絶縁層を形成する第２の工程
と、前記絶縁基板の所定の位置にスルーホールをあける
第３の工程と、該スルーホールに硬化性導電部材を充填
し、硬化させる第４の工程と、該硬化性導電部材を平に
加工した後、その上にメッキ層を形成する第５の工程
と、該メッキ層をエッチングして所定の第２の配線パタ
ーンを形成する第６の工程とにより構成されることによ
り、内層に微細な配線パターンを形成することができる
回路基板の製造方法を提供することができる。
【００２４】上述の実施の形態例では、絶縁基板１の表
面と裏面にそれぞれ２層ずつ、計４層形成する場合を例
にとったが、表面又は裏面の何れか一方に２層目を形成
するようにしてもよい。この場合には、回路基板は３層
となる。
面と裏面にそれぞれ２層ずつ、計４層形成する場合を例
にとったが、表面又は裏面の何れか一方に２層目を形成
するようにしてもよい。この場合には、回路基板は３層
となる。
【００２５】上述の実施の形態例によれば、合計４層の
回路基板を実現する場合を例にとった。しかしながら、
本発明はこれに限るものではなく、絶縁層を形成する工
程と、該絶縁層の上にメッキ層を形成する工程と、該メ
ッキ層をエッチングして配線パターンを形成する工程
を、絶縁基板１の表面と裏面又はその何れかの面に任意
の数だけ設けることにより、任意の層数の回路基板を作
成することができる。
回路基板を実現する場合を例にとった。しかしながら、
本発明はこれに限るものではなく、絶縁層を形成する工
程と、該絶縁層の上にメッキ層を形成する工程と、該メ
ッキ層をエッチングして配線パターンを形成する工程
を、絶縁基板１の表面と裏面又はその何れかの面に任意
の数だけ設けることにより、任意の層数の回路基板を作
成することができる。
【００２６】また、上述の実施の形態例では、内層の第
１の配線パターン１０と銅ペースト１５との接続を確実
に行なうために、絶縁層１１の表面を粗面化処理した
後、その両面に無電解鍍金、電気鍍金を施し、厚みが１
５μｍ程度の銅鍍金層（第１のメッキ層）を形成する工
程（ｄ）を設けた場合を例にとった。しかしながら、内
層の第１の配線パターン１０と銅ペースト１５との接続
がそのままの状態で確実に行なえる場合には、（ｄ）の
工程は不要である。また、上述の実施の形態例では、最
終的な回路基板の最外層がメッキ層が２層より構成され
ている場合を例にとった。最外層が２層になることを避
ける必要がある場合には、前記工程（ｆ）において、第
１のメッキ層１４まで含めて研削するようにすればよ
い。
１の配線パターン１０と銅ペースト１５との接続を確実
に行なうために、絶縁層１１の表面を粗面化処理した
後、その両面に無電解鍍金、電気鍍金を施し、厚みが１
５μｍ程度の銅鍍金層（第１のメッキ層）を形成する工
程（ｄ）を設けた場合を例にとった。しかしながら、内
層の第１の配線パターン１０と銅ペースト１５との接続
がそのままの状態で確実に行なえる場合には、（ｄ）の
工程は不要である。また、上述の実施の形態例では、最
終的な回路基板の最外層がメッキ層が２層より構成され
ている場合を例にとった。最外層が２層になることを避
ける必要がある場合には、前記工程（ｆ）において、第
１のメッキ層１４まで含めて研削するようにすればよ
い。
【００２７】
【実施例】前述のようにして得られた多層回路基板の表
裏に位置し、かつ共通するスルーホールに接続する配線
パターン１７間の抵抗を測定した結果、平均で２３ｍΩ
であった。また、図４に示すような多層回路基板の表裏
に位置する配線パターン間を含むテストパターンを使用
したＪＩＳ Ｃ−５０１２の熱衝撃試験（−６５゜Ｃ×
３０分←→１２５゜Ｃ×３０分：図４において（１）と
（１）、（２）と（２）、（３）と（３）間の抵抗測
定）において、サイクル数１００回を過ぎても、上記の
多層回路基板の表裏に位置する配線パターン１７間を含
むテストパターンの導通があり、また、その後の電気的
抵抗の上昇も殆どなかった。
裏に位置し、かつ共通するスルーホールに接続する配線
パターン１７間の抵抗を測定した結果、平均で２３ｍΩ
であった。また、図４に示すような多層回路基板の表裏
に位置する配線パターン間を含むテストパターンを使用
したＪＩＳ Ｃ−５０１２の熱衝撃試験（−６５゜Ｃ×
３０分←→１２５゜Ｃ×３０分：図４において（１）と
（１）、（２）と（２）、（３）と（３）間の抵抗測
定）において、サイクル数１００回を過ぎても、上記の
多層回路基板の表裏に位置する配線パターン１７間を含
むテストパターンの導通があり、また、その後の電気的
抵抗の上昇も殆どなかった。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、絶縁基板の両面に第１の配線パターンを形成す
る第１の工程と、該第１の配線パターンの上に絶縁層を
形成する第２の工程と、該絶縁基板の所定の位置にスル
ーホールをあける第３の工程と、該スルーホールに硬化
性導電部材を充填し、硬化させる第４の工程と、該硬化
性導電部材を平に加工した後、その上にメッキ層を形成
する第５の工程と、該メッキ層をエッチングして所定の
第２の配線パターンを形成する第６の工程とにより構成
されることにより、内層に微細な配線パターンを形成す
ることができる回路基板の製造方法を提供することがで
きる。
よれば、絶縁基板の両面に第１の配線パターンを形成す
る第１の工程と、該第１の配線パターンの上に絶縁層を
形成する第２の工程と、該絶縁基板の所定の位置にスル
ーホールをあける第３の工程と、該スルーホールに硬化
性導電部材を充填し、硬化させる第４の工程と、該硬化
性導電部材を平に加工した後、その上にメッキ層を形成
する第５の工程と、該メッキ層をエッチングして所定の
第２の配線パターンを形成する第６の工程とにより構成
されることにより、内層に微細な配線パターンを形成す
ることができる回路基板の製造方法を提供することがで
きる。
【図１】本発明方法の一実施の形態例を示すフローチャ
ートである。
ートである。
【図２】本発明方法による回路基板の製造工程の一実施
の形態例を示す図である。
の形態例を示す図である。
【図３】本発明方法による回路基板の製造工程の一実施
の形態例を示す図である。
の形態例を示す図である。
【図４】熱衝撃試験用の回路基板の構造を示す説明図で
ある。
ある。
【図５】従来の多層回路基板の製造工程を示す図であ
る。
る。
【図６】従来の多層回路基板の製造工程を示す図であ
る。
る。
【図７】従来の製造工程の問題点の説明図である。
１ 回路基板 １０ 第１の配線パターン １１ 絶縁層 １４ 第１のメッキ層 １５ 銅ペースト １６ 第２のメッキ層 １７ 第２の配線パターン
Claims (1)
- 【請求項１】 絶縁基板の両面に第１の配線パターンを
形成する第１の工程と、 該第１の配線パターンの上に絶縁層を形成する第２の工
程と、 前記絶縁基板の所定の位置にスルーホールをあける第３
の工程と、 該スルーホールに硬化性導電部材を充填し、硬化させる
第４の工程と、 該硬化性導電部材を平に加工した後、その上にメッキ層
を形成する第５の工程と、 該メッキ層をエッチングして所定の第２の配線パターン
を形成する第６の工程とにより構成される回路基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149498A JPH09331152A (ja) | 1996-06-11 | 1996-06-11 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149498A JPH09331152A (ja) | 1996-06-11 | 1996-06-11 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09331152A true JPH09331152A (ja) | 1997-12-22 |
Family
ID=15476475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8149498A Pending JPH09331152A (ja) | 1996-06-11 | 1996-06-11 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09331152A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104870A (en) * | 1998-07-02 | 2000-08-15 | International Business Machines Corporation | Method and system for improving communications in data communications networks that provide network emulation |
| US6131279A (en) * | 1998-01-08 | 2000-10-17 | International Business Machines Corporation | Integrated manufacturing packaging process |
| WO2001031984A1 (en) * | 1999-10-26 | 2001-05-03 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of producing multilayer printed wiring board |
| JP2001127434A (ja) * | 1999-10-26 | 2001-05-11 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2001291956A (ja) * | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
| JP2008263222A (ja) * | 2008-06-23 | 2008-10-30 | Ibiden Co Ltd | 多層プリント配線板 |
-
1996
- 1996-06-11 JP JP8149498A patent/JPH09331152A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6739048B2 (en) | 1998-01-08 | 2004-05-25 | International Business Machines Corporation | Process of fabricating a circuitized structure |
| US6131279A (en) * | 1998-01-08 | 2000-10-17 | International Business Machines Corporation | Integrated manufacturing packaging process |
| US6104870A (en) * | 1998-07-02 | 2000-08-15 | International Business Machines Corporation | Method and system for improving communications in data communications networks that provide network emulation |
| US6930258B1 (en) | 1999-10-26 | 2005-08-16 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of producing multilayer printed wiring board |
| JP2001127434A (ja) * | 1999-10-26 | 2001-05-11 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| WO2001031984A1 (en) * | 1999-10-26 | 2001-05-03 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of producing multilayer printed wiring board |
| US7178234B2 (en) | 1999-10-26 | 2007-02-20 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
| KR100833723B1 (ko) * | 1999-10-26 | 2008-05-29 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 다층프린트배선판의 제조 방법 |
| US7795542B2 (en) | 1999-10-26 | 2010-09-14 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US7999194B2 (en) | 1999-10-26 | 2011-08-16 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8106310B2 (en) | 1999-10-26 | 2012-01-31 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8822839B2 (en) | 1999-10-26 | 2014-09-02 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| JP2001291956A (ja) * | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
| JP2008263222A (ja) * | 2008-06-23 | 2008-10-30 | Ibiden Co Ltd | 多層プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6618940B2 (en) | Fine pitch circuitization with filled plated through holes | |
| KR100833723B1 (ko) | 다층프린트배선판 및 다층프린트배선판의 제조 방법 | |
| JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
| EP0935407A1 (en) | Method for producing multi-layer printed wiring boards having blind vias | |
| KR20060105412A (ko) | 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재 | |
| US5079065A (en) | Printed-circuit substrate and method of making thereof | |
| WO2011002022A1 (ja) | プリント配線板、及び、プリント配線板の製造方法 | |
| JP2000349437A (ja) | 多層配線基板とその製造方法 | |
| JPH09331152A (ja) | 回路基板の製造方法 | |
| JP2006156432A (ja) | 多層プリント配線板の製造方法 | |
| JP3317652B2 (ja) | 多層プリント配線板 | |
| US20030178388A1 (en) | Inverted micro-vias | |
| JP3982233B2 (ja) | 配線板製造用シート材及び多層板 | |
| JP3674662B2 (ja) | 配線基板の製造方法 | |
| JPH11163525A (ja) | 多層配線基板の製造方法 | |
| JP2003273509A (ja) | 配線基板およびその製造方法 | |
| JP4693258B2 (ja) | 多層配線基板の製造方法 | |
| KR20100052259A (ko) | 매립패턴을 갖는 인쇄회로기판 및 그 제조방법 | |
| JPH06232560A (ja) | 多層回路基板及びその製造方法 | |
| JPH09326563A (ja) | 回路基板の製造方法及び回路基板 | |
| JP3261314B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
| JPH09326562A (ja) | 回路基板の製造方法及び回路基板 | |
| JPH08264955A (ja) | 多層回路基板及びその製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20061218 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20140112 |