JPH0935421A - フェーズ・ロックド・ループ回路およびこれを使用したデータ再生装置 - Google Patents

Abstract

(57)【要約】 【課題】ロックインタイムを速くすると共に、動作領域
が制限されることなく位相制御ループの安定性を改善す
る。 【解決手段】入力データに基づいてクロックを生成する
ＰＬＬ回路２０と、入力データが供給され、クロックに
よってラッチされるデータ弁別回路２２と、ラッチ出力
からＰＬＬのロックイン状態を検出するＣＲＣ検出手段
４３を有する。ＰＬＬはＶＣＯ２４と、発振出力と入力
信号との位相を比較する位相比較器２５と、位相比較器
の出力段に設けられたリミッタ回路２６と、リミッタレ
ベルを制御する帰還ループとを有する。ロックインして
いるときはリミッタ回路に与えられる帰還ループによっ
てトラッキングリミッタとして動作させ、ロックアウト
しているときは帰還ループが開放されて固定リミッタ動
作させることによって上記目的を達成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光磁気ディスク
記録再生装置などに適用して好適なフェーズ・ロックド
・ループ回路およびこれを使用したデータ再生装置に関
する。詳しくは光磁気ディスクからのアドレスをリード
したときのＣＲＣフラグを用い、フェーズ・ロックド・
ループが入力信号にロックしているときのみトラッキン
グリミッタ付きの位相帰還ループを動作させ、アンロッ
ク時にはリミッタレベルを固定することによってロック
インタイムを速くすると共に、動作領域が制限されるこ
となく位相制御ループの安定性を改善したものである。

【０００２】

【従来の技術】光磁気ディスクには周知のようにセクタ
ごとにアドレスデータなどがプリフォーマット（プリコ
ード）されている。図５Ａに示す光磁気ディスク１は記
録領域が内周側の記録領域（チャネル１）と外周側の記
録領域（チャネル２）とに分かれ、それぞれの記録領域
に形成される１トラックは複数セクタ例えば４２セクタ
で構成される。

【０００３】１セクタは図５Ｂに示すようにプリコード
されたアドレス領域（アドレス部）ＡＤＤと、記録デー
タの書き込み領域（データ記録部）ＭＯとで構成され
る。アドレス部ＡＤＤは同図Ｂに示すようにセクタマー
カＳＭに続いて同一内容のアドレスデータが３回繰り返
し形成される。３回繰り返すのは読み取りエラーがあっ
たときでもアドレスデータを確実に読み取れるようにす
るためである。このアドレスデータはＶＦＯデータ、ア
ドレスマーカＡＭ、そして識別データＩＤで構成され
る。ＶＦＯ（variable frequency osillator）は基準信
号（基準クロック）を生成するため、クロック生成用Ｐ
ＬＬ発振器の動作引き込み用として使用される単一周波
数の信号である。アドレスデータに続いてポストアンブ
ルデータＰＡが記録されている。

【０００４】これらアドレスデータは何れもプリフォー
マットされたデータで、ピットによってデータが形成さ
れる。アドレス部ＡＤＤに続いてデータ記録部ＭＯがあ
り、このデータ記録部ＭＯの最初にテストエリアが設け
られる。テストエリアにはレーザダイオードに対するパ
ワーレベルコントロール用としてＡＬＰＣデータが、そ
れに続いてＶＦＯデータＶＦＯ４（ＶＦＯ１〜ＶＦＯ３
と同じデータ）が記録される。

【０００５】データ記録部ＭＯにはその磁化方向を制御
することでデータが記録される。データ記録部ＭＯの最
後にはバッファエリア（無記録部）が設けられ、アドレ
ス部ＡＤＤとの境界を明確にしている。図示するセクタ
数や１セクタの構成バイト数などは一例に過ぎない。

【０００６】このような光磁気ディスク１にデータを記
録し、また記録されたデータやアドレスデータを再生す
るためのデータ再生装置１０の従来例を図６に示す。記
録再生光としてはレーザ光を示す。

【０００７】図６において、光ピックアップ手段１１に
は光源であるレーザダイオード（図示はしない）の他に
一対の光検出器としてのホトダイオードＰＤａ，ＰＤｂ
が設けられ、光磁気ディスク１よりの反射光が同時に受
光される。受光によって得られた一対の入力信号（電
流）は加算器１２ａに供給されて和信号が形成される。
この和信号は光強弱信号であって、アドレス部ＡＤＤに
プリフォーマットされたアドレスデータの再生信号ＳＲ
となる。また、一対の入力信号が減算器１２ｂに供給さ
れて差信号が形成される。差信号は、光信号がカー効果
によって偏位された回転位相信号であって、これはデー
タ記録部ＭＯに記録されたデータに関連した再生信号Ｓ
Ｍとなる。

【０００８】再生信号ＳＲはプリアンプ１３ａを経てス
イッチングパルス生成回路１４に供給されて、再生信号
ＳＲのエンベロープ出力に対応したスイッチングパルス
が生成される。このスイッチングパルスでスイッチング
回路１５に供給された一対の再生信号ＳＲ，ＳＭのスイ
ッチング処理が行なわれて、再生信号列となるように両
者の合成（加算処理）が行なわれる。

【０００９】加算再生信号ＳＯはイコライザ回路１６に
おいて余弦下降特性に波形等化（イコライズ）される。
余弦下降特性を付与するのは、伝送帯域内における再生
信号の符号間干渉を少なくして再生信号のアイパターン
の開口率を大きくするためである。アイパターンの開口
率が大きくなると再生信号の波形整形エラーが少なくな
って再生信号を正しく復調（復号）できる。

【００１０】波形等化された再生信号ＲＦのうちの高域
信号が波形整形器１８に供給されて、データに応じたパ
ルス信号に変換される。波形整形された再生信号はラッ
チ回路で構成された弁別回路２２に供給されると共に、
弁別用の同期信号（クロック信号）を生成するためにＰ
ＬＬ回路２０に供給される。ＰＬＬ回路２０で上述した
パルス信号の基本周期に同期させた同期信号ＣＫが生成
され、この同期信号がウインドーパルスとなって再生信
号（パルス信号）ＲＦの弁別が行なわれる。

【００１１】弁別回路２２でデータの有無に応じた検出
符号列が形成され、これが後段の復号器（図示はしな
い）に供給されてデータビット列、つまり記録時のデー
タビット列に復号される。

【００１２】波形等化後の加算再生信号ＲＦはさらに逓
倍器１９で基準クロックの２倍の信号が形成され、その
後ＰＬＬ回路２０に供給されて同期信号ＣＫが生成され
る。ＰＬＬ回路２０は周知のように可変発振器、この例
では電圧制御型の可変発振器（ＶＣＯ）２４を有し、こ
の発振出力と逓倍された加算再生信号ＲＦが位相比較器
２５に供給され、その位相比較出力がリミッタ回路２６
およびバッファアンプ（ローパスフィルタ機能を有す
る）２７を経て可変発振器２４にその周波数制御電圧と
して与えられる。

【００１３】リミッタ回路２６を設けたのは、電源オン
時や外乱の混入時に発生する位相比較器２５の過大出力
によって、発振周波数がロックインレンジ（プルインレ
ンジ若しくはキャプチャーレンジ）をオーバーするよう
な周波数制御がなされないようにするためである。この
リミッタ回路２６によってＰＬＬ回路２０の動作が安定
する。リミッタ回路２６は図７に示すように、上下のリ
ミッタレベルＬＩＭ（＋），ＬＩＭ（−）を有し、この
リミッタレベルを越える周波数制御電圧が位相比較器２
５から出力されたときには、その制御電圧をこのリミッ
タレベルに抑え込むように動作する。

【００１４】

【発明が解決しようとする課題】上述したように動作の
安定性を確保するためにＰＬＬ帰還ループ内にはエラー
リミッタとして動作するリミッタ回路２６が設けられて
いるが、このリミッタ回路２６によってＰＬＬ回路２０
の動作領域が返って制限されることがある。これは可変
発振器２４や位相比較器２５は何れも温度特性を有する
ため、この温度特性によって周波数制御電圧の中心値が
上下に変動する。可変発振器２４はリミッタレベル以上
の制御電圧には追随しないので、温度特性によるレベル
変動を伴った周波数制御電圧が入力すると、ロックアウ
トを引き起こさない電圧レベルであってもリミッタレベ
ルによって決まる発振周波数で固定されてしまう。結果
としてＰＬＬ回路２０の動作領域が制限されてしまう。

【００１５】そこで、この発明はこのような従来の課題
を解決したものであって、動作領域を制限されることな
く位相制御ループの安定性を改善したＰＬＬ回路を提案
するものである。

【００１６】

【課題を解決するための手段】上述の課題を解決するた
め、請求項１に記載したこの発明に係るフェーズ・ロッ
クド・ループ回路では、可変発振器と、その発振出力と
入力信号との位相を比較する位相比較器とを有し、上記
位相比較器の位相比較出力がローパスフィルタを有する
アンプを介して上記可変発振器にエラー検出電圧として
供給されるようになされたフェーズ・ロックド・ループ
回路において、上記位相比較器の出力段に設けられたリ
ミッタ回路と、上記アンプの出力を上記リミッタ回路に
リミッタレベル制御用として与えるための帰還ループ
と、この帰還ループに接続されたトラッキング用コンデ
ンサとを有し、上記フェーズ・ロックド・ループがロッ
クインしているときは上記リミッタ回路に与えられる上
記帰還ループによってトラッキングリミッタ回路として
動作し、上記フェーズ・ロックド・ループがロックアウ
トしているときは上記リミッタ回路に与えられる上記帰
還ループが開放されて固定リミッタ回路として動作する
ようになされたことを特徴とする。

【００１７】請求項３に記載したこの発明に係るデータ
再生装置では、入力データに基づいてクロックを生成す
るフェーズ・ロックド・ループ回路と、上記入力データ
が供給され、上記クロックによってラッチされるデータ
弁別用のラッチ回路と、ラッチ出力から上記フェーズ・
ロックド・ループ回路のロックイン状態を検出するロッ
ク検出手段とを有し、上記フェーズ・ロックド・ループ
回路は、可変発振器と、その発振出力と入力信号との位
相を比較する位相比較器と、その位相比較出力が上記可
変発振器に対するエラー検出電圧として供給されるよう
になされたローパスフィルタを有するアンプと、上記位
相比較器の出力段に設けられたリミッタ回路と、上記ア
ンプの出力を上記リミッタ回路にリミッタレベル制御用
として与えるための帰還ループと、この帰還ループに接
続されたトラッキング用コンデンサとを有し、上記フェ
ーズ・ロックド・ループがロックインしているときは上
記リミッタ回路に与えられる上記帰還ループによってト
ラッキングリミッタ回路として動作し、上記フェーズ・
ロックド・ループがロックアウトしているときは上記リ
ミッタ回路に与えられる上記帰還ループが開放されて固
定リミッタ回路として動作するようになされたことを特
徴とする。

【００１８】フェーズ・ロックド・ループがロックイン
しているときはリミッタ回路に与えられる帰還ループに
よってこのリミッタ回路がトラッキングリミッタ回路と
して動作する。その結果、温度変動などによって周波数
制御電圧のカーブが制御データの中心値から上下方向に
変動したとしても、これに追従してリミッタレベルが上
下動する。したがってＰＬＬ回路の動作領域が温度特性
によって狭くなることはない。

【００１９】フェーズ・ロックド・ループがロックアウ
トしているときはリミッタ回路に与えられる上記帰還ル
ープが開放される。その結果、リミッタ回路は固定リミ
ッタ回路として動作するので、ロックインが素早く行な
われるので安定したＰＬＬ動作を実現できる。

【００２０】ロック検出手段は、ＣＲＣＣ（Cyclic Red
undancy Check Code）のような誤り訂正符号を検出する
手段であって、ＣＲＣフラグの有無によってロックイン
状態が検出される。ＰＬＬ回路がロックインしていると
きはＣＲＣフラグが立ち、ロックアウトしているときは
ＣＲＣフラグが立たない。ロックインしているときは帰
還ループが働き、トラッキングリミッタ動作となる。ロ
ックアウトしているときは帰還ループが開放され、帰還
ループに接続されたコンデンサがリセットされるので固
定リミッタ動作となる。

【００２１】

【発明の実施の形態】続いて、この発明に係るフェーズ
・ロックド・ループ回路およびこれを使用したデータ再
生装置の実施の一形態を上述した光磁気ディスクの記録
再生装置に適用した場合につき、図面を参照して詳細に
説明する。

【００２２】この発明においても、図６に示すデータ再
生装置１０の基本構成が踏襲され、アドレス部ＡＤＤか
らの再生信号ＳＲとデータ記録部ＭＯからの再生信号Ｓ
Ｍの合成信号ＳＯを得（図２Ａ〜Ｄ）、この合成信号Ｓ
Ｏからデータ再生に適したデータ形態となされた再生信
号ＲＦとなされることは従来と同じである。そして、こ
の再生信号ＲＦをＰＬＬ回路２０に供給して同期信号Ｃ
Ｋを得、これを利用して弁別回路２２でデータ弁別処理
を施すことも従来と同じである。

【００２３】この発明では波形整形器１８と弁別回路２
２との間にスイッチング回路３０が設けられ、再生信号
ＲＦの不連続となる区間に連続波信号ＥＥが挿入され
る。連続波信号ＥＥの周波数は、例えばＶＦＯの周波数
と同一にすることができる。不連続となる区間は図２Ｄ
に示すようにバッファエリアＢＡとＡＬＰＣの区間であ
る。端子３１に与えられた連続波信号ＥＥが再生信号Ｒ
Ｆと共にスイッチング回路３０に供給される。連続波信
号ＥＥを挿入するのは後述するＰＬＬ回路２０の動作を
安定させるためである。

【００２４】また、波形等化器１６より出力された合成
信号ＳＯが信号検出回路３２に供給されて合成信号ＳＯ
の不連続区間が検出される。この不連続区間の検出信号
がスイッチングパルスとしてスイッチング回路３０に供
給され、図２Ｆに示す連続波信号ＥＥが再生信号ＲＦ中
に挿入される（図２Ｇ）。

【００２５】この例では、連続波信号ＥＥはマニュアル
モードでも記録モードのときでも共に挿入できるように
構成されている。そのためオアゲート回路３３が設けら
れ、不連続区間の検出信号と共に端子３４からのマニュ
アル信号などが供給される。このオア出力がスイッチン
グパルスとして利用される。

【００２６】同期信号ＣＫを得るＰＬＬ回路２０は図１
に示すように構成される。ＰＬＬ回路２０の基本構成も
従来と同様であり、電圧制御型の可変発振器（ＶＣＯ）
２４を有し、その発振出力と再生信号ＲＦの位相が位相
比較器２５で比較され、位相比較出力がリミッタ回路２
６およびローパスフィルタ機能を有するバッファアンプ
２７を介して可変発振器２４に周波数制御電圧として供
給される。位相比較器２５に再生信号が入力していない
ときは可変発振器２４は動作中心の周波数（自走周波
数）に戻る。

【００２７】この発明ではＰＬＬ回路２０がロックイン
しているときはリミッタ回路２６はトラッキングリミッ
タ動作となり、ロックアウト状態のときは固定リミッタ
動作となるように制御される。そのため、ＰＬＬ回路２
０には以下のような構成が付加される。

【００２８】リミッタ回路２６は上下のリミッタレベル
を決定する一対のダイオード３７，３８と抵抗器３６と
を有する。バッファアンプ２７の出力段と一対のダイオ
ード３７，３８との間には帰還ループが形成され、帰還
ループ内にはスイッチ３９を介してバッファアンプ４０
が設けられ、その入力段には充放電用のコンデンサ４１
が接続される。

【００２９】一方、ラッチ回路で構成された弁別回路２
２の出力段にはＣＲＣＣなどの誤り訂正符号に対する検
出手段４３が設けられる。この検出手段４３はＰＬＬ回
路２０のロックイン状態を検出するために設けられたも
ので、この例ではＣＲＣフラグの検出手段となる。

【００３０】ＰＬＬ回路２０がロックインしているとき
は、ＰＬＬ回路２０からの同期信号ＣＫで再生信号ＲＦ
のデータ列を正しくラッチできるので、このときはＣＲ
ＣＣコードをデコードすることによってアドレス部ＡＤ
ＤでのＣＲＣフラグが得られる（図３Ａ，Ｂ）。これに
対してロックアウト状態のときは同期信号ＣＫによって
はＣＲＣＣコードを正しくデコードできないから、この
場合にはＣＲＣフラグが立たない。したがってアドレス
部ＡＤＤでのＣＲＣフラグを監視することでＰＬＬ回路
２０のロックイン状態を判別できる。

【００３１】ＣＲＣフラグはスイッチングパルス発生回
路４４に供給される。この発生回路４４には図示はしな
いがモノマルチバイブレータなどの波形整形器が備えら
れており、ＣＲＣフラグがモノマルチバイブレータに供
給される。モノマルチバイブレータのパルス幅はＣＲＣ
フラグの間隔よりも広めに設定されているので、ＣＲＣ
フラグをトリガーパルスとすることによって図３Ｃに示
す第１のパルスＰａが生成される。第１のパルスＰａか
ら第２のパルスＰｂが生成される（図３Ｄ）。

【００３２】第２のパルスＰｂが得られている間は常に
ハイレベルのスイッチングパルスＳＰ（図３Ｅ）が得ら
れるように構成することもできれば、図３Ｆに示すよう
にアドレス部ＡＤＤのＶＦＯ区間だけハイレベルとなる
スイッチングパルスＳＰが得られるように構成すること
もできる。スイッチングパルスＳＰでスイッチ３９が制
御される。

【００３３】ＣＲＣフラグはさらにリセットパルス発生
回路４５にも供給され、ＣＲＣフラグが所定期間にわた
って立たないときリセットパルスＲＰ（図３Ｆ）が発生
する。所定期間としてこの例では図３Ｂ，Ｇに示すよう
に３フラグ期間を採ってある。このリセットパルスＲＰ
によってコンデンサ４１に並列接続されたリセットスイ
ッチ４６が制御される。リセットパルスＲＰによってリ
セットスイッチ４６が閉じ、コンデンサ４１がリセット
（放電）される。

【００３４】さて、ＰＬＬ回路２０に対する制御系をこ
のように構成した場合、ＰＬＬ回路２０がロックインし
ている定常状態ではＣＲＣフラグが得られ、これによっ
て図３Ｅ若しくはＦに示すスイッチングパルスＳＰが得
られる。図３ＥのスイッチングパルスＳＰではスイッチ
３９は常時閉じており、図３ＦのスイッチングパルスＳ
Ｐであるときは再生信号ＲＦの中でＶＦＯが入力する区
間だけスイッチ３９が閉じる。そしてスイッチ４６は開
状態に制御される。

【００３５】これによってリミッタ回路２６に対する帰
還ループが閉成され、リミッタレベルはバッファアンプ
４０によって帰還されるレベルに応じて変化するから、
リミッタ回路２６は帰還レベルに追従したトラッキング
リミッタ動作となる。帰還レベルはコンデンサ４１に蓄
えられる。

【００３６】したがって図４に示すようにある温度（例
えば常温）での周波数制御電圧が曲線Ｌｃであったとき
には、上側のリミッタレベルＬＩＭ（＋）は曲線Ｌｃを
上側に平行移動した曲線Ｌｕのようになる。同様に、下
側のリミッタレベルＬＩＭ（−）は曲線Ｌｃを下側に平
行移動した曲線Ｌｄのようになる。その結果、例えば可
変発振器２４などの温度変動によって周波数制御電圧曲
線Ｌｃが上下に変動しても、これに追従して上下のリミ
ッタ曲線Ｌｕ，Ｌｄも平行移動するから、ＰＬＬ回路２
０の動作領域が温度変動によって制限を受けるようなこ
とがない。

【００３７】さらに、図３Ｅに示すスイッチングパルス
ＳＰを利用する場合には位相比較器２５に入力する信号
の不連続区間がなくなり、図２に示した連続波信号ＥＥ
をＰＬＬ安定動作のために利用できるので、ＶＦＯ信号
が間欠信号であったとしてもＰＬＬ回路２０を安定に動
作させることができる。連続波信号ＥＥを挿入すると、
信号挿入区間の前後での再生信号の波形の乱れが発生し
たり、ノイズやエラー成分が混入しなくなるので、ＰＬ
Ｌ動作の安定化に寄与する。

【００３８】また、光磁気ディスク１の回転にジッタが
あるとこのジッタに追従して同期信号ＣＫが得られるの
で、ジッタに追従した弁別出力が得られる。

【００３９】次にＰＬＬ回路２０がロックアウト状態と
なると、このロックアウトが生じるとほぼ同時にＣＲＣ
フラグが立たなくなるので、スイッチ３９の開放によっ
て帰還ループが切れる他、リセットパルスＲＰによって
スイッチ４６が閉じるのでコンデンサ４１は即座に放電
され、バッファアンプ４０の出力電位は接地電位などの
基準電位となる。

【００４０】これによってリミッタ回路２６は固定のリ
ミッタレベル（図４破線図示）となり、可変発振器２４
の発振周波数がロックアウト直前の値より大幅にずれな
くなる。その結果、ロックインし易くなってロックイン
タイムが速くなるから動作の安定性を担保できる。

【００４１】上述ではこの発明の一実施形態として光磁
気ディスクの記録再生装置に設けられたＰＬＬ回路およ
びそのデータ再生装置に適用したが、この他にも種々の
クロックを抽出するためのＰＬＬ回路やそれを使用した
データ再生装置に適用できることは明かである。

【００４２】

【発明の効果】以上のように、この発明ではフェーズ・
ロックド・ループがロックインしているときはリミッタ
回路に与えられる帰還ループによってトラッキングリミ
ッタ回路として動作させ、フェーズ・ロックド・ループ
がロックアウトしているときはリミッタ回路に与えられ
る帰還ループが開放されて固定リミッタ回路として動作
させるようにしたものである。

【００４３】これによれば、可変発振器などの温度特性
によって可変発振器の周波数などが変動したとしてもタ
イミングリミッタとして動作させているので、その動作
引き込み範囲が狭くなったりすることがなく、動作領域
を従来よりも広げることができる。またロックアウトし
たときでもリミッタ回路を固定のリミッタレベルとなる
ように制御しているので、ロックアウトしてもすぐにロ
ックインできるようになる。その結果、ロックインタイ
ムが速くなる。

【００４４】再生信号が間欠信号である場合でも、連続
波信号を挿入して不連続区間が発生しないようにしたた
め、不連続区間の前後で発生する波形歪やノイズの混入
によってフェーズ・ロックド・ループ動作が乱れるのを
解消できる。これによってさらに動作の安定性を担保で
きるなどの特徴を有する。したがってこの発明は間欠信
号を取り扱う光磁気ディスクなどのデータ記録再生装置
に適用して極めて好適である。

【図面の簡単な説明】

【図１】この発明に係るフェーズ・ロックド・ループ回
路を適用したデータ再生装置を光磁気ディスク記録再生
装置に適用したときの一実施形態を示す図である。

【図２】連続波信号挿入関係の動作説明図である。

【図３】ＣＲＣフラグ検出関係の動作説明図である。

【図４】トラッキングリミッタ動作の説明図である。

【図５】光磁気ディスクの記録フォーマットの一例を示
す図である。

【図６】従来のフェーズ・ロックド・ループ回路を使用
したデータ再生装置の系統図である。

【図７】固定リミッタ動作の説明図である。

【符号の説明】

１０ データ再生装置 １１ 光ピックアップ手段 １６ 波形等化器 １８ 波形整形器 ２０ ＰＬＬ回路 ２２ 弁別回路 ２４ 可変発振器 ２５ 位相比較器 ２６ リミッタ回路 ３７，３８ リミッタ用ダイオード ４０ バッファアンプ ３９，４６ スイッチ ４３ ＣＲＣ検出手段 ４４ スイッチングパルス発生回路 ４５ リセットパルス発生回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 可変発振器と、その発振出力と入力信号
   との位相を比較する位相比較器とを有し、 上記位相比較器の位相比較出力がローパスフィルタを有
   するアンプを介して上記可変発振器にエラー検出電圧と
   して供給されるようになされたフェーズ・ロックド・ル
   ープ回路において、 上記位相比較器の出力段に設けられたリミッタ回路と、 上記アンプの出力を上記リミッタ回路のリミッタレベル
   制御用として与えるための帰還ループと、 この帰還ループに接続されたトラッキング用コンデンサ
   とを有し、 上記フェーズ・ロックド・ループがロックインしている
   ときは上記リミッタ回路に与えられる上記帰還ループに
   よってトラッキングリミッタ回路として動作し、 上記フェーズ・ロックド・ループがロックアウトしてい
   るときは上記リミッタ回路に与えられる上記帰還ループ
   が開放されて固定リミッタ回路として動作するようにな
   されたことを特徴とするフェーズ・ロックド・ループ回
   路。
2. 【請求項２】 上記ロックアウト時は上記コンデンサの
   電荷がリセットされるようになされたことを特徴とする
   請求項１記載のフェーズ・ロックド・ループ回路。
3. 【請求項３】 入力データに基づいてクロックを生成す
   るフェーズ・ロックド・ループ回路と、 上記入力データが供給され、上記クロックによってラッ
   チされるデータ弁別用のラッチ回路と、 ラッチ出力から上記フェーズ・ロックド・ループ回路の
   ロックイン状態を検出するロック検出手段とを有し、 上記フェーズ・ロックド・ループ回路は、 可変発振器と、その発振出力と入力信号との位相を比較
   する位相比較器と、 その位相比較出力が上記可変発振器に対するエラー検出
   電圧として供給されるようになされたローパスフィルタ
   を有するアンプと、 上記位相比較器の出力段に設けられたリミッタ回路と、 上記アンプの出力を上記リミッタ回路にリミッタレベル
   制御用として与えるための帰還ループと、 この帰還ループに接続されたトラッキング用コンデンサ
   とを有し、 上記フェーズ・ロックド・ループがロックインしている
   ときは上記リミッタ回路に与えられる上記帰還ループに
   よってトラッキングリミッタ回路として動作し、 上記フェーズ・ロックド・ループがロックアウトしてい
   るときは上記リミッタ回路に与えられる上記帰還ループ
   が開放されて固定リミッタ回路として動作するようにな
   されたことを特徴とするデータ再生装置。
4. 【請求項４】 ロック検出手段は、誤り訂正符号を検出
   する手段であって、ＣＲＣフラグの有無によってロック
   イン状態が検出されるようになされたことを特徴とする
   請求項３記載のデータ再生装置。