JPH0936122A - 半導体デバイス及びその製造方法、並びに該半導体デバイスを用いてなるプローブカード - Google Patents

半導体デバイス及びその製造方法、並びに該半導体デバイスを用いてなるプローブカード

Info

Publication number
JPH0936122A
JPH0936122A JP7186022A JP18602295A JPH0936122A JP H0936122 A JPH0936122 A JP H0936122A JP 7186022 A JP7186022 A JP 7186022A JP 18602295 A JP18602295 A JP 18602295A JP H0936122 A JPH0936122 A JP H0936122A
Authority
JP
Japan
Prior art keywords
semiconductor device
ball bump
ball
probe card
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7186022A
Other languages
English (en)
Other versions
JP2830903B2 (ja
Inventor
Yuzo Shimada
勇三 嶋田
Naoharu Senba
直治 仙波
Nobuaki Takahashi
信明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7186022A priority Critical patent/JP2830903B2/ja
Priority to EP96111628A priority patent/EP0755071A3/en
Priority to EP01108857A priority patent/EP1111668A3/en
Priority to KR1019960029162A priority patent/KR100249537B1/ko
Priority to US08/684,617 priority patent/US5793117A/en
Publication of JPH0936122A publication Critical patent/JPH0936122A/ja
Application granted granted Critical
Publication of JP2830903B2 publication Critical patent/JP2830903B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ボールバンプ位置精度の極めて良い、ボール
バンプの密着強度の良好で、しかも低コスト、高信頼性
のボールバンプ形成された半導体デバイスの構造および
製造方法を提供することである。 【解決手段】 接続用ボールバンプが形成された半導体
デバイスであって、エッチングによりボールバンプ５の
位置に対応した部分にくぼみをもったピット部１６を形
成する。このピット部１６上に、金属酸化膜１２、アル
ミニウムの導体配線４、及び薄膜導体層１４を形成し、
その上層にボールバンプ５が形成されている。回路形成
面の保護のため、表面に酸化膜や高分子樹脂等の保護膜
１８を形成している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩチップから
なる半導体デバイスの構造および製造方法、並びに該半
導体デバイスを用いてなるプローブカードに関するもの
であり、特にＬＳＩチップにくぼみ状のピットを設けた
接続部の構造に関するものである。
【０００２】
【従来の技術】従来のＬＳＩチップからなる半導体デバ
イスは、回路を形成している面がほぼフラットな形状で
あり、この表面にアルミニウムなどの導体パッドが形成
されており、さらにこのパッドの上にボールバンプとな
るろう材を取り付けるために中間導体層としてＣｒ−Ｃ
ｕ−Ａｕなどの薄膜層が蒸着やスパッタ法により形成さ
れ、その上に例えばＰｂ−Ｓｎ系のはんだボールバンプ
が取り付けられた構造をとっている。
【０００３】半導体デバイスの回路形成面を保護するた
めにパッシベーション膜として金属酸化膜やポリイミド
などの有機膜が利用されている。
【０００４】ところで、半導体製品、例えばＩＣチップ
等の製造の際、前工程の最終段階においてウェハー状態
でのＩＣチップの検査を行う場合、特開平３−１２６２
４０号公報に提案されているようなプローブカードが使
用されている。以下、このプローブカードについて図１
０を参照して説明する。半導体デバイスの前工程の最終
段階に於いて、ウェハー状態での電気的検査を実施する
場合、図１０に示すようにＰ型、またはＮ型のシリコン
等のシリコン基板２１に、エッチングによりウェハーチ
ップのパッドに対応するボールバンプ群２２及びテスタ
ー端子に対応するボールバンプ群２２′をそれぞれ別個
に突設形成する。それぞれのボールバンプ群に原子価＋
３、または原子価＋５の抵抗値低下用の不純物２３を注
入して、さらに上記ウェハーチップに対応するボールバ
ンプ群２２とテスター端子に対応するボールバンプ群２
２′との間に適切な電送路２４を配して、それ以外のシ
リコン基板２１の表面を酸化皮膜等によって抵抗値を大
としている。又、このプローブカードの電送路２４に高
周波対策用の補償回路２５を、シリコン基板２１上に配
線したプローブカードもある。
【０００５】上述した構造のプローブカードを使用し
て、ＩＣチップが載置されるＸＹテーブルの適切な位置
決め（Ｘ・Ｙ・Ｏ角度）がなされる事によって、ＩＣチ
ップのパッドと、上記ボールバンプ群２２との適切な押
圧接触によって、導通状態として、電送路２４を通し
て、ボールバンプ群２２′よりテスター側の接続端子へ
導通されて、ＩＣチップの電気的特性検査を行ってい
る。
【０００６】
【発明が解決しようとする課題】上記した従来の半導体
デバイスの接続構造では、以下のような欠点を有する。
半導体デバイスのフラットな表面に形成するボールバン
プでは、導体パッドの形成やその上の薄膜導体の形成に
おける位置精度が極めて重要であり、この導体パターン
の精度が悪いとボールバンプの固定位置が本来の設計位
置からずれることになり、その結果ボールバンプの接続
において、高精度を保証することが困難になり高信頼性
を確保することができなくなる。仮に、位置精度を高め
ることができるとしても、ボールバンプを取り付けるた
めの治工具や装置が必ず必要であり、コスト的にも処理
能力的にも不利である。
【０００７】また、ボールバンプとデバイスとの接続に
おいては、導体を介して平面的に接続した構造になって
いるため密着力に問題があり、パッケージやモジュール
基板に接続した場合、熱膨脹率の違いによるストレスが
かかると不良が発生するという問題があった。
【０００８】又、上記した従来のプローブカードでは、
ウェハーチップのパッドに接触して電気的に導通を取る
ために、シリコン基板にエッチング法によって形成した
シリコンの突起を用いている。しかしながら、エッチン
グ法では突起の高さを数μｍレベルに制御するのは非常
に難しい。そのため、狭ピッチ、タピン化には対応でき
ない。
【０００９】又、シリコンの突起がシリコン基板と一体
となっているために、１ピンでも不良となった場合に
は、ＩＣチップ１個に対応する部分のプローブカードが
不良となり、コスト高となってしまう。リペアーも不可
能であるためにプローブカード全体を廃棄することにな
る。同時にウェハーの検査状態が歯抜けとなり、再検査
が必要となる。
【００１０】又、ボールバンプ群２２及び２２′の抵抗
値を低下させるために、不純物を注入しているが多ピン
化になると狭ピッチとなるため、ピン〜ピン間でＰＮＰ
型或いはＮＰＮ型の寄生トランジスタが形成されて、一
定のリーク電流が流れてしまう。そのため正確な電気的
特性検査ができない。
【００１１】又、従来のプローブカードは、ウェハーチ
ップのパッドに接触して電気的に導通を取るためと、テ
スターに接続するためとの２つの機能しか有していな
い。従って、プローブカードとテスターの双方が必要で
ある。このテスターは、非常に高価であるため莫大な設
備投資が必要となる。
【００１２】又、一般的には、検査不良のチップに対し
て不良を明確にするために、不良マークを付けているが
従来技術ではその機能を有していない。
【００１３】本発明の課題は、上記問題点を解消し、ボ
ールバンプ位置精度の極めて良い、ボールバンプの密着
強度の良好で、しかも低コスト、高信頼性のボールバン
プ形成された半導体デバイスの構造および製造方法を提
供することである。
【００１４】又、本発明の他の課題は、半導体デバイス
の電気的検査を行うにあたり、テスターを不要とし、高
周波、高速化対応の電気的検査を可能とし、小型化の容
易なプローブカードを提供することである。
【００１５】
【課題を解決するための手段】本発明によれば、接続用
のボールバンプが形成されている半導体デバイスにおい
て、Ｐ型、Ｎ型Ｓｉ、又はＧａＡｓの半導体基板上にエ
ッチングによって前記ボールバンプ位置に対応した部分
にくぼみをもったピット部を形成し、該ピット部の内壁
に導体配線層を形成し、該導体配線層が形成された前記
ピット部にボールバンプを形成してなることを特徴とす
る半導体デバイスが得られる。
【００１６】さらに、本発明によれば、前記ピット部内
の導体配線層上には、Ｔｉ−Ｃｕ、Ｎｉ−Ａｕ、あるい
はＣｒ−Ｃｕ−Ａｕの薄膜導体層が形成されることを特
徴とする半導体デバイスが得られる。
【００１７】さらに、本発明によれば、前記ピットを形
成する素子面がシリコンの（１００）面であることを特
徴とする半導体デバイスが得られる。
【００１８】さらに、本発明によれば、前記薄膜導体層
の上層に、かつ前記ボールバンプの形成領域を除いた領
域に高分子樹脂の保護膜を形成したことを特徴とする半
導体デバイスが得られる。
【００１９】さらに、本発明によれば、前記薄膜導体層
の下層に金属酸化膜を形成したことを特徴とする半導体
デバイスが得られる。
【００２０】さらに、本発明によれば、前記ボールバン
プが、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ系、Ａ
ｎ−Ｓｎ系、Ａｕ、あるいはＩｎを主成分とするろう材
を用いることを特徴とする半導体デバイスが得られる。
【００２１】さらに、本発明によれば、前記ボールバン
プが、プラスチックにメタルメッキしたプラスチックの
ボールバンプであることを特徴とする請求項１乃至６記
載の半導体デバイスが得られる。
【００２２】さらに、本発明によれば、前記ボールバン
プが、導電性樹脂のボールバンプであることを特徴とす
る半導体デバイスが得られる。
【００２３】又、本発明によれば、半導体ウェハにレジ
ストを塗布し、露光現像工程を経てピットを形成する部
分のレジストを取り除き、エッチングにより半導体基板
上にくぼみ状のピット部を形成する工程と、回路形成部
及びデバイス表面を金属酸化物層で覆い電気的に接続す
るためのコンタクトホールを形成する工程と、前記金属
酸化物層上にアルミニウムの導体配線を形成する工程
と、前記ピット部形成領域以外の領域に保護膜を形成す
る工程と、前記ピット部へＴｉ−Ｃｕ、Ｎｉ−Ａｕ、又
はＣｒ−Ｃｕ−Ａｕからなる薄膜導体層を薄膜形成する
工程と、メタライズされた前記ピット部に、ろう材に熱
処理を行って得られるボールバンプを形成する工程から
なることを特徴とする半導体デバイスの製造方法が得ら
れる。
【００２４】さらに、本発明によれば、前記ボールバン
プの形成において、メタルメッキしたプラスチックボー
ルまたは導電性樹脂ボールを前記ろう材で熱処理により
ピット部に形成することを特徴とする半導体デバイスの
製造方法が得られる。
【００２５】又、本発明によれば、前記半導体デバイス
において、前記半導体基板に、あらかじめ半導体拡散プ
ロセスによって半導体デバイスの電気的特性検査を目的
としたテスター用デバイスを形成してなるプローブカー
ドが得られる。
【００２６】さらに、本発明によれば、前記テスター用
デバイスの中に発光デバイスが形成されていることを特
徴とするプローブカードが得られる。
【００２７】さらに、本発明によれば、前記半導体基板
の上下両面に回路パターンが形成され、下面には前記ピ
ット部と前記ボールバンプが形成され、上面には半導体
チップがボールバンプ、ワイヤーボンディング、ＴＡ
Ｂ、あるいはビームリードのいずれかの方法によって搭
載されていることを特徴とするプローブカードが得られ
る。
【００２８】さらに、本発明によれば、前記半導体チッ
プの一部が、テスター用デバイスのテスター規格変更の
ために搭載されていることを特徴とするプローブカード
が得られる。
【００２９】さらに、本発明によれば、前記半導体基板
の一部に開口部を設けて、この開口部に位置する発光デ
バイスが搭載されていて、該発光デバイスからの光線が
前記開口部を通過して被測定半導体デバイス面に到達す
るようにしたことを特徴とするプローブカードが得られ
る。
【００３０】さらに、本発明によれば、前記半導体基板
の一部に開口部が設けられ、半導体基板の上部から光線
の通過あるいは探針の挿入のいずれかの方法がとれるよ
うにしたことを特徴とするプローブカードが得られる。
【００３１】さらに、本発明によれば、前記ボールバン
プが、プラスチックボールにメタルメッキしたプラスチ
ックボールバンプ、導電性樹脂ボールバンプ、メタルバ
ンプ、あるいは弾性のボールバンプのいずれかであるこ
とを特徴とするプローブカードが得られる。
【００３２】
【作用】本発明によれば、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ
系、Ｓｎ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｕ、Ｉｎを主成分
としたろう材からなる接続用ボールバンプが形成された
半導体デバイスであって、半導体デバイスを構成する素
子に、エッチングによりボールバンプ位置に対応した部
分にくぼみをもったピットを形成し、このピット上にア
ルミニウム導体パッドを形成し、パッド上にＴｉ−Ｃｕ
またはＮｉ−ＡｕまたはＣｒ−Ｃｕ−Ａｕからなる薄膜
導体層を形成し、さらにボールバンプが形成されている
ことを特徴としているので、ピットが形成されることに
より、正確にピット部に対応した位置にボールバンプが
形成でき、さらにピットのへこみにより密着強度が大き
く改善できる。
【００３３】ここで半導体デバイスの回路形成面の保護
のため、表面に酸化膜や高分子樹脂等を形成することも
ある。また、シリコンデバイスの場合、ピット位置とピ
ット形状から（１００）面をエッチング面とする方がさ
らによい結果が得られる。
【００３４】（１００）面の場合、ピット形状が四角錐
の形状になりボールバンプを形成すると、ボールバンプ
の中心位置がピットの四角錐の頂点の位置と同じになる
ため、ボールバンプ位置が極めて良好な精度で形成され
る。
【００３５】又、本発明のプローブカードによれば、半
導体基板にピットを形成し、これにリペアー可能なボー
ルバンプを形成してプローブカードのコンタクト部とし
たこと、電送路を半導体基板の上、下両面に形成したこ
と、半導体チップを搭載したこと、半導体基板に開口部
を設けたこと、発光デバイスを内蔵したこと、テスター
用デバイスを内蔵したことにより、本発明のプローブカ
ードそのものがテスターとなる。その結果、大面積が不
要となり、莫大な投資も不要となる効果がある。
【００３６】又、テスター規格の変更にも柔軟に対応で
き、不良の明確化もできる。さらにプローブカード自体
の大幅な小型化が可能となるとともに、高密度高精度な
多ピン化ができる。
【００３７】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照して詳細に説明する。図１は本発明
の半導体デバイスの構造を示した図であり、図２はその
製造工程を示したものである。１はＬＳＩチップからな
る半導体基板であり、その形状は４．５ｍｍ×１２．０
ｍｍである。２は回路形成部であり、１２は回路形成部
を絶縁保護するためにもうけた金属酸化膜である。ここ
では、半導体基板１にシリコンチップを用いたので、金
属酸化膜１２は酸化シリコンである。アルミニウムの導
体配線４は回路形成部２とコンタクトホール１９を介し
て電気的に接続されている。アルミニウム導体配線４は
半導体基板１に形成されたピット部１６の内部にまでつ
ながっている。このピット部１６内部のアルミニウムの
導体配線４上にはボールバンプ５のメタライズ性と接続
性を向上させるためＣｒ−Ｃｕ−Ａｕの薄膜導体層１４
が形成されている。また表面を保護するためにボールバ
ンプ５の形成部を除いた領域にポリイミドによる保護膜
１８を形成している。
【００３８】本半導体デバイスの構造を実現するために
次のようなプロセスを採用した。まず、図２（ａ）に示
すように半導体シリコンウェハを用い半導体拡散プロセ
ス技術を利用して、半導体基板１に回路形成部２を形成
する。次に、図２（ｂ）に示すように半導体基板１のパ
ッド部にエッチング方法によってピット部１６を形成す
る。ここで用いたシリコンは、（１００）面を持ったも
のでピット形成に際してはエッチングで行った。エッチ
ングは、リソグラフィ技術を用いてレジストをマスクに
してＫＯＨ溶液で行った。ピット形状はデバイス表面で
０．１ｍｍ×０．１ｍｍの正方形で四角錐的に深さ方向
に狭くなり、深さは０．０８ｍｍのところでエッチング
を止めた。次に、図２（ｃ）に示すように半導体デバイ
スの回路形成部２を絶縁保護するために酸化シリコンの
金属酸化膜１２を形成し、アルミニウムの導体配線４と
電気的に接続させるため金属酸化膜１２にコンタクトホ
ール１９を形成する。次に、図２（ｄ）に示すように、
金属酸化膜１２上にはアルミニウムの導体配線４をスパ
ッタまたは蒸着等の方法により形成する。
【００３９】次に図２（ｅ）に示すように、アルミニウ
ムの導体配線４上であって、ピット部１６の形成領域を
除いた領域にポリイミド樹脂により保護膜１８を形成す
る。ピット部１６の形成領域におけるアルミニウムの導
体配線４上には、図２（ｆ）に示すようにボールバンプ
５のメタライズ性や濡れ性、密着性、さらにはバリアメ
タル的な目的で、スパッタ、蒸着、電解メッキあるいは
無電解メッキ法によりＣｒ−Ｃｕ−Ａｕの薄膜導体層１
４を形成する。次に図２（ｇ）に示すように、ピット部
１６上にボールバンプ５を形成する。ボールバンプ５は
まずＰｂ−Ｓｎ系を主成分としたはんだボールを用意し
ピット部１６に配列する。はんだのメルトする温度まで
加熱し、はんだボールを溶融することにより下地の金属
と接続されたボールバンプが形成できる。最後に、図２
（ｈ）に示すように、電源供給用の引き出し線３を取り
付けて終了する。
【００４０】以上のような構造、製造方法を採ることに
よりボールバンプ位置精度の極めて良い、ボールバンプ
の密着強度の良好で、しかも低コスト、高信頼性のボー
ルバンプ形成された半導体デバイスが提供できる。
【００４１】つまり、ピットを形成する方法はマスクを
用いてエッチングされるためピット位置は設計寸法と全
く同じ位置になり、しかも精度の高いピットが形成され
るためその後の工程で作製されるボールバンプの精度も
極めて良好なものとなる。また、ピット部のへこみでろ
う材により接続され、しかもろう材と導体部の接触面積
が広くなるため、密着強度が極めて高くなる。ボールバ
ンプを形成する際のボール、ろう材のセッティング方法
が容易であり作業性が極めて良くトータル的にコストが
低くできる。ピット間、ボールバンプ間が酸化膜によっ
て電気的に絶縁されているため、ボールバンプ間のリー
クが発生しない。
【００４２】このように、従来技術のボールバンプ形成
された半導体デバイスに比べ、ピットをリソグラフィ技
術を用いて形成しているため狭ピッチ、多ピン化、アレ
イ配置化等も容易となり、均一で正確なボールバンプが
形成できることになり、実装モジュールへの接続におい
て精度の高いコンタクトが期待できる。
【００４３】次に、本発明に係る半導体デバイスの第２
の実施の形態について、図３を参照して説明する。この
デバイスはＧａ−Ａｓ系からなる半導体を用いている。
図３において、回路形成部２、ピット部１６を含む表面
をポリイミドまたはエポキシまたはボンゾシクロブテン
からなる保護膜９でコートし、回路形成部２とアルミニ
ウムの導体配線４とを電気的に接続させるため露光現像
工程からなるリソグラフィ技術を用いた。ここで用いた
保護膜材料は感光性を有するものである。ピット部１６
に形成されたアルミニウムの導体配線４上に薄膜導体層
１４を形成する。
【００４４】また、ボールバンプ５を形成する方法とし
ては次のように行った。薄膜導体層１４が形成されてい
るピット部にＰｂ−Ｓｎ系を主成分としたろう材をスク
リーン印刷法により一定の量充填する。次に、ニッケ
ル、銅、金、はんだ等でメタルメッキしたプラスチック
ボールあるいは導電性樹脂ボールをピット部１６に配列
させる。ろう材が溶融する温度まで加熱し、ろう材をメ
ルトさせるとともにボールバンプ５を形成する。
【００４５】本実施例をとることにより、さらに低コス
ト化が図れる。また、樹脂ボールを使用することにより
モジュールとの接続において熱膨脹係数の異なった材料
でも熱ストレスに強い接続が得られる。その他の効果
は、第１の実施の形態と同様である。
【００４６】次に、本発明に係るプローブカードについ
て図４〜図９を参照して説明する。
【００４７】まず図４を参照して本発明に係るプローブ
カードの第１の実施の形態について述べる。図４に示す
プローブカードは、上記した図２における製造工程と同
様の工程を経て製造される。尚、引き出し線３は電源供
給用のリード線である。尚、図４では、半導体基板１の
下面に形成されている保護膜及び薄膜導体層は省略す
る。以下の図５〜図８においても同様に省略する。
【００４８】ここでは、半導体デバイスとしての回路形
成部２をテスター用デバイスとすることによって、テス
ター用デバイス内蔵のプローブカードが得られ、プロー
ブカードそのものがテスターとして機能する。このよう
な構造をもつことによって以下の効果が得られる。
【００４９】１．プローブカードそのものにテスター用
のデバイスが形成されているため、高価なテスターが不
要となる。
【００５０】２．プローブカードの材質が被テストデバ
イスと同じであるために、材料差による歪が発生しない
ので、ズレ、コンタクト不良等が発生しない。
【００５１】３．従来技術のボールバンプ群に対応する
場所に、リソグラフィー技術を使用して形成しているた
め、狭ピッチ、多ピン化、アレイ配置化等も容易とな
り、均一で正確なピットが形成できる。このピットにボ
ールバンプを形成しているため、被デバイスに対して精
度の高いコンタクトがとれる。
【００５２】４．ピット間及びボールバンプ間が酸化膜
によって電気的に絶縁されているため、ボールバンプ間
のリークが発生しない、その結果、電気的精度の高い検
査ができる。
【００５３】５．従来技術のボールバンプ群に対応する
ボールバンプが、リペアーの出来るボールバンプとなっ
ているため、不良バンプのみの交換で済むことになり低
コストとなる。
【００５４】６．テスターが不要となるため、従来のオ
ートプローバーと同等の床面積でよく設備配置効率が高
くなる。
【００５５】７．本発明のプローブカードは、半導体プ
ロセスによって容易に製作することができる。従って高
度な技術は不要である。
【００５６】次に、本発明のプローブカードの第２の実
施の形態について、図５を参照して説明する。図５にお
いて、回路形成部２の中に、発光デバイス６が形成され
ていることを除いて、第１の実施例１と同様である。こ
の場合は、半導体基板１にＧａＡｓを使用し、半導体の
拡散プロセスを用いる事により容易に形成できる。この
発光デバイス６は、半導体デバイスの電気的検査を実施
している際、不良品へのマーキングの役目を果たす。不
良品発生の時は、発光デバイス６より、光７を発光し、
不良品にマーキングを行うようになっている。このよう
な構造をとることにより、良否の判別を明確に残すこと
ができる。その他の効果は、上記第１の実施の形態と同
様である。
【００５７】次に、本発明のプローブカードの第３の実
施の形態について、図６を参照して説明する。まず、半
導体基板１の下面にピット部１６とボールバンプ５を形
成する。次に、半導体基板１の上面には、導体配線４で
回路パターンを形成する。この導体配線４に半導体チッ
プ８をボールバンプ９によって接続し、テスター用の電
気回路を形成する。最後に引き出し線３を取り付ける。
尚、半導体チップ８の中には、テスターの規格変更用の
役目を果たすものも含まれていて、リペアーによって規
格変更を実施する。このような構造をとることによっ
て、容易にテスター用の電子回路をまとめることができ
る。従って、テスター用デバイスが完成する前に他の半
導体チップ８によってテスター用電子回路が形成できる
ので、短納期に対応できる。その他の効果は、上記第１
の実施の形態と同様である。
【００５８】次に、本発明のプローブカードの第４の実
施の形態について図７を参照して説明する。上記第３の
実施の形態で述べた構造の中で半導体チップの代わりに
発光デバイス６を設け、発光デバイス６の直下の場所
に、開口部１０を半導体基板１にレーザー、エッチング
法等によって形成したものである。このような構造をと
ることによって、不良品に対して発光デバイス６から発
光される光７によって不良マーキングすることができる
ため、良否の判別を明確に残すことができる。その他の
効果は、上記第１及び第３の実施の形態と同様である。
【００５９】次に本発明のプローブカードの第５の実施
の形態について図８を参照して説明する。上記第１の実
施の形態に示したプローブカードの半導体基板１の中央
部に開口部１０を設けて、レーザーなどの光７や探針等
を通過させて不良品に対してマーキングをするようにし
たものである。従って、良否の判別を明確に残すことが
できる。その他の効果は上記第１の実施の形態と同様で
ある。
【００６０】次に本発明に係るプローブカードの第６の
実施の形態について図９を参照して説明する。本実施の
形態は、基本的に上記第２の実施の形態及び上記第３の
実施の形態を組み合わせたものである。半導体基板１の
上面には、規格変更デバイス１１のみを搭載し、下面に
は回路形成部２と発光デバイス６を形成したものであ
る。このような構造によって、規格変更に対して柔軟に
対応ができると同時に、良否の判別も明確にできるよう
になる。その他の効果は上記第１の実施の形態と同様で
ある。
【００６１】図９（ｂ）は、図９（ａ）のＡ部の部分拡
大図である。半導体基板１の上、下両面の導体配線４を
電気的に接続するための接続構造の断面図である。全体
のプロセスフローは図２に示した工程通りである。図９
（ｂ）において、回路形成部２が形成されている半導体
基板１にピット部１６を形成する。次にレーザーあるい
はエッチング法等によって半導体基板１の上面までスル
ーホール１７を形成する。その後、金属酸化膜１２を形
成し、半導体基板１と絶縁する。アルミニウムの導体配
線４をスパッター、蒸着法等により形成しパターンニン
グする。その後ピット１６部を除き保護膜１８を形成す
る。その上に薄膜導体層としてＮｉ層１４−１及びＡｕ
層１４−２を電解あるいは無電解メッキ法等で形成す
る。最後にボールバンプ５を接続する。基本技術は半導
体の拡散プロセス技術によって容易に形成できる。
【００６２】
【実施例】上記実施の形態において、本半導体デバイス
及び本プローブカードの保護膜はポリイミド樹脂により
形成される旨述べたが、これ以外にも、例えば、有機物
であればエポキシ樹脂ベンゾシクロブテン等でもよく、
無機物であれば各種金属酸化膜を用いてもよい。
【００６３】又、上記半導体デバイスの第１及び第２の
実施の形態において、薄膜導体層１４は、Ｃｒ−Ｃｕ−
Ａｕの導体層を例にあげたが、Ｔｉ−Ａｕの導体層又は
Ｎｉ−Ａｕの導体層でもよい。
【００６４】又、上記実施の形態において、ボールバン
プ５の材料としてＰｂ−Ｓｎ系を例にあげたがＳｎ−Ａ
ｇ系、Ｓｎ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｕ、若しくはＩ
ｎを主成分としたろう材を用いてもよい。
【００６５】
【発明の効果】本発明の半導体デバイス構造および製造
方法を採用することにより、従来技術のボールバンプ形
成された半導体デバイスに比べ、ピットをリソグラフィ
技術を用いて形成しているため、狭ピッチ、多ピン化、
アレイ配置化等も容易となり、均一で正確なボールバン
プが形成できることになり、実装モジュールへの接続に
おいて精度の高いコンタクトが期待できる。また、ボー
ルバンプの密着強度の良好で、しかも低コスト、高信頼
性のボールバンプ形成された半導体デバイスが提供でき
る。
【００６６】つまり、ピットを形成する方法はマスクを
用いてエッチングされるためピット位置は設計寸法と全
く同じ位置になり、しかも精度の高いピットが形成され
るため、その後の工程で作製されるボールバンプの精度
も極めて良好なものとなる。
【００６７】また、ピット部のへこみでろう材により接
続され、しかもろう材と導体部の接触面積が広くなるた
め、密着強度が極めて高くなる。ボールバンプを形成す
る際のボール、ろう材のセッティング方法が容易であり
作業性が極めて良くトータル的にコストが低くできる。
ピット間、ボールバンプ間が酸化膜によって電気的に絶
縁されているため、ボールバンプ間のリークが発生しな
い。
【００６８】さらに、樹脂ボールを使用することにより
モジュールとの接続において熱膨脹係数の異なった材料
でも熱ストレスに強い接続が得られる。
【００６９】又、本発明のプローブカードによれば半導
体基板にピットを形成し、これにリペアー可能なボール
バンプを形成してプローブカードのコンタクト部とした
こと、電送路を半導体基板の上下両面に形成したこと、
半導体チップを搭載したこと、半導体基板に開口部を設
けたこと、発光デバイスを内蔵したこと、テスター用デ
バイスを内蔵したこと等により、本発明のプローブカー
ドそのものがテスターとなりうる。その結果、大面積が
不要となり、莫大な投資も不要となる効果がある。
【００７０】又、テスター規格の変更にも柔軟に対応で
き、更に不良の明確化もできる。
【００７１】さらに、プローブカード自体の大幅な小型
化が可能となるとともに、高密度高精度な多ピン化がで
きる。
【００７２】又、本発明のプローブカードの製作は、半
導体の拡散プロセス技術によって容易にできるので高度
な技術は不要である。従って、低コストで製作する事が
出来る。本発明の説明は、１チップの説明となっている
がマルチチップ対応や、ウェハース対ウェハースの一括
プロービングもできることは言うまでもなく、同時に電
気的特性検査も可能となる。
【００７３】さらに、被検査デバイスとのコンタクトに
ボールバンプを用いているため、接続距離が短くなって
いる。その結果、高周波、高速化対応の電気的検査もで
きる。従って、従来、パッケージに組立てなければ測定
出来なかった検査項目も本発明によるプローブカードに
よって可能となる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体デバイスの構造
を示した断面図である。
【図２】図１の半導体デバイスの製造工程を示した断面
図である。
【図３】第２の実施の形態に係る半導体デバイスの構造
を示した断面図である。
【図４】第１の実施の形態に係るプローブカードの構造
を示した断面図である。
【図５】第２の実施の形態に係るプローブカードの構造
を示した断面図である。
【図６】第３の実施の形態に係るプローブカードの構造
を示した断面図である。
【図７】第４の実施の形態に係るプローブカードの構造
を示した断面図である。
【図８】第５の実施の形態に係るプローブカードの構造
を示した断面図である。
【図９】（ａ）は第６の実施の形態に係るプローブカー
ドの構造を示した断面図であり、（ｂ）は（ａ）のＡ部
における部分拡大断面図である。
【図１０】図１０（ａ）の（イ），（ロ），（ハ），
（ニ）は従来のプローブカードの製造工程を示した図で
あり、図１０（ｂ）は、ウェーハチップ側のバンプ群を
示した平面図であり、図１０（ｃ）はテスター側のバン
プ群を示した平面図である。
【符号の説明】
１ 半導体基板 ２ 回路形成部 ３ 引き出し線 ４ 導体配線 ５，９ ボールバンプ ６ 発光デバイス ７ 光 ８ 半導体チップ １０ 開口部 １１ 規格変更デバイス １２ 金属酸化膜 １４ 薄膜導体層 １４−１ Ｎｉ層 １４−２ Ａｕ層 １６ ピット部 １７ スルーホール １８ 保護膜 １９ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/92 ６０４Ｈ 29/44 Ｄ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 接続用のボールバンプが形成されている
    半導体デバイスにおいて、Ｐ型、Ｎ型Ｓｉ、又はＧａＡ
    ｓの半導体基板上にエッチングによって前記ボールバン
    プ位置に対応した部分にくぼみをもったピット部を形成
    し、該ピット部の内壁に導体配線層を形成し、該導体配
    線層が形成された前記ピット部にボールバンプを形成し
    てなることを特徴とする半導体デバイス。
  2. 【請求項２】 前記ピット部内の導体配線層上には、Ｔ
    ｉ−Ｃｕ、Ｎｉ−Ａｕ、あるいはＣｒ−Ｃｕ−Ａｕの薄
    膜導体層が形成されることを特徴とする請求項１記載の
    半導体デバイス。
  3. 【請求項３】 前記ピットを形成する素子面がシリコン
    の（１００）面であることを特徴とする請求項１又は２
    記載の半導体デバイス。
  4. 【請求項４】 前記薄膜導体層の上層に、かつ前記ボー
    ルバンプの形成領域を除いた領域に高分子樹脂の保護膜
    を形成したことを特徴とする請求項１乃至３記載の半導
    体デバイス。
  5. 【請求項５】 前記薄膜導体層の下層に金属酸化膜を形
    成したことを特徴とする請求項１乃至４記載の半導体デ
    バイス。
  6. 【請求項６】 前記ボールバンプが、Ｐｂ−Ｓｎ系、Ｓ
    ｎ−Ａｇ系、Ｓｎ−Ｚｎ系、Ａｎ−Ｓｎ系、Ａｕ、ある
    いはＩｎを主成分とするろう材を用いることを特徴とす
    る請求項１乃至５記載の半導体デバイス。
  7. 【請求項７】 前記ボールバンプが、プラスチックにメ
    タルメッキしたプラスチックのボールバンプであること
    を特徴とする請求項１乃至６記載の半導体デバイス。
  8. 【請求項８】 前記ボールバンプが、導電性樹脂のボー
    ルバンプであることを特徴とする請求項１乃至７記載の
    半導体デバイス。
  9. 【請求項９】 半導体ウェハにレジストを塗布し、露光
    現像工程を経てピットを形成する部分のレジストを取り
    除き、エッチングにより半導体基板上にくぼみ状のピッ
    ト部を形成する工程と、回路形成部及びデバイス表面を
    金属酸化物層で覆い電気的に接続するためのコンタクト
    ホールを形成する工程と、前記金属酸化物層上にアルミ
    ニウムの導体配線を形成する工程と、前記ピット部形成
    領域以外の領域に保護膜を形成する工程と、前記ピット
    部へＴｉ−Ｃｕ、Ｎｉ−Ａｕ、又はＣｒ−Ｃｕ−Ａｕか
    らなる薄膜導体層を薄膜形成する工程と、メタライズさ
    れた前記ピット部に、ろう材に熱処理を行って得られる
    ボールバンプを形成する工程からなることを特徴とする
    半導体デバイスの製造方法。
  10. 【請求項１０】 前記ボールバンプの形成において、メ
    タルメッキしたプラスチックボールまたは導電性樹脂ボ
    ールを前記ろう材で熱処理によりピット部に形成するこ
    とを特徴とする請求項９記載の半導体デバイスの製造方
    法。
  11. 【請求項１１】 請求項１乃至８のいずれかに記載の半
    導体デバイスにおいて、前記半導体基板に、あらかじめ
    半導体拡散プロセスによって半導体デバイスの電気的特
    性検査を目的としたテスター用デバイスを形成してなる
    プローブカード。
  12. 【請求項１２】 前記テスター用デバイスの中に発光デ
    バイスが形成されていることを特徴とする請求項１１記
    載のプローブカード。
  13. 【請求項１３】 前記半導体基板の上下両面に回路パタ
    ーンが形成され、下面には前記ピット部と前記ボールバ
    ンプが形成され、上面には半導体チップがボールバン
    プ、ワイヤーボンディング、ＴＡＢ、あるいはビームリ
    ードのいずれかの方法によって搭載されていることを特
    徴とする請求項１２記載のプローブカード。
  14. 【請求項１４】 前記半導体チップの一部が、テスター
    用デバイスのテスター規格変更のために搭載されている
    ことを特徴とする請求項１３記載のプローブカード。
  15. 【請求項１５】 前記半導体基板の一部に開口部を設け
    て、この開口部に位置する発光デバイスが搭載されてい
    て、該発光デバイスからの光線が前記開口部を通過して
    被測定半導体デバイス面に到達するようにしたことを特
    徴とする請求項１１記載のプローブカード。
  16. 【請求項１６】 前記半導体基板の一部に開口部が設け
    られ、半導体基板の上部から光線の通過あるいは探針の
    挿入のいずれかの方法がとれるようにしたことを特徴と
    する請求項１１記載のプローブカード。
  17. 【請求項１７】 前記ボールバンプが、プラスチックボ
    ールにメタルメッキしたプラスチックボールバンプ、導
    電性樹脂ボールバンプ、メタルバンプ、あるいは弾性の
    ボールバンプのいずれかであることを特徴とする請求項
    １１記載のプローブカード。
JP7186022A 1995-07-21 1995-07-21 半導体デバイスの製造方法 Expired - Lifetime JP2830903B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7186022A JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法
EP96111628A EP0755071A3 (en) 1995-07-21 1996-07-18 Semiconductor test pickup card with a ball hump
EP01108857A EP1111668A3 (en) 1995-07-21 1996-07-18 Semiconductor testing device comprising a light emitting device
KR1019960029162A KR100249537B1 (ko) 1995-07-21 1996-07-19 반도체 장치 및 그 제조 방법
US08/684,617 US5793117A (en) 1995-07-21 1996-07-22 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7186022A JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP15948598A Division JP3237613B2 (ja) 1998-06-08 1998-06-08 プローブカードの製造方法

Publications (2)

Publication Number Publication Date
JPH0936122A true JPH0936122A (ja) 1997-02-07
JP2830903B2 JP2830903B2 (ja) 1998-12-02

Family

ID=16181032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7186022A Expired - Lifetime JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US5793117A (ja)
EP (2) EP1111668A3 (ja)
JP (1) JP2830903B2 (ja)
KR (1) KR100249537B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298285B1 (ko) * 1997-10-14 2001-09-06 가네꼬 히사시 보호구조를갖는반도체디바이스및그제조방법
JP2012005033A (ja) * 2010-06-21 2012-01-05 Kyocera Corp 弾性波装置
US20210307160A1 (en) * 2020-03-27 2021-09-30 Point Engineering Co., Ltd. Anodic aluminum oxide structure, probe head having same, and probe card having same
US20210331446A1 (en) * 2020-04-24 2021-10-28 Point Engineering Co., Ltd. Laminated anodic aluminum oxide structure, guide plate of probe card using same, and probe card having same

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
US6285085B1 (en) * 1997-08-13 2001-09-04 Citizen Watch Co., Ltd. Semiconductor device, method of fabricating the same and structure for mounting the same
US6329829B1 (en) * 1997-08-22 2001-12-11 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
GB9800957D0 (en) * 1998-01-17 1998-03-11 Process Intelligence Limited Test probe interface unit and method for manufacturing the same
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6380755B1 (en) * 1998-09-14 2002-04-30 Tokyo Electron Limited Testing apparatus for test piece testing method contactor and method of manufacturing the same
US6433360B1 (en) * 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US6242935B1 (en) * 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
US6429030B1 (en) 1999-02-08 2002-08-06 Motorola, Inc. Method for testing a semiconductor die using wells
TW536794B (en) * 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
US6630735B1 (en) * 1999-04-09 2003-10-07 Digirad Corporation Insulator/metal bonding island for active-area silver epoxy bonding
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
JP3553413B2 (ja) * 1999-04-26 2004-08-11 富士通株式会社 半導体装置の製造方法
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6452265B1 (en) * 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
US7003641B2 (en) * 2000-01-31 2006-02-21 Commvault Systems, Inc. Logical view with granular access to exchange data managed by a modular data and storage management system
DE10004647C1 (de) * 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
US6777963B2 (en) 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
US6747469B2 (en) 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
US6774482B2 (en) * 2002-12-27 2004-08-10 International Business Machines Corporation Chip cooling
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
DE102004035343A1 (de) * 2004-07-21 2005-09-29 Infineon Technologies Ag Kontaktierungskarte, Kontaktierungsvorrichtung und Verfahren zum Kontaktieren von einer auf einer Substratscheibe angeorndeten integrierten Schaltung zum Testen
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
US7517787B2 (en) * 2005-03-22 2009-04-14 Intel Corporation C4 joint reliability
FR2894339A1 (fr) 2005-12-05 2007-06-08 St Microelectronics Sa Carte sonde pour tests de puces photosensibles et dispositif d'illumination correspondant.
JP4247690B2 (ja) 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882532A (en) * 1972-07-03 1975-05-06 Ibm Externally accessing mechanically difficult to access circuit nodes in integrated circuits
JPS59950A (ja) * 1982-06-25 1984-01-06 Fujitsu Ltd Ｉｃチツプの接続実装方法
JPS61234542A (ja) * 1985-04-11 1986-10-18 Nec Corp 半導体装置の試験装置
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
JPH0680714B2 (ja) * 1989-10-12 1994-10-12 武田産業株式会社 プローブカード
US5081421A (en) * 1990-05-01 1992-01-14 At&T Bell Laboratories In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection
DE69128187T2 (de) * 1990-09-28 1998-03-26 Toshiba Kawasaki Kk Fotoempfindliche Harzzusammensetzung zum Herstellen eines Polyimidfilmmusters und Verfahren zum Herstellen eines Polyimidfilmmusters
US5291064A (en) * 1991-04-16 1994-03-01 Nec Corporation Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
US5232962A (en) * 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5363038A (en) * 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card
US5337397A (en) * 1993-06-07 1994-08-09 Motorola, Inc. Optical coupling device and method for making
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
JP2856647B2 (ja) * 1993-09-20 1999-02-10 株式会社東芝 半導体チップバーンイン用ソケット

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298285B1 (ko) * 1997-10-14 2001-09-06 가네꼬 히사시 보호구조를갖는반도체디바이스및그제조방법
JP2012005033A (ja) * 2010-06-21 2012-01-05 Kyocera Corp 弾性波装置
US20210307160A1 (en) * 2020-03-27 2021-09-30 Point Engineering Co., Ltd. Anodic aluminum oxide structure, probe head having same, and probe card having same
US11696398B2 (en) * 2020-03-27 2023-07-04 Point Engineering Co., Ltd. Anodic aluminum oxide structure, probe head having same, and probe card having same
US20210331446A1 (en) * 2020-04-24 2021-10-28 Point Engineering Co., Ltd. Laminated anodic aluminum oxide structure, guide plate of probe card using same, and probe card having same
US11691387B2 (en) * 2020-04-24 2023-07-04 Point Engineering Co., Ltd. Laminated anodic aluminum oxide structure, guide plate of probe card using same, and probe card having same

Also Published As

Publication number Publication date
EP0755071A2 (en) 1997-01-22
EP1111668A2 (en) 2001-06-27
KR100249537B1 (ko) 2000-03-15
JP2830903B2 (ja) 1998-12-02
EP0755071A3 (en) 1997-09-10
EP1111668A3 (en) 2002-07-24
US5793117A (en) 1998-08-11
KR970008536A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
JPH0936122A (ja) 半導体デバイス及びその製造方法、並びに該半導体デバイスを用いてなるプローブカード
JP2570637B2 (ja) Ｍｃｍキャリア
US6563330B1 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
JP2763020B2 (ja) 半導体パッケージ及び半導体装置
US6531327B2 (en) Method for manufacturing semiconductor device utilizing semiconductor testing equipment
US6790684B2 (en) Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
JP3565086B2 (ja) プローブカード及び半導体装置の試験方法
US9230938B2 (en) Method of manufacturing semiconductor device
US20020063317A1 (en) Tape carrier, semiconductor assembly, and semiconductor device, methods of manufacture thereof, and electronic instrument
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
KR20000071326A (ko) 반도체 장치와 그 제조 방법
US5367765A (en) Method of fabricating integrated circuit chip package
US6469397B2 (en) Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures
JP2002090387A (ja) 高密度のエリアアレイプローブカード装置
US6974727B2 (en) Method of manufacturing a hybrid integrated circuit device
US6342399B1 (en) Testing integrated circuits
US5677203A (en) Method for providing known good bare semiconductor die
JPH04234141A (ja) Ｔａｂフレームおよびその基板への接続方法
JP2715793B2 (ja) 半導体装置及びその製造方法
KR20030019439A (ko) 반도체장치
EP0475223B1 (en) Method of fabricating integrated circuit chip package
JP3237613B2 (ja) プローブカードの製造方法
JPH02106943A (ja) 半導体集積回路の実装構造
JPH0555327A (ja) 半導体素子のスクリーニング方法
JP2001007491A (ja) 電子回路装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

EXPY Cancellation because of completion of term