JPH0936263A - 浮遊ゲート型不揮発性半導体記憶装置 - Google Patents
浮遊ゲート型不揮発性半導体記憶装置Info
- Publication number
- JPH0936263A JPH0936263A JP7207421A JP20742195A JPH0936263A JP H0936263 A JPH0936263 A JP H0936263A JP 7207421 A JP7207421 A JP 7207421A JP 20742195 A JP20742195 A JP 20742195A JP H0936263 A JPH0936263 A JP H0936263A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- layer
- film
- floating gate
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 メモリセル間におけるトンネル電流値の不均
一性を小さくし、ゲート絶縁膜及び容量結合用絶縁膜の
絶縁破壊も少なくする。 【解決手段】 ゲート絶縁膜であるＳｉＯ2 膜１２に接
している多結晶Ｓｉ層３１と容量結合用絶縁膜であるＯ
ＮＯ膜１７に接している多結晶Ｓｉ層３３とを浮遊ゲー
トが有しており、多結晶Ｓｉ層３１の結晶粒径が多結晶
Ｓｉ層３３の結晶粒径よりも小さく、多結晶Ｓｉ層３１
の不純物濃度が多結晶Ｓｉ層３３の不純物濃度よりも低
い。このため、ＳｉＯ2 膜１２の不純物濃度の不均一性
が小さく、多結晶Ｓｉ層３３で結晶粒が突起状に成長す
るのが抑制される。
一性を小さくし、ゲート絶縁膜及び容量結合用絶縁膜の
絶縁破壊も少なくする。 【解決手段】 ゲート絶縁膜であるＳｉＯ2 膜１２に接
している多結晶Ｓｉ層３１と容量結合用絶縁膜であるＯ
ＮＯ膜１７に接している多結晶Ｓｉ層３３とを浮遊ゲー
トが有しており、多結晶Ｓｉ層３１の結晶粒径が多結晶
Ｓｉ層３３の結晶粒径よりも小さく、多結晶Ｓｉ層３１
の不純物濃度が多結晶Ｓｉ層３３の不純物濃度よりも低
い。このため、ＳｉＯ2 膜１２の不純物濃度の不均一性
が小さく、多結晶Ｓｉ層３３で結晶粒が突起状に成長す
るのが抑制される。
Description
【０００１】
【発明の属する技術分野】本願の発明は、ゲート絶縁膜
と容量結合用絶縁膜との間に浮遊ゲートを有する浮遊ゲ
ート型不揮発性半導体記憶装置に関するものである。
と容量結合用絶縁膜との間に浮遊ゲートを有する浮遊ゲ
ート型不揮発性半導体記憶装置に関するものである。
【０００２】
【従来の技術】図２は、浮遊ゲート型不揮発性半導体記
憶装置の一従来例を示している。この一従来例では、図
２（ａ）に示す様に、Ｓｉ基板１１の表面のＳｉＯ2 膜
１２がトンネル電流を流すべきゲート絶縁膜になってお
り、ＳｉＯ2 膜１２上の多結晶Ｓｉ層１３が浮遊ゲート
になっている。
憶装置の一従来例を示している。この一従来例では、図
２（ａ）に示す様に、Ｓｉ基板１１の表面のＳｉＯ2 膜
１２がトンネル電流を流すべきゲート絶縁膜になってお
り、ＳｉＯ2 膜１２上の多結晶Ｓｉ層１３が浮遊ゲート
になっている。
【０００３】また、多結晶Ｓｉ層１３上に順次に積層さ
れているＳｉＯ2 膜１４、ＳｉＮ膜１５及びＳｉＯ2 膜
１６から成るＯＮＯ膜１７が浮遊ゲートと制御ゲートと
の容量結合用絶縁膜になっている。更に、ＯＮＯ膜１７
上に順次に積層されている多結晶Ｓｉ層２１及びＷＳｉ
膜２２から成るタングステンポリサイド層２３が制御ゲ
ートになっており、これらの制御ゲート等の両側のＳｉ
基板１１に形成されている拡散層２４、２５が夫々ソー
ス及びドレインになっている。
れているＳｉＯ2 膜１４、ＳｉＮ膜１５及びＳｉＯ2 膜
１６から成るＯＮＯ膜１７が浮遊ゲートと制御ゲートと
の容量結合用絶縁膜になっている。更に、ＯＮＯ膜１７
上に順次に積層されている多結晶Ｓｉ層２１及びＷＳｉ
膜２２から成るタングステンポリサイド層２３が制御ゲ
ートになっており、これらの制御ゲート等の両側のＳｉ
基板１１に形成されている拡散層２４、２５が夫々ソー
ス及びドレインになっている。
【０００４】ところで、ＳｉＯ2 膜１２に接している部
分における多結晶Ｓｉ層１３の結晶粒界２６を図２
（ｂ）に拡大して示す様に、多結晶Ｓｉ層１３中の不純
物２７は結晶粒界２６に偏析し易く、この結晶粒界２６
近傍のＳｉＯ2 膜１２にも不純物２７が偏析している。
分における多結晶Ｓｉ層１３の結晶粒界２６を図２
（ｂ）に拡大して示す様に、多結晶Ｓｉ層１３中の不純
物２７は結晶粒界２６に偏析し易く、この結晶粒界２６
近傍のＳｉＯ2 膜１２にも不純物２７が偏析している。
【０００５】このため、多結晶Ｓｉ層１３の結晶粒径が
大きくて結晶粒界２６が疎にしか存在しておらず、且つ
多結晶Ｓｉ層１３中における不純物２７の濃度が高い
と、結晶粒界２６に不純物２７が偏析することによる多
結晶Ｓｉ層１３における不純物２７の濃度の不均一性が
大きく、この多結晶Ｓｉ層１３に接しているＳｉＯ2 膜
１２でも不純物２７の濃度の不均一性が大きい。
大きくて結晶粒界２６が疎にしか存在しておらず、且つ
多結晶Ｓｉ層１３中における不純物２７の濃度が高い
と、結晶粒界２６に不純物２７が偏析することによる多
結晶Ｓｉ層１３における不純物２７の濃度の不均一性が
大きく、この多結晶Ｓｉ層１３に接しているＳｉＯ2 膜
１２でも不純物２７の濃度の不均一性が大きい。
【０００６】ＳｉＯ2 膜１２のうちで不純物２７の濃度
が高い部分ではトンネル電流が流れ易いので、メモリセ
ル間におけるトンネル電流値の不均一性が大きくて動作
特性が劣り、トンネル電流が局所的に大量に流れること
によるＳｉＯ2 膜１２の絶縁破壊が多いので信頼性も低
下する。
が高い部分ではトンネル電流が流れ易いので、メモリセ
ル間におけるトンネル電流値の不均一性が大きくて動作
特性が劣り、トンネル電流が局所的に大量に流れること
によるＳｉＯ2 膜１２の絶縁破壊が多いので信頼性も低
下する。
【０００７】従って、逆に、メモリセル間におけるトン
ネル電流値の不均一性を小さくして動作特性を向上さ
せ、トンネル電流が局所的に大量に流れることによるＳ
ｉＯ2膜１２の絶縁破壊を少なくして信頼性も高めるた
めには、多結晶Ｓｉ層１３の結晶粒径が小さく且つ多結
晶Ｓｉ層１３中の不純物２７の濃度が低い方がよい。
ネル電流値の不均一性を小さくして動作特性を向上さ
せ、トンネル電流が局所的に大量に流れることによるＳ
ｉＯ2膜１２の絶縁破壊を少なくして信頼性も高めるた
めには、多結晶Ｓｉ層１３の結晶粒径が小さく且つ多結
晶Ｓｉ層１３中の不純物２７の濃度が低い方がよい。
【０００８】一方、多結晶Ｓｉ層１３の表面を熱酸化し
てＯＮＯ膜１７のうちのＳｉＯ2 膜１４を形成する際
に、多結晶Ｓｉ層１３の結晶粒径が小さく且つ多結晶Ｓ
ｉ層１３中の不純物２７の濃度が低いと、図２（ａ）中
に示す様に、多結晶Ｓｉ層１３の表面に突起部２８が形
成される。このため、この突起部２８に電界が集中する
ことによるＯＮＯ膜１７の絶縁破壊が多くなって信頼性
が低下する。
てＯＮＯ膜１７のうちのＳｉＯ2 膜１４を形成する際
に、多結晶Ｓｉ層１３の結晶粒径が小さく且つ多結晶Ｓ
ｉ層１３中の不純物２７の濃度が低いと、図２（ａ）中
に示す様に、多結晶Ｓｉ層１３の表面に突起部２８が形
成される。このため、この突起部２８に電界が集中する
ことによるＯＮＯ膜１７の絶縁破壊が多くなって信頼性
が低下する。
【０００９】従って、逆に、多結晶Ｓｉ層１３の突起部
２８に電界が集中することによるＯＮＯ膜１７の絶縁破
壊を少なくして信頼性を高めるためには、多結晶Ｓｉ層
１３の結晶粒径が大きく且つ多結晶Ｓｉ層１３中の不純
物２７の濃度が高い方がよい。
２８に電界が集中することによるＯＮＯ膜１７の絶縁破
壊を少なくして信頼性を高めるためには、多結晶Ｓｉ層
１３の結晶粒径が大きく且つ多結晶Ｓｉ層１３中の不純
物２７の濃度が高い方がよい。
【００１０】つまり、メモリセル間におけるトンネル電
流値の不均一性を小さくして動作特性を向上させ且つＳ
ｉＯ2 膜１２の絶縁破壊を少なくして信頼性も高めるた
めに浮遊ゲートに必要な条件と、ＯＮＯ膜１７の絶縁破
壊が少なくして信頼性を高めるために浮遊ゲートに必要
な条件とは、互いに相反している。
流値の不均一性を小さくして動作特性を向上させ且つＳ
ｉＯ2 膜１２の絶縁破壊を少なくして信頼性も高めるた
めに浮遊ゲートに必要な条件と、ＯＮＯ膜１７の絶縁破
壊が少なくして信頼性を高めるために浮遊ゲートに必要
な条件とは、互いに相反している。
【００１１】
【発明が解決しようとする課題】ところが、図２に示し
た一従来例では、浮遊ゲートが単一層の多結晶Ｓｉ層１
３のみから成っているので、互いに相反する上述の条件
を同時に満たすことが不可能であり、優れた動作特性と
高い信頼性とを得ることが困難であった。
た一従来例では、浮遊ゲートが単一層の多結晶Ｓｉ層１
３のみから成っているので、互いに相反する上述の条件
を同時に満たすことが不可能であり、優れた動作特性と
高い信頼性とを得ることが困難であった。
【００１２】なお、２層の多結晶Ｓｉ層で浮遊ゲートを
構成して、浮遊ゲート全体の結晶粒径を小さくする提案
がなされている（例えば、９５年春季応用物理学会予稿
集（Ｎｏ．２）ｐ．８３３、３１ａ−Ｈ−６）が、上述
の説明からも明らかな様に、容量結合用絶縁膜の絶縁破
壊が多くなって信頼性が低下する。
構成して、浮遊ゲート全体の結晶粒径を小さくする提案
がなされている（例えば、９５年春季応用物理学会予稿
集（Ｎｏ．２）ｐ．８３３、３１ａ−Ｈ−６）が、上述
の説明からも明らかな様に、容量結合用絶縁膜の絶縁破
壊が多くなって信頼性が低下する。
【００１３】
【課題を解決するための手段】請求項１の浮遊ゲート型
不揮発性半導体記憶装置は、ゲート絶縁膜に接している
第１の多結晶半導体層と制御ゲートに対する容量結合用
絶縁膜に接している第２の多結晶半導体層とを浮遊ゲー
トが有しており、前記第１の多結晶半導体層の結晶粒径
が前記第２の多結晶半導体層の結晶粒径よりも小さく、
前記第１の多結晶半導体層の不純物濃度が前記第２の多
結晶半導体層の不純物濃度よりも低いことを特徴として
いる。
不揮発性半導体記憶装置は、ゲート絶縁膜に接している
第１の多結晶半導体層と制御ゲートに対する容量結合用
絶縁膜に接している第２の多結晶半導体層とを浮遊ゲー
トが有しており、前記第１の多結晶半導体層の結晶粒径
が前記第２の多結晶半導体層の結晶粒径よりも小さく、
前記第１の多結晶半導体層の不純物濃度が前記第２の多
結晶半導体層の不純物濃度よりも低いことを特徴として
いる。
【００１４】請求項２の浮遊ゲート型不揮発性半導体記
憶装置は、請求項１の浮遊ゲート型不揮発性半導体記憶
装置において、前記第２の多結晶半導体層から前記第１
の多結晶半導体層への不純物の拡散を抑止すると共に非
絶縁性である層間膜が前記第１及び第２の多結晶半導体
層同士の間に設けられていることを特徴としている。
憶装置は、請求項１の浮遊ゲート型不揮発性半導体記憶
装置において、前記第２の多結晶半導体層から前記第１
の多結晶半導体層への不純物の拡散を抑止すると共に非
絶縁性である層間膜が前記第１及び第２の多結晶半導体
層同士の間に設けられていることを特徴としている。
【００１５】請求項３の浮遊ゲート型不揮発性半導体記
憶装置は、請求項２の浮遊ゲート型不揮発性半導体記憶
装置において、多結晶Ｓｉ層が前記第１及び第２の多結
晶半導体層になっており、トンネル電流の流れ得るＳｉ
Ｏ2 膜が前記層間膜になっていることを特徴としてい
る。
憶装置は、請求項２の浮遊ゲート型不揮発性半導体記憶
装置において、多結晶Ｓｉ層が前記第１及び第２の多結
晶半導体層になっており、トンネル電流の流れ得るＳｉ
Ｏ2 膜が前記層間膜になっていることを特徴としてい
る。
【００１６】請求項１の浮遊ゲート型不揮発性半導体記
憶装置では、浮遊ゲートのうちで第１の多結晶半導体層
においては、結晶粒界が密に存在しており且つ不純物濃
度自体が低いので、結晶粒界に不純物が偏析することに
よる不純物濃度の不均一性が小さい。
憶装置では、浮遊ゲートのうちで第１の多結晶半導体層
においては、結晶粒界が密に存在しており且つ不純物濃
度自体が低いので、結晶粒界に不純物が偏析することに
よる不純物濃度の不均一性が小さい。
【００１７】このため、第１の多結晶半導体層に接して
いるゲート絶縁膜でも不純物濃度の不均一性が小さく
て、ゲート絶縁膜中の位置によるトンネル電流値の不均
一性が小さい。従って、メモリセル間におけるトンネル
電流値の不均一性が小さく、トンネル電流が局所的に大
量に流れることによる絶縁破壊も少ない。
いるゲート絶縁膜でも不純物濃度の不均一性が小さく
て、ゲート絶縁膜中の位置によるトンネル電流値の不均
一性が小さい。従って、メモリセル間におけるトンネル
電流値の不均一性が小さく、トンネル電流が局所的に大
量に流れることによる絶縁破壊も少ない。
【００１８】また、浮遊ゲートのうちで第２の多結晶半
導体層においては、結晶粒径が大きく且つ不純物濃度が
高いので、この第２の多結晶半導体層に接する容量結合
用絶縁膜を形成する際に第２の多結晶半導体層で結晶粒
が突起状に成長するのが抑制される。従って、第２の多
結晶半導体層の突起部に電界が集中することによる容量
結合用絶縁膜の絶縁破壊も少ない。
導体層においては、結晶粒径が大きく且つ不純物濃度が
高いので、この第２の多結晶半導体層に接する容量結合
用絶縁膜を形成する際に第２の多結晶半導体層で結晶粒
が突起状に成長するのが抑制される。従って、第２の多
結晶半導体層の突起部に電界が集中することによる容量
結合用絶縁膜の絶縁破壊も少ない。
【００１９】請求項２の浮遊ゲート型不揮発性半導体記
憶装置では、不純物の拡散を抑止する層間膜が浮遊ゲー
トの第１及び第２の多結晶半導体層同士の間に設けられ
ているので、浮遊ゲートのうちでゲート絶縁膜側の不純
物濃度を容量結合用絶縁膜側の不純物濃度よりも低い状
態に容易に維持することができる。しかも、層間膜が非
絶縁性であるので、層間膜が動作に対して影響を及ぼさ
ない。
憶装置では、不純物の拡散を抑止する層間膜が浮遊ゲー
トの第１及び第２の多結晶半導体層同士の間に設けられ
ているので、浮遊ゲートのうちでゲート絶縁膜側の不純
物濃度を容量結合用絶縁膜側の不純物濃度よりも低い状
態に容易に維持することができる。しかも、層間膜が非
絶縁性であるので、層間膜が動作に対して影響を及ぼさ
ない。
【００２０】請求項３の浮遊ゲート型不揮発性半導体記
憶装置では、第１及び第２の多結晶半導体層並びに層間
膜の何れをも容易に形成することができ、特に、層間膜
は第１の多結晶半導体層の熱酸化やＣＶＤ法等によって
容易に形成することができるので、浮遊ゲートを容易に
形成することができる。
憶装置では、第１及び第２の多結晶半導体層並びに層間
膜の何れをも容易に形成することができ、特に、層間膜
は第１の多結晶半導体層の熱酸化やＣＶＤ法等によって
容易に形成することができるので、浮遊ゲートを容易に
形成することができる。
【００２１】
【発明の実施の形態】以下、本願の発明の一具体例を、
図１を参照しながら説明する。本具体例も、ゲート絶縁
膜であるＳｉＯ2 膜１２上に順次に積層されている多結
晶Ｓｉ層３１、ＳｉＯ2 膜３２及び多結晶Ｓｉ層３３で
浮遊ゲートが構成されていることを除いて、図２に示し
た一従来例と実質的に同様の構成を有している。多結晶
Ｓｉ層３１、３３及びＳｉＯ2 膜３２の膜厚、結晶粒径
及び不純物濃度は下記の通りである。
図１を参照しながら説明する。本具体例も、ゲート絶縁
膜であるＳｉＯ2 膜１２上に順次に積層されている多結
晶Ｓｉ層３１、ＳｉＯ2 膜３２及び多結晶Ｓｉ層３３で
浮遊ゲートが構成されていることを除いて、図２に示し
た一従来例と実質的に同様の構成を有している。多結晶
Ｓｉ層３１、３３及びＳｉＯ2 膜３２の膜厚、結晶粒径
及び不純物濃度は下記の通りである。
【００２２】多結晶Ｓｉ層３１ 膜厚 １５ｎｍ 結晶粒径 ２０ｎｍ 不純物濃度 リン：５×１０19ｃｍ-3
【００２３】ＳｉＯ2 膜３２ 膜厚 ５ｎｍ
【００２４】多結晶Ｓｉ層３３ 膜厚 ２０ｎｍ 結晶粒径 ３００ｎｍ 不純物濃度 リン：３×１０20ｃｍ-3
【００２５】多結晶Ｓｉ層３１、３３の結晶粒径は、Ｃ
ＶＤ法でまず非晶質Ｓｉ層を堆積させ、この非晶質Ｓｉ
層から結晶粒を固相成長させることによって、制御する
ことができる。また、多結晶Ｓｉ層３１、３３の不純物
濃度は、堆積後に不純物を拡散またはイオン注入させた
り、ＣＶＤ法による堆積時から不純物を添加しておくこ
と等によって、制御する。
ＶＤ法でまず非晶質Ｓｉ層を堆積させ、この非晶質Ｓｉ
層から結晶粒を固相成長させることによって、制御する
ことができる。また、多結晶Ｓｉ層３１、３３の不純物
濃度は、堆積後に不純物を拡散またはイオン注入させた
り、ＣＶＤ法による堆積時から不純物を添加しておくこ
と等によって、制御する。
【００２６】ＳｉＯ2 膜３２は多結晶Ｓｉ層３１の表面
を熱酸化したりＣＶＤ法で堆積させたりして形成する。
このＳｉＯ2 膜３２の５ｎｍという膜厚は、リン濃度の
高い多結晶Ｓｉ層３３からリン濃度の低い多結晶Ｓｉ層
３１へリンが拡散するのを抑止することができる膜厚で
あり、しかも、多結晶Ｓｉ層３１と多結晶Ｓｉ層３３と
の間をトンネル電流が流れ得る膜厚である。
を熱酸化したりＣＶＤ法で堆積させたりして形成する。
このＳｉＯ2 膜３２の５ｎｍという膜厚は、リン濃度の
高い多結晶Ｓｉ層３３からリン濃度の低い多結晶Ｓｉ層
３１へリンが拡散するのを抑止することができる膜厚で
あり、しかも、多結晶Ｓｉ層３１と多結晶Ｓｉ層３３と
の間をトンネル電流が流れ得る膜厚である。
【００２７】この様な本具体例では、多結晶Ｓｉ層３１
の結晶粒径が小さく且つ不純物濃度が低いので、メモリ
セル間におけるトンネル電流値の不均一性が小さくて動
作特性が優れており、トンネル電流が局所的に大量に流
れることによるＳｉＯ2 膜１２の絶縁破壊が少なくて信
頼性も高い。
の結晶粒径が小さく且つ不純物濃度が低いので、メモリ
セル間におけるトンネル電流値の不均一性が小さくて動
作特性が優れており、トンネル電流が局所的に大量に流
れることによるＳｉＯ2 膜１２の絶縁破壊が少なくて信
頼性も高い。
【００２８】しかも、多結晶Ｓｉ層３３の結晶粒径が大
きく且つ不純物濃度が高いので、多結晶Ｓｉ層３３の表
面を熱酸化してＯＮＯ膜１７のうちのＳｉＯ2 膜１４を
形成する際に多結晶Ｓｉ層３３の表面に突起部が形成さ
れにくく、この突起部に電界が集中することによるＯＮ
Ｏ膜１７の絶縁破壊が少ないことによっても信頼性が高
い。
きく且つ不純物濃度が高いので、多結晶Ｓｉ層３３の表
面を熱酸化してＯＮＯ膜１７のうちのＳｉＯ2 膜１４を
形成する際に多結晶Ｓｉ層３３の表面に突起部が形成さ
れにくく、この突起部に電界が集中することによるＯＮ
Ｏ膜１７の絶縁破壊が少ないことによっても信頼性が高
い。
【００２９】なお、多結晶Ｓｉ層３１、３３及びＳｉＯ
2 膜３２の膜厚、結晶粒径及び不純物濃度は上記以外の
値でもよく、特に、多結晶Ｓｉ層３１は不純物を全く含
んでいなくてもよい。
2 膜３２の膜厚、結晶粒径及び不純物濃度は上記以外の
値でもよく、特に、多結晶Ｓｉ層３１は不純物を全く含
んでいなくてもよい。
【００３０】
【発明の効果】請求項１の浮遊ゲート型不揮発性半導体
記憶装置では、メモリセル間におけるトンネル電流値の
不均一性が小さいので動作特性が優れており、しかも、
ゲート絶縁膜及び容量結合用絶縁膜の絶縁破壊が少ない
ので信頼性も高い。
記憶装置では、メモリセル間におけるトンネル電流値の
不均一性が小さいので動作特性が優れており、しかも、
ゲート絶縁膜及び容量結合用絶縁膜の絶縁破壊が少ない
ので信頼性も高い。
【００３１】請求項２の浮遊ゲート型不揮発性半導体記
憶装置では、動作に対して影響を及ぼすことなく、浮遊
ゲートのうちでゲート絶縁膜側の不純物濃度を容量結合
用絶縁膜側の不純物濃度よりも低い状態に容易に維持す
ることができるので、優れた動作特性と高い信頼性とを
容易に維持することができる。
憶装置では、動作に対して影響を及ぼすことなく、浮遊
ゲートのうちでゲート絶縁膜側の不純物濃度を容量結合
用絶縁膜側の不純物濃度よりも低い状態に容易に維持す
ることができるので、優れた動作特性と高い信頼性とを
容易に維持することができる。
【００３２】請求項３の浮遊ゲート型不揮発性半導体記
憶装置では、浮遊ゲートを容易に形成することができる
ので、動作特性が優れており且つ信頼性も高いにも拘ら
ず、低コストで製造することができる。
憶装置では、浮遊ゲートを容易に形成することができる
ので、動作特性が優れており且つ信頼性も高いにも拘ら
ず、低コストで製造することができる。
【図１】本願の発明の一具体例の側断面図である。
【図２】本願の発明の一従来例を示しており、（ａ）は
側断面図、（ｂ）は要部の拡大側断面図である。
側断面図、（ｂ）は要部の拡大側断面図である。
１２ ＳｉＯ2 膜 １７ ＯＮＯ膜 ２３ タングステンポリサイド層 ３１ 多結晶Ｓｉ層 ３２ ＳｉＯ2 膜 ３３ 多結晶Ｓｉ層
Claims (3)
- 【請求項１】 ゲート絶縁膜に接している第１の多結晶
半導体層と制御ゲートに対する容量結合用絶縁膜に接し
ている第２の多結晶半導体層とを浮遊ゲートが有してお
り、 前記第１の多結晶半導体層の結晶粒径が前記第２の多結
晶半導体層の結晶粒径よりも小さく、 前記第１の多結晶半導体層の不純物濃度が前記第２の多
結晶半導体層の不純物濃度よりも低いことを特徴とする
浮遊ゲート型不揮発性半導体記憶装置。 - 【請求項２】 前記第２の多結晶半導体層から前記第１
の多結晶半導体層への不純物の拡散を抑止すると共に非
絶縁性である層間膜が前記第１及び第２の多結晶半導体
層同士の間に設けられていることを特徴とする請求項１
記載の浮遊ゲート型不揮発性半導体記憶装置。 - 【請求項３】 多結晶Ｓｉ層が前記第１及び第２の多結
晶半導体層になっており、 トンネル電流の流れ得るＳｉＯ2 膜が前記層間膜になっ
ていることを特徴とする請求項２記載の浮遊ゲート型不
揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207421A JPH0936263A (ja) | 1995-07-21 | 1995-07-21 | 浮遊ゲート型不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207421A JPH0936263A (ja) | 1995-07-21 | 1995-07-21 | 浮遊ゲート型不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936263A true JPH0936263A (ja) | 1997-02-07 |
Family
ID=16539482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7207421A Pending JPH0936263A (ja) | 1995-07-21 | 1995-07-21 | 浮遊ゲート型不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936263A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287915B1 (en) | 1997-11-19 | 2001-09-11 | Nec Corporation | Semiconductor device and manufacturing method therefor |
| US6943074B2 (en) | 1999-04-27 | 2005-09-13 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having a two-layer gate structure and method for manufacturing the same |
| JP2006093327A (ja) * | 2004-09-22 | 2006-04-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7238975B2 (en) | 2003-06-06 | 2007-07-03 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and manufacturing method therefor |
| KR100739953B1 (ko) * | 2006-01-17 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| JP2007242896A (ja) * | 2006-03-08 | 2007-09-20 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
| JP2009164624A (ja) * | 2009-03-09 | 2009-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| US7888204B2 (en) | 2007-08-16 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method of forming nonvolatile memory device having floating gate and related device |
| KR101038398B1 (ko) * | 2008-05-21 | 2011-06-01 | 주식회사 하이닉스반도체 | 반도체 소자의 플로팅 게이트막 형성방법 |
-
1995
- 1995-07-21 JP JP7207421A patent/JPH0936263A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287915B1 (en) | 1997-11-19 | 2001-09-11 | Nec Corporation | Semiconductor device and manufacturing method therefor |
| US6943074B2 (en) | 1999-04-27 | 2005-09-13 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having a two-layer gate structure and method for manufacturing the same |
| US7238975B2 (en) | 2003-06-06 | 2007-07-03 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and manufacturing method therefor |
| US7960230B2 (en) | 2004-09-22 | 2011-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2006093327A (ja) * | 2004-09-22 | 2006-04-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8076711B2 (en) | 2004-09-22 | 2011-12-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US8318561B2 (en) | 2004-09-22 | 2012-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| KR100739953B1 (ko) * | 2006-01-17 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| JP2007242896A (ja) * | 2006-03-08 | 2007-09-20 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
| US7888204B2 (en) | 2007-08-16 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method of forming nonvolatile memory device having floating gate and related device |
| US8497545B2 (en) | 2007-08-16 | 2013-07-30 | Samsung Electronics Co., Ltd. | Method of forming nonvolatile memory device having floating gate and related device |
| KR101038398B1 (ko) * | 2008-05-21 | 2011-06-01 | 주식회사 하이닉스반도체 | 반도체 소자의 플로팅 게이트막 형성방법 |
| JP2009164624A (ja) * | 2009-03-09 | 2009-07-23 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717202B2 (en) | HSG semiconductor capacitor with migration inhibition layer | |
| US6218689B1 (en) | Method for providing a dopant level for polysilicon for flash memory devices | |
| US6417085B1 (en) | Methods of forming a field effect transistor gate construction | |
| JP2515715B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0936263A (ja) | 浮遊ゲート型不揮発性半導体記憶装置 | |
| JP2647034B2 (ja) | 電荷結合素子の製造方法 | |
| US6867097B1 (en) | Method of making a memory cell with polished insulator layer | |
| JPH04326766A (ja) | 半導体装置及びその製造方法 | |
| JP2756886B2 (ja) | 半導体装置およびその製造方法 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| JP2000031305A (ja) | Ａｎｄ型不揮発性半導体記憶装置およびその製造方法 | |
| US5840618A (en) | Method of manufacturing semiconductor device using an amorphous material | |
| JPH10107163A (ja) | 半導体集積回路装置及びその製造方法 | |
| US7118978B2 (en) | Semiconductor device and method for producing the same | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| TWI278041B (en) | Method of manufacturing flash memory device | |
| JP2786041B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH10173074A (ja) | 不揮発性半導体装置 | |
| US20040150108A1 (en) | Low resistance barrier for a microelectronic component and method for fabricating the same | |
| JPH06169082A (ja) | 半導体装置及びその製造方法 | |
| JPH1084053A (ja) | 半導体記憶装置の製造方法 | |
| JP2918098B2 (ja) | 半導体不揮発性メモリ | |
| JPH08288412A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH04357879A (ja) | 不揮発性半導体メモリ | |
| JP2853793B2 (ja) | メモリ素子の製造方法 |