JPH0936288A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0936288A JPH0936288A JP18135795A JP18135795A JPH0936288A JP H0936288 A JPH0936288 A JP H0936288A JP 18135795 A JP18135795 A JP 18135795A JP 18135795 A JP18135795 A JP 18135795A JP H0936288 A JPH0936288 A JP H0936288A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- bending
- lead
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000008188 pellet Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000005452 bending Methods 0.000 claims description 77
- 238000002788 crimping Methods 0.000 claims description 13
- 238000000465 moulding Methods 0.000 abstract description 3
- 230000005855 radiation Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体ペレット電極とリードフレームのインナ
リードとを接合材を介して接合して放熱性を良くしサー
ジ耐量を向上させ、信頼性の高い半導体装置を提供す
る。 【構成】インナリード４の成形曲げ加工を行ない半導体
ペレット電極３上にインナリード４を位置変換するイン
ナリード成形工程と、インナリード４と半導体ペレット
電極３とを圧着接合するインナリード圧着工程および接
合材７を供給するバンプ供給工程とを有し、半導体ペレ
ット電極３とインナリード４を接合材７を介して接合を
可能とした半導体装置の製造方法。
リードとを接合材を介して接合して放熱性を良くしサー
ジ耐量を向上させ、信頼性の高い半導体装置を提供す
る。 【構成】インナリード４の成形曲げ加工を行ない半導体
ペレット電極３上にインナリード４を位置変換するイン
ナリード成形工程と、インナリード４と半導体ペレット
電極３とを圧着接合するインナリード圧着工程および接
合材７を供給するバンプ供給工程とを有し、半導体ペレ
ット電極３とインナリード４を接合材７を介して接合を
可能とした半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】従来の半導体装置の半導体ペレット電極
とインナリードの接合は、特開平１−１８４８５６号公
報に開示されている。この従来の技術は、図１５
（Ａ），（Ｂ），（Ｃ）および図１６（Ａ），（Ｂ），
（Ｃ）に示すように、それぞれ少くともその一端をモー
ルドパッケージ１に支持固定されて並列配置された導電
性弾性材（金属）からなる第１，第２のリード２２，２
３と、第１のリード２２の他端に設けられた半導体ペレ
ット５を搭載するリードフレームアイランド６およびリ
ードフレームアイランド６と対向して配置された第２の
リード２３と一体のインナリード４で挟まれた半導体ペ
レット５を含んでなるというものである。
とインナリードの接合は、特開平１−１８４８５６号公
報に開示されている。この従来の技術は、図１５
（Ａ），（Ｂ），（Ｃ）および図１６（Ａ），（Ｂ），
（Ｃ）に示すように、それぞれ少くともその一端をモー
ルドパッケージ１に支持固定されて並列配置された導電
性弾性材（金属）からなる第１，第２のリード２２，２
３と、第１のリード２２の他端に設けられた半導体ペレ
ット５を搭載するリードフレームアイランド６およびリ
ードフレームアイランド６と対向して配置された第２の
リード２３と一体のインナリード４で挟まれた半導体ペ
レット５を含んでなるというものである。
【０００３】第２のリード２３は、まず、図１６（Ａ）
に示すように、インナリード４の幅の狭い先端部を折り
曲げてアームとする。次に、図１５（Ｂ）および図１６
（Ｂ）に示すように、第２の曲げ工程でもう１箇所折り
曲げて中間部２１を作る。次に、図１５（Ｃ）および図
１６（Ｃ）に示すように、アームをやや下向きに折り曲
げる。リードフレーム状態では第１，第２のリード２
２，２３はタイバー（図示せず）で連結されていて、リ
ードフレームアイランド６とアームとが対峙している。
そこへ半導体ペレット５を狭みインナリード４のばね性
を利用して機械的に接合し、モールドで封止することに
より、図１５に示した半導体装置が得られる。
に示すように、インナリード４の幅の狭い先端部を折り
曲げてアームとする。次に、図１５（Ｂ）および図１６
（Ｂ）に示すように、第２の曲げ工程でもう１箇所折り
曲げて中間部２１を作る。次に、図１５（Ｃ）および図
１６（Ｃ）に示すように、アームをやや下向きに折り曲
げる。リードフレーム状態では第１，第２のリード２
２，２３はタイバー（図示せず）で連結されていて、リ
ードフレームアイランド６とアームとが対峙している。
そこへ半導体ペレット５を狭みインナリード４のばね性
を利用して機械的に接合し、モールドで封止することに
より、図１５に示した半導体装置が得られる。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、インナリードの曲げを行なった後、半
導体ペレットをリードフレームアイランドとインナリー
ド間に挿入するため、挿入工程の機構が複雑となる。ま
た、インナリード曲げ加工も所定の角度を付けて曲げイ
ンナリードを成形する工程の機構も複雑となり、製造設
備の自動化が困難である。また、半導体ペレット電極と
インナリードとの接合もインナリードのばね性を利用し
た機械的接合のため電気的特性，信頼性上大きな問題が
ある。
の製造方法では、インナリードの曲げを行なった後、半
導体ペレットをリードフレームアイランドとインナリー
ド間に挿入するため、挿入工程の機構が複雑となる。ま
た、インナリード曲げ加工も所定の角度を付けて曲げイ
ンナリードを成形する工程の機構も複雑となり、製造設
備の自動化が困難である。また、半導体ペレット電極と
インナリードとの接合もインナリードのばね性を利用し
た機械的接合のため電気的特性，信頼性上大きな問題が
ある。
【０００５】本発明の目的は、インナリードの曲げ加工
の自動化が容易で、かつ半導体ペレット電極とインナリ
ードとの接合が強固で電気的特性，信頼性の優れた半導
体装置の製造方法を提供することにある。
の自動化が容易で、かつ半導体ペレット電極とインナリ
ードとの接合が強固で電気的特性，信頼性の優れた半導
体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、半導体ペット
電極とインナリードとを配線する組立工程を含む半導体
装置の製造方法において、前記組立工程が前記インナリ
ードを第１曲げ位置で直角に第１の曲げ加工を行う工程
と、さらに、前記第１の曲げ位置と平行な第２曲げ位置
でその断面がコの字状又は階段状になるように直角に第
２の曲げ加工を行い前記半導体ペレット上に位置変換す
る工程と、位置変換された前記インナリードを圧着し接
合材を介して前記半導体ペレット電極に接合する工程と
を含むことを特徴とする。
電極とインナリードとを配線する組立工程を含む半導体
装置の製造方法において、前記組立工程が前記インナリ
ードを第１曲げ位置で直角に第１の曲げ加工を行う工程
と、さらに、前記第１の曲げ位置と平行な第２曲げ位置
でその断面がコの字状又は階段状になるように直角に第
２の曲げ加工を行い前記半導体ペレット上に位置変換す
る工程と、位置変換された前記インナリードを圧着し接
合材を介して前記半導体ペレット電極に接合する工程と
を含むことを特徴とする。
【０００７】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【０００８】図１は本発明の半導体装置の組立方法の第
１の実施の形態によるモールド封入後のフープリードフ
レームの平面図、図２は図１のフープリードフレームの
第１例のインナリード部の平面図である。図１に示すよ
うに、本発明の半導体装置の組立方法（以下、組立方法
と記す）の第１の実施の形態によってフープリードフレ
ーム２に形成された半導体装置のモールドパッケージ１
は、１本のリードが１端面から導出された例である。
１の実施の形態によるモールド封入後のフープリードフ
レームの平面図、図２は図１のフープリードフレームの
第１例のインナリード部の平面図である。図１に示すよ
うに、本発明の半導体装置の組立方法（以下、組立方法
と記す）の第１の実施の形態によってフープリードフレ
ーム２に形成された半導体装置のモールドパッケージ１
は、１本のリードが１端面から導出された例である。
【０００９】本発明の組立方法は、図２に示すように、
平行な第１曲げ位置１１と第２曲げ位置１４とを有する
インナリード４が形成されたフープリードフレーム２を
用いて行う。まず、半導体ペレット５をリードフレーム
アイランド６上にボンディングする。次に、パンプ供給
機能部（図示せず）により接合材７を半導体ペレット電
極３上に供給する。この接合材７はあらかじめ半導体ペ
レット電極３上に供給しておいてもよい。
平行な第１曲げ位置１１と第２曲げ位置１４とを有する
インナリード４が形成されたフープリードフレーム２を
用いて行う。まず、半導体ペレット５をリードフレーム
アイランド６上にボンディングする。次に、パンプ供給
機能部（図示せず）により接合材７を半導体ペレット電
極３上に供給する。この接合材７はあらかじめ半導体ペ
レット電極３上に供給しておいてもよい。
【００１０】図３（Ａ），（Ｂ）は図１のフープリード
フレームのインナリードの曲げ加工方法を説明する斜視
図、図４（Ａ）〜（Ｄ）は図３（Ａ）の曲げ加工方法を
説明する工程順に示したインナリード成形機能部の側面
図、図５（Ａ）〜（Ｄ）は図３（Ｂ）の曲げ加工方法を
説明する工程順に示したインナリード成形機能部の側面
図、図６はインナリード圧着機能部の斜視図である。図
２に示したインナリード４を用いての組立方法は、ま
ず、図３（Ａ）に示すインナリード４の第１の曲げ加工
が実施される。第１の曲げ加工は、接合材７供給後、図
４（Ａ）に示すように、レール９，第１曲げ上金型８お
よび第１曲げ下金型１０にて構成される第１インナリー
ド成形機能部のレール９上に半導体ペレット５を搭載し
たインナリード４を載置する。次に、図４（Ｂ）に示す
ように、第１曲げ上金型８が下降し、インナリード４を
レール９とで挟み固定する。次に、図４（Ｃ）に示すよ
うに、第１曲げ下金型１０が上昇し、第１曲げ位置１１
で直角に曲げられる。最後に、第１曲げ上金型８を上昇
させ、第１曲げ下金型１０を下降させ、それぞれを元の
位置に戻すことにより、実施される。
フレームのインナリードの曲げ加工方法を説明する斜視
図、図４（Ａ）〜（Ｄ）は図３（Ａ）の曲げ加工方法を
説明する工程順に示したインナリード成形機能部の側面
図、図５（Ａ）〜（Ｄ）は図３（Ｂ）の曲げ加工方法を
説明する工程順に示したインナリード成形機能部の側面
図、図６はインナリード圧着機能部の斜視図である。図
２に示したインナリード４を用いての組立方法は、ま
ず、図３（Ａ）に示すインナリード４の第１の曲げ加工
が実施される。第１の曲げ加工は、接合材７供給後、図
４（Ａ）に示すように、レール９，第１曲げ上金型８お
よび第１曲げ下金型１０にて構成される第１インナリー
ド成形機能部のレール９上に半導体ペレット５を搭載し
たインナリード４を載置する。次に、図４（Ｂ）に示す
ように、第１曲げ上金型８が下降し、インナリード４を
レール９とで挟み固定する。次に、図４（Ｃ）に示すよ
うに、第１曲げ下金型１０が上昇し、第１曲げ位置１１
で直角に曲げられる。最後に、第１曲げ上金型８を上昇
させ、第１曲げ下金型１０を下降させ、それぞれを元の
位置に戻すことにより、実施される。
【００１１】引き続いて、図３（Ｂ）に示すインナリー
ド４の第２の曲げ加工が実施される。第１の曲げ加工実
施後、図５（Ａ）に示すように、レール９，第２曲げ上
金型１２および第２曲げ下金型１３にて構成される第２
インナリード成形機能部のレール９上に第１の曲げ加工
が実施されたインナリード４を載置する。次に、図５
（Ｂ）に示すように、第２曲げ上金型１２が下降し、イ
ンナリード４をレール９とで挟み固定する。次に、図５
（Ｃ）に示すように、第２曲げ下金型１３が上昇し、第
２曲げ位置１４で直角に曲げられる。曲げられたインナ
リード４は、半導体ペレット電極３上に位置変換され
る。最後に、図５（Ｄ）に示すように、第２曲げ上金型
１２を上昇させ、第２曲げ下金型１３を下降させ、それ
ぞれを元の位置に戻すことにより実施される。
ド４の第２の曲げ加工が実施される。第１の曲げ加工実
施後、図５（Ａ）に示すように、レール９，第２曲げ上
金型１２および第２曲げ下金型１３にて構成される第２
インナリード成形機能部のレール９上に第１の曲げ加工
が実施されたインナリード４を載置する。次に、図５
（Ｂ）に示すように、第２曲げ上金型１２が下降し、イ
ンナリード４をレール９とで挟み固定する。次に、図５
（Ｃ）に示すように、第２曲げ下金型１３が上昇し、第
２曲げ位置１４で直角に曲げられる。曲げられたインナ
リード４は、半導体ペレット電極３上に位置変換され
る。最後に、図５（Ｄ）に示すように、第２曲げ上金型
１２を上昇させ、第２曲げ下金型１３を下降させ、それ
ぞれを元の位置に戻すことにより実施される。
【００１２】第２曲げ加工後、図６に示すように、イン
ナリード圧着機能部の圧着ツール１５にて圧着し、半導
体ペレット電極３とインナリード４とを接合材７を介し
て接合する。この時、フープリードフレーム２はピッチ
送りされ、ダイボンディング供給部による接着材７の供
給，インナリード成形機能部によるインナリード４の曲
げ加工およびインナリード圧着機能部による圧着接合
は、同時処理される。
ナリード圧着機能部の圧着ツール１５にて圧着し、半導
体ペレット電極３とインナリード４とを接合材７を介し
て接合する。この時、フープリードフレーム２はピッチ
送りされ、ダイボンディング供給部による接着材７の供
給，インナリード成形機能部によるインナリード４の曲
げ加工およびインナリード圧着機能部による圧着接合
は、同時処理される。
【００１３】図７は本発明の組立方法に用いるフープリ
ードフレームの第２の例のインナリードの斜視図、図８
は図７のインナリード成形機能部の斜視図、図９（Ａ）
〜（Ｄ）は図７の曲げ加工方法を説明する工程順に示し
たインナリード成形機能部の側面図である。図７に示す
ように、第２の例のインナリード４は、図１に示すフー
プリードフレーム２と同様１本のリードが１端面から導
出され、横方向インナリード１８が形成されてその領域
内に平行な２本の曲げ位置２０を有している。
ードフレームの第２の例のインナリードの斜視図、図８
は図７のインナリード成形機能部の斜視図、図９（Ａ）
〜（Ｄ）は図７の曲げ加工方法を説明する工程順に示し
たインナリード成形機能部の側面図である。図７に示す
ように、第２の例のインナリード４は、図１に示すフー
プリードフレーム２と同様１本のリードが１端面から導
出され、横方向インナリード１８が形成されてその領域
内に平行な２本の曲げ位置２０を有している。
【００１４】このフープリードフレームの第２例を用い
た組立方法は、図７に示す横方向インナリード１８を有
するインナリード４を用い、図８に示すレール９，曲げ
上金型１６および曲げ下金型１７によって構成されるイ
ンナリード成形機能部によって一工程で曲げ加工を行
う。まず、図９（Ａ）に示すように、半導体ペレット５
のボンディング後、半導体ペレット電極３上に接着材７
を供給したインナリード４をレール９上に載置する。
た組立方法は、図７に示す横方向インナリード１８を有
するインナリード４を用い、図８に示すレール９，曲げ
上金型１６および曲げ下金型１７によって構成されるイ
ンナリード成形機能部によって一工程で曲げ加工を行
う。まず、図９（Ａ）に示すように、半導体ペレット５
のボンディング後、半導体ペレット電極３上に接着材７
を供給したインナリード４をレール９上に載置する。
【００１５】次に、図９（Ｂ）に示すように、曲げ上金
型１６が下降し、インナリード４をレール９とで狭み固
定する。次に、図９（Ｃ）に示すように、曲げ下金型１
７が上昇し、図８に示すように、横方向インナリード１
８の２つの曲げ位置２０で１回成形曲げでそれぞれ直角
に曲げられる。曲げられたインナリード４は、半導体ペ
レット５上に位置変換される。次に、曲げ上金型１６を
上昇させ、曲げ下金型１７を下降させてそれぞれを元の
位置に戻す。最後に、図６に示すように、インナリード
圧着機能部の圧着ツール１５にて圧着し、半導体ペレッ
ト電極３とインナリード４とを接合材７を介して接合す
る。
型１６が下降し、インナリード４をレール９とで狭み固
定する。次に、図９（Ｃ）に示すように、曲げ下金型１
７が上昇し、図８に示すように、横方向インナリード１
８の２つの曲げ位置２０で１回成形曲げでそれぞれ直角
に曲げられる。曲げられたインナリード４は、半導体ペ
レット５上に位置変換される。次に、曲げ上金型１６を
上昇させ、曲げ下金型１７を下降させてそれぞれを元の
位置に戻す。最後に、図６に示すように、インナリード
圧着機能部の圧着ツール１５にて圧着し、半導体ペレッ
ト電極３とインナリード４とを接合材７を介して接合す
る。
【００１６】図１０は本発明の組立方法に用いるフープ
リードフレームの第３例のインナリードの斜視図であ
る。図１０に示すように、第３例のインナリードは縦方
向インナリード１９が形成されてその領域内に平行な２
本の曲げ位置を有している。このインナリードも第２例
のインナリードと同様一工程で曲げ加工ができる。
リードフレームの第３例のインナリードの斜視図であ
る。図１０に示すように、第３例のインナリードは縦方
向インナリード１９が形成されてその領域内に平行な２
本の曲げ位置を有している。このインナリードも第２例
のインナリードと同様一工程で曲げ加工ができる。
【００１７】図１１（Ａ）〜（Ｃ）は本発明の組立方法
によるインナリードの他の形状を示す側面図である。こ
のインナリード４の形状は、図１１（Ａ）〜（Ｃ）に示
すように、半導体装置の品種により、リードフレームア
イランド６，インナリード４の位置，大きさ等が異な
り、それに応じて位置変換距離の大，小が異なるので、
必要に応じて曲げ位置２０の増，減および形状を変化さ
せそれぞれの品種に対応できる。
によるインナリードの他の形状を示す側面図である。こ
のインナリード４の形状は、図１１（Ａ）〜（Ｃ）に示
すように、半導体装置の品種により、リードフレームア
イランド６，インナリード４の位置，大きさ等が異な
り、それに応じて位置変換距離の大，小が異なるので、
必要に応じて曲げ位置２０の増，減および形状を変化さ
せそれぞれの品種に対応できる。
【００１８】図１２は本発明の組立方法の第２の実施の
形態によるモールド封止後のフープリードフレームの平
面図、図１３は図１２のフープリードフレームの一例の
インナリード部の平面図である。図１２に示すように、
本発明の組立方法によってフープリードフレームに形成
された半導体装置のモールドパッケージ１は、一端面か
ら２本のリードが導出された例である。
形態によるモールド封止後のフープリードフレームの平
面図、図１３は図１２のフープリードフレームの一例の
インナリード部の平面図である。図１２に示すように、
本発明の組立方法によってフープリードフレームに形成
された半導体装置のモールドパッケージ１は、一端面か
ら２本のリードが導出された例である。
【００１９】この組立方法は、図１３に示すように、平
行な第１曲げ加工位置１１と第２曲げ加工位置１４を有
する２本のインナリード４がリートフレームアイランド
６の中心線に対して対称に配置されたフープリードフレ
ーム２を用いて行う。
行な第１曲げ加工位置１１と第２曲げ加工位置１４を有
する２本のインナリード４がリートフレームアイランド
６の中心線に対して対称に配置されたフープリードフレ
ーム２を用いて行う。
【００２０】図１４（Ａ），（Ｂ）は図１２のフープリ
ードフレームのインナリードの曲げ加工方法を説明する
工程順に示したインナリード成形機能部の側面図であ
る。図１３に示したインナリード４を用いての組立方法
は、接合材７を半導体ペレット電極３上に供給後、ま
ず、図１４（Ａ）に示すように、図１３に示す２本のイ
ンナリード４を第１インナリード成形機能部の第１曲げ
上金型８が下降しインナリード４とレール９とで固定す
る。次に、第１曲げ金型１０が上昇し２本のインナリー
ド４を第１曲げ位置１１で同時に直角に曲げられる。次
に、図１４（Ｂ）に示すように、第２インナリード成形
機能部の第２曲げ上金型１２が下降しインナリード４を
レール９とで固定する。次に、第２曲げ下金型１３が上
昇し、２本のインナリード４を第２曲げ位置１４で同時
に直角に曲げられ２本のインナリード４は半導体ペレッ
ト電極３上に位置変換される。次に、図６に示すインナ
リード圧着機能部の圧着ツール１５にて圧着し半導体ペ
レット電極３と２本のインナリード４を接合材７を介し
て接合する。
ードフレームのインナリードの曲げ加工方法を説明する
工程順に示したインナリード成形機能部の側面図であ
る。図１３に示したインナリード４を用いての組立方法
は、接合材７を半導体ペレット電極３上に供給後、ま
ず、図１４（Ａ）に示すように、図１３に示す２本のイ
ンナリード４を第１インナリード成形機能部の第１曲げ
上金型８が下降しインナリード４とレール９とで固定す
る。次に、第１曲げ金型１０が上昇し２本のインナリー
ド４を第１曲げ位置１１で同時に直角に曲げられる。次
に、図１４（Ｂ）に示すように、第２インナリード成形
機能部の第２曲げ上金型１２が下降しインナリード４を
レール９とで固定する。次に、第２曲げ下金型１３が上
昇し、２本のインナリード４を第２曲げ位置１４で同時
に直角に曲げられ２本のインナリード４は半導体ペレッ
ト電極３上に位置変換される。次に、図６に示すインナ
リード圧着機能部の圧着ツール１５にて圧着し半導体ペ
レット電極３と２本のインナリード４を接合材７を介し
て接合する。
【００２１】
【発明の効果】以上説明したように本発明は、リードフ
レームのインナリードの成形曲げを行ない、半導体ペレ
ット電極上にインナリードを位置変換する複数のインナ
リード成形工程とインナリードと半導体ペレット電極と
を圧着接合するインナリード圧着工程および接合材を供
給するバンプ供給工程を有し、半導体ペレット電極とイ
ンナリードを接合材を介して接合できる機構にしたの
で、半導体装置の放熱性が良くなりサージ耐量の向上，
それぞれの工程の簡略化による設備の自動化およびワイ
ヤボンダが不要となり製造設備のコスト，フロアの削
減，半導体装置製造コスト低減という効果を有する。
レームのインナリードの成形曲げを行ない、半導体ペレ
ット電極上にインナリードを位置変換する複数のインナ
リード成形工程とインナリードと半導体ペレット電極と
を圧着接合するインナリード圧着工程および接合材を供
給するバンプ供給工程を有し、半導体ペレット電極とイ
ンナリードを接合材を介して接合できる機構にしたの
で、半導体装置の放熱性が良くなりサージ耐量の向上，
それぞれの工程の簡略化による設備の自動化およびワイ
ヤボンダが不要となり製造設備のコスト，フロアの削
減，半導体装置製造コスト低減という効果を有する。
【図１】本発明の半導体装置の組立方法の第１の実施の
形態によるモールド封入後のフープリードフレームの平
面図である。
形態によるモールド封入後のフープリードフレームの平
面図である。
【図２】図１のフープリードフレームの第１例のインナ
リード部の平面図である。
リード部の平面図である。
【図３】（Ａ），（Ｂ）は図１のフープリードフレーム
のインナリード曲げ加工方法を説明する斜視図である。
のインナリード曲げ加工方法を説明する斜視図である。
【図４】（Ａ）〜（Ｄ）は図３（Ａ）の曲げ加工方法を
説明する工程順に示したインナリード成形機能部の側面
図である。
説明する工程順に示したインナリード成形機能部の側面
図である。
【図５】（Ａ）〜（Ｄ）は図３（Ｂ）の曲げ加工方法を
説明する工程順に示したインナリード成形機能部の側面
図である。
説明する工程順に示したインナリード成形機能部の側面
図である。
【図６】図３のインナリード圧着機能部の斜視図であ
る。
る。
【図７】本発明の組立方法に用いるフープリードフレー
ムの第２例のインナリードの斜視図である。
ムの第２例のインナリードの斜視図である。
【図８】図７のインナリード成形機能部の斜視図であ
る。
る。
【図９】（Ａ）〜（Ｄ）は図７の曲げ加工方法を説明す
る工程順に示したインナリード成形機能部の側面図であ
る。
る工程順に示したインナリード成形機能部の側面図であ
る。
【図１０】本発明の組立方法に用いるフープリードフレ
ームの第３例のインナリードの斜視図である。
ームの第３例のインナリードの斜視図である。
【図１１】（Ａ）〜（Ｃ）は本発明の組立方法に用いる
インナリードの他の形状を示す側面図である。
インナリードの他の形状を示す側面図である。
【図１２】本発明の組立方法の第２の実施の形態による
モールド封入後のフープリードフレームの平面図であ
る。
モールド封入後のフープリードフレームの平面図であ
る。
【図１３】図１２のフープリードフレームの一例のイン
ナリード部の平面図である。
ナリード部の平面図である。
【図１４】（Ａ），（Ｂ）は、図１２のフープリードフ
レームのインナリードの曲げ加工方法を説明する工程順
に示したインナリード成形機能部の側面図である。
レームのインナリードの曲げ加工方法を説明する工程順
に示したインナリード成形機能部の側面図である。
【図１５】（Ａ），（Ｂ）および（Ｃ）はそれぞれ従来
の半導体ペレット電極とインナリードの接合方法を説明
するモールドパッケージの正面図，底面図および側面図
である。
の半導体ペレット電極とインナリードの接合方法を説明
するモールドパッケージの正面図，底面図および側面図
である。
【図１６】（Ａ）〜（Ｃ）は図１５の第２のリードの加
工方法を説明する工程順に示した平面図である。
工方法を説明する工程順に示した平面図である。
１ モールドパッケージ ２ フープリードフレーム ３ 半導体ペレット電極 ４ インナリード ５ 半導体ペレット ６ リードフレームアイランド ７ 接合材 ８ 第１曲げ上金型 ９ レール １０ 第１曲げ下金型 １１ 第１曲げ位置 １２ 第２曲げ上金型 １３ 第２曲げ下金型 １４ 第２曲げ位置 １５ 圧着ツール １６ 曲げ上金型 １７ 曲げ下金型 １８ 横方向インナリード １９ 縦方向インナリード ２０ 曲げ位置 ２１ 中間部 ２２ 第１のリード ２３ 第２のリード
Claims (4)
- 【請求項１】 リードフレームのアイランド上に載置さ
れた半導体ペレットの電極と前記リードフレームのイン
ナリードとを配線する組立工程を含む半導体装置の製造
方法において、前記組立工程が、前記インナリードを第
１曲げ位置で直角に第１の曲げ加工を行う工程と、さら
に、第２曲げ位置で直角に第２の曲げ加工を行って前記
インナリードの端部を前記半導体ペレット上に位置変換
する工程と、位置変換された前記インナリードの端部を
接合材を介して前記半導体ペレット電極に圧着し接合す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第１曲げ位置と第２曲げ位置が平行
に形成されていることを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】 前記第１曲げ位置と第２曲げ位置は、そ
の断面がコの字形になるように形成されていることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記第１曲げ位置と第２曲げ位置は、そ
の断面が階段状になるように形成されていることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7181357A JP2743876B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7181357A JP2743876B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936288A true JPH0936288A (ja) | 1997-02-07 |
| JP2743876B2 JP2743876B2 (ja) | 1998-04-22 |
Family
ID=16099312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7181357A Expired - Lifetime JP2743876B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743876B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237358A (ja) * | 2000-02-21 | 2001-08-31 | Rohm Co Ltd | パッケージ型二端子半導体装置の構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
| JPH077111A (ja) * | 1993-06-15 | 1995-01-10 | Mitsubishi Electric Corp | 半導体装置用表面実装型パッケージ |
-
1995
- 1995-07-18 JP JP7181357A patent/JP2743876B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
| JPH077111A (ja) * | 1993-06-15 | 1995-01-10 | Mitsubishi Electric Corp | 半導体装置用表面実装型パッケージ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237358A (ja) * | 2000-02-21 | 2001-08-31 | Rohm Co Ltd | パッケージ型二端子半導体装置の構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2743876B2 (ja) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| CN1312748C (zh) | 制造半导体集成电路器件的方法 | |
| KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
| US6516516B1 (en) | Semiconductor chip package having clip-type outlead and fabrication method of same | |
| US6495773B1 (en) | Wire bonded device with ball-shaped bonds | |
| JP4095827B2 (ja) | 半導体装置 | |
| JPH11345915A (ja) | スタックパッケ―ジ及びその製造方法 | |
| US6291262B1 (en) | Surface mount TO-220 package and process for the manufacture thereof | |
| JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5506174A (en) | Automated assembly of semiconductor devices using a pair of lead frames | |
| US20030003627A1 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| JPH11121543A (ja) | チップスケールパッケージ | |
| CN1169032A (zh) | 引线框架和半导体封装 | |
| US20070130759A1 (en) | Semiconductor device package leadframe formed from multiple metal layers | |
| US20070034996A1 (en) | System and Method for Forming One or More Integrated Circuit Packages Using a Flexible Leadframe Structure | |
| US11817374B2 (en) | Electronic device with exposed tie bar | |
| JP2005019778A (ja) | ワイヤボンディング方法 | |
| JP2743876B2 (ja) | 半導体装置の製造方法 | |
| JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| WO2006112393A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3578236B2 (ja) | チップ型半導体装置の製造方法 | |
| JP2859057B2 (ja) | リードフレーム | |
| JP3127104B2 (ja) | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 | |
| JPH0525236Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |