JPH11345915A - スタックパッケ―ジ及びその製造方法 - Google Patents

スタックパッケ―ジ及びその製造方法

Info

Publication number
JPH11345915A
JPH11345915A JP11134827A JP13482799A JPH11345915A JP H11345915 A JPH11345915 A JP H11345915A JP 11134827 A JP11134827 A JP 11134827A JP 13482799 A JP13482799 A JP 13482799A JP H11345915 A JPH11345915 A JP H11345915A
Authority
JP
Japan
Prior art keywords
lead
lead frame
stack package
leads
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11134827A
Other languages
English (en)
Other versions
JP4294161B2 (ja
Inventor
Myung G Park
明 根 朴
Shoshun Boku
昌 濬 朴
Nam Su Lee
男 秀 李
Kyokichi Haku
享 吉 白
Rinka Sai
倫 華 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH11345915A publication Critical patent/JPH11345915A/ja
Application granted granted Critical
Publication of JP4294161B2 publication Critical patent/JP4294161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 一般の樹脂モールド型半導体パッケージを製
造する工程と材料をそのまま用いて製造可能であり、パ
ッケージ開発は勿論、大量生産に適用することが容易
で、製造費用を著しく低減できるスタックパッケージ及
びその製造方法を提供する。 【解決手段】 上下に離間し配置された少なくとも２個
以上の半導体チップを含む。各半導体チップには中央部
に沿って多数のボンディングパッドを形成する。各半導
体チップのボンディングパッド形成面に、第１及び第２
リードフレームのインナーリードを取り付ける。各リー
ドフレームのインナーリードは金属ワイヤによって各ボ
ンディングパッドに電気的に連結する。第１リードフレ
ームのインナーリードはまた第２リードフレームに電気
的に連結する。第１及び第２リードフレーム間の連結部
と第２リードフレームのアウターリードが露出するよう
に、全体を封止剤でモールドする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ、
特に少なくとも２個以上の半導体チップを積層して一つ
のパッケージからなるスタックパッケージ及びその製造
方法に関する。
【０００２】
【従来の技術】近年、メモリチップ容量の増大化が盛ん
に進められている。現在においては、１２８ＭＤＲＡＭ
の量産段階にあり、２５６ＭＤＲＡＭの量産も視野に入
っている。
【０００３】一般的に、メモリチップ容量の増大、則ち
高集積化の達成方法として、限定された半導体チップの
空間内に多数のセルを形成する技術が開示されている。
このような方法は、精密な微細線幅が要求される等、高
い難度の技術及び長い開発時間が必要である。したがっ
て、最近においては、簡単に高集積化が達成できるスタ
ッキング（Stacking）技術が開発され、これに対する研
究が盛んに行なわれいる。
【０００４】半導体業界におけるスタッキングとは、少
なくとも二つ以上の半導体チップを垂直に積上げてメモ
リ容量を倍加させる技術である。こうしたスタッキング
によれば、例えば２個の６４Ｍ級ＤＲＡＭ素子を積層し
て１２８Ｍ級ＤＲＡＭを形成し、あるいは２個の１２８
Ｍ級ＤＲＡＭ素子を積層して２５６Ｍ級ＤＲＡＭを構成
することができる。
【０００５】スタッキングには、上述した様な半導体素
子レベルでのスタッキング以外にもパッケージレベルで
のスタッキングとモジュールレベルでのスタッキングな
どがある。
【０００６】パッケージレベルでのスタッキングは、製
造されたパッケージを２〜３層またはその以上に積上げ
てスタッキングする方式であって、費用面で非常に有利
なスタックパッケージが構成できる。こうしたパッケー
ジレベルでのスタックパッケージは、予め注文型で作ら
れたパッケージを、その該当リード同士が一対一になる
ように連結する方式、及び標準パッケージを、サイドレ
ール（side rail ）またはこれと類似しているアクセサ
リーを用いて連結する方式がある。
【０００７】前記の様なパッケージレベルでのスタッキ
ングによるパッケージの典型的な例を図１及び図２に示
す。これを簡単に説明すれば次の通りである。同図に示
すように、上部パッケージ１の下面と下部パッケージ
１′の上面とを当接させて積層される。そして、各パッ
ケージ１、１′の両側に突出したリード１ａ、１ａ′を
連結している。図示の例では、２個のパッケージが積層
された構造であるが、その以上に積層することもでき
る。また、積層された各パッケージのリードは、サイド
レールまたはこれと類似する補助アクセサリーにより連
結することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
たようなパッケージレベルでのスタックパッケージは、
２個以上のパッケージを積層して構成するので、パッケ
ージの見かけ（容積）が大きくなり、取扱が難しく、か
つ追加工程〔主にモールド(molding)とフォーミング(fo
rming)工程で追加されるか、変形される〕の問題があ
る。特に、フォーミング工程以後にもリードをさらに変
形させ、スタックできる場合がある。しかしながら、こ
の場合、リード幅または空間によって作業条件が劣るこ
とになり、スタックできないことがある。
【０００９】一方、前記の様なパッケージレベルでのス
タックパッケージが持つ諸問題点を解決するために、一
つのパッケージ内に少なくとも２個以上の半導体チップ
を備えて構成したスタックパッケージが、特開昭６２−
８５２９号、特開昭６２−１３１５５５号、特開昭６２
−１１９９５２号及び特開昭６３−１２１４４５号の各
公報に開示されているが、これらは各々次の様な問題を
有している。
【００１０】前記特開昭６２−８５２９号及び特開昭６
２−１３１５５５号公報記載のスタックパッケージは、
ＴＡＢの両側に半導体チップを搭載した構造を持つ。こ
のような構造では、半導体チップの一側に配置されたボ
ンディングパッドとリードフレームが金属ワイヤによっ
て連結する先行ワイヤボンディング工程を行った後、他
側のボンディングパッドとリードフレームが金属ワイヤ
によって連結する後続ワイヤボンディング工程が行なわ
れる。ところが、後続ワイヤボンディング工程時におい
て、先行工程で予め連結した状態の金属ワイヤに傷つけ
る場合が多かった。
【００１１】前記、特開昭６３−１２４４５０号公報記
載のスタックパッケージは、２段のリードフレームを封
止剤でモールドする構造を持つ。ところで、現在用いら
れているモールド方法のトランスファーモールド方法で
は、前記構造を持つスタックパッケージを大量に製造す
ることが難いという問題がある。
【００１２】前記、特開昭６２−１１９９５２号公報記
載のスタックパッケージは、パッケージ内部でリードフ
レームを接合して一体とする構造を持つ。ところで、モ
ールド前に、リードフレーム間を連結するためのリード
フレームの成形が難いという問題がある。また、この様
な構造は、パッケージ厚が厚くなるので、高集積化に逆
行するという問題がある。
【００１３】本発明は前記問題を解決するために創案さ
れたものであり、その目的は、一般の樹脂モールド型半
導体パッケージを製造する技術と材料をそのまま用い、
少なくとも２個以上の半導体チップを一つのパッケージ
で構成し、高集積化がなされて容量が倍加しても、パッ
ケージの見かけが大きくならず、また、製造費用が低減
でき、量産性が良好であり、電気的な特性が優秀なスタ
ックパッケージ及びその製造方法を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明によるスタックパ
ッケージは、上下に離間し配置された少なくとも２個以
上の半導体チップを含む。前記各半導体チップには、中
央部に沿って多数のボンディングパッドを形成する。各
半導体チップのボンディングパッド形成面に、第１及び
第２リードフレームのインナーリードを取り付ける。各
リードフレームのインナーリードは金属ワイヤによって
各ボンディングパッドに電気的に連結する。第１リード
フレームのインナーリードはまた第２リードフレームに
電気的に連結する。第１及び第２リードフレーム間の連
結部と第２リードフレームのアウターリードが露出する
ように、全体を封止剤でモールドする。
【００１５】ここで、第１及び第２半導体チップは、こ
れらのボンディングパッド形成面が向き合うように配置
したり、あるいはその裏面が当接するように配置するこ
とができる。また、ボンディングパッド形成面は、上部
または下部に向かうように配置する事もできる。そし
て、それぞれのリードフレームのインナーリードは、金
属ワイヤとのショット防止のため、適切にアップセット
及び／又はダウンセットする事もできる。
【００１６】また、第１リードフレームの外端部が連結
する封止剤の外部の第２リードフレーム部分に、両リー
ドフレームの電気的な接続を補助する半田ジョイントを
形成する。第２リードフレームに連結する第１リードフ
レームの外端部には、第２リードフレームとのより広い
接触面積を確保するための、半円型、円形または四角形
の接続孔を形成する。そして、第１リードフレームの幅
は、各リードフレームのミスマッチ（mismatch）に対応
できるように、第２リードフレームの幅よりも短いのが
望ましい。
【００１７】上述した様な構造からなるスタックパッケ
ージを製造する方法は、次の通りである。まず、中央部
に多数のボンディングパッドを一定間隔に配列した少な
くとも２個以上の半導体チップを製造及び用意する。各
半導体チップの外部への信号伝達経路をなす２個のリー
ドフレームを作製及び用意する。各半導体チップのボン
ディングパッド形成面に、各リードフレームのインナー
リードを取り付ける。各リードフレームのインナーリー
ドとボンディングパッドとが金属ワイヤにより電気的に
連結する。第１リードフレームの外端部と第２リードフ
レームが接触される部分に、伝導性接着物質をコーティ
ングした後、各々を当接して伝導性接着物質の鎔融点温
度で加熱し接合させる。第２リードフレームのアウター
リードが露出するように、全体を封止剤でモールドす
る。
【００１８】以上のような本発明によれば、一つのパッ
ケージ内に少なくとも２個以上の半導体チップが形成で
きるので、パッケージの高集積化を図ることができ、ま
た、一般の樹脂モールド型半導体パッケージの製造工程
を用いて製造できるので、製造費用を低減することがで
きるとともに、大量生産が容易になる。
【００１９】
【発明の実施の形態】本発明の実施例を図面を参照して
詳細に説明する。先ず、各図に示す符号１０及び１０′
は半導体チップ、２０及び２０′はリードフレーム、３
０及び３０′は接着テープ、４０及び４０′は金属ワイ
ヤ、５０は封止剤、６０は伝導性接着物質である。
【００２０】図３及び図４に示すように、２個の半導体
チップ１０、１０′は、そのボンディングパッド１０
ａ、１０ａ′形成面が対向するように、一定間隔を維持
して上下に配置される。第１及び第２半導体チップ１
０、１０′のボンディングパッド形成面１０ａ、１０
ａ′、すなわち上部に配置された第１半導体チップ１０
の下部面と、下部に配置された第２半導体チップ１０′
の上部面とに、第１及び第２リードフレーム２０、２
０′を接着テープ３０、３０′でそれぞれ取り付ける。
また、第１及び第２リードフレーム２０、２０′のイン
ナーリード２１、２１′が、金属ワイヤ４０、４０′に
より該当ボンディングパッド１０ａ、１０ａ′に電気的
に連結される。そして、第１リードフレーム２０の外端
部と第２リードフレーム２０′のアウターリード２２′
が露出するように、全体を封止剤５０でモールドする。
【００２１】各半導体チップ１０、１０′のボンディン
グパッド１０ａ、１０ａ′は、図７及び図８に示すよう
に、各半導体チップ１０、１０′の中央部に、その長さ
方向に沿って一定間隔に形成する。
【００２２】そして、図５及び図６に示すように、第１
リードフレーム２０はアウターリードがない多数のイン
ナーリード２１のみを持つ。これに対し、第２リードフ
レーム２０′はインナーリード２１′と、これから延び
て封止剤５０の外側に突出するアウターリード２２′と
を持つ。一方、同図で説明しない符号２３及び２３′は
各リードフレーム２０、２０′を連結するダムバー（da
mbar）である。
【００２３】この様な第１及び第２リードフレーム２
０、２０′は、図３に示すように、その各インナーリー
ド２１、２１′が接触することにより電気的に連結され
る。これにより、所定の電気信号が一つの経路を構成す
る各リードフレーム２０、２０′を通じて、各半導体チ
ップ１０、１０′の該当ボンディングパッド１０ａ、１
０ａ′で入出力が行なわれる。
【００２４】また、第１リードフレーム２０のインナー
リード２１は部分的にアップセットされ、第２リードフ
レーム２０′のインナーリード２１′は部分的にダウン
セットされて、所定の大きさの空間を提供することにな
る。この空間は、リードフレーム２０、２０′と金属ワ
イヤ４０、４０′との間のショット発生を防止する。
【００２５】一方、前記構造のスタックパッケージが所
望の動作特性を持つには、各リードフレーム２０、２
０′間の電気的接続の信頼性が確保される必要がある。
このために、本発明では、各インナーリード２１、２
１′の接触面に伝導性接着物質６０を挟み込む。また、
図３及び図１２に示すように、封止剤５０から露出した
第１リードフレーム２０のインナーリード２１の外端部
２１ａと接触する第２リードフレーム２０′部分に半田
ジョイント６０′を融着させる。さらに、第１リードフ
レーム２０のインナーリード２１の外端部２１ａに、図
１３、図１４及び図１５に示すように、半円型、四角形
または円形の接続孔２１ｂを形成する。この接続孔２１
ｂは、前記半田ジョイント６０′またはインジウムメッ
キ時に、外端部２１ａの表面積を広げるように作用し、
これにより、両リードフレーム２０、２０′間の電気的
な接続をより確実なものとする。
【００２６】以下、前記構造を持つ実施例１によるスタ
ックパッケージの製造方法を、図１６に示すフロー図を
参照して説明する。本発明のスタックパッケージの製造
方法は、一般の樹脂モールド型半導体パッケージを製造
する方法と同様な工程及び材料をそのまま用いることに
なる。したがって、他のスタックパッケージに比べて製
造費用が著しく低減するという利点がある。
【００２７】かかる方法として、まず、中央部に多数の
ボンディングパッドが一定間隔に形成された、少なくと
も２個以上の半導体チップを製造及び用意する段階を含
む。また、各半導体チップの外部への信号伝達経路をな
す２個のリードフレームを作製及び用意する。各半導体
チップのボンディングパッド形成面に、各リードフレー
ムのインナーリードを取り付ける。各リードフレームの
インナーリードとボンディングパッドとが金属ワイヤに
より電気的に連結される。第１リードフレームの外端部
と第２リードフレームが接触する部分に、伝導性接着物
質をコーティングした後、各々を当接して伝導性接着物
質の溶融点温度で加熱，圧着し接合させる。第２リード
フレームのアウターリードが露出するように、全体を封
止剤でモールドする。次に、第１及び第２リードフレー
ムのダムバーを同時に切断し、リードメッキを行なった
後、第２リードフレームのアウターリードが所定形状に
曲折して形成する段階を行うと、図３に示す様なスタッ
クパッケージが完成する。前記方法を段階的にその特徴
部分だけを重点的に説明すると次の通りである。
【００２８】まず、第１及び第２リードフレーム２０、
２０′は、図５及び図６に示すように、それぞれの形状
が互いに異なる。則ち、前述したように、本発明のスタ
ックパッケージでは、アウターリードは第２リードフレ
ーム２０′のものを用いるために、第１リードフレーム
２０にはアウターリードがないインナーリードとダムバ
ー２３のみとなる。また、具体的には図示しないが、第
１リードフレーム２０のサイドレール孔は、これをかえ
した時、第２リードフレーム２０′のサイドレール孔と
一致するように製作する。モールド工程に用いる孔は、
第１及び第２リードフレーム２０、２０′を一致させる
ために同一径で製作する。トリム／フォーミング工程に
用いる孔は、作業途中の干渉防止のために、第１リード
フレーム２０の孔が、第２リードフレーム２０′の孔よ
りも十分に大きく製作する。そして、第１及び第２リー
ドフレーム２０、２０′のアップセット及び／またはダ
ウンセットは、ともに６〜８ｍｉｌ程度を与える。ま
た、モールド時、第１リードフレーム２０と第２リード
フレーム２０′のミスマッチを考慮して、第１リードフ
レーム２０の幅を第２リードフレーム２０′の幅よりも
約３ｍｉｌ程度小さく製作する。
【００２９】上述したように、半導体チップ１０、１
０′とリードフレーム２０、２０′を用意した後、図５
及び図６に示すように、各リードフレーム２０、２０′
に半導体チップ１０、１０′をそれぞれ取り付けるダイ
接着工程を行う。
【００３０】この後、半導体チップ１０、１０′とリー
ドフレーム２０、２０′のインナーリード２１、２１′
とが、金属ワイヤ４０、４０′により電気的に接続する
ワイヤボンディング工程を行う。この際、第１リードフ
レーム２０はリバースワイヤボンディングを、第２リー
ドフレーム２０′は正常なワイヤボンディングを行う。
その理由は、本実施例１によるスタックパッケージで、
各半導体チップ１０、１０′が、そのボンディングパッ
ド１０ａ、１０ａ′の形成面が向き合うように配置され
るからである。すなわち、もし、各半導体チップ１０、
１０′に対するワイヤボンディングをともに正常に行な
うと、各半導体チップ１０、１０′の同パッドを同リー
ドフレームに連結できないからである。
【００３１】換言すれば、本実施例１によるリードフレ
ーム間の連結は、上下に配置したリードフレーム間の連
結である。このため、パッケージが所望の機能を持つに
は、ワイヤボンディング後に半導体チップを積層したと
き、各半導体チップのある１個のボンディングパッドに
連結するリードフレームが、上下に重なるように配置さ
れる必要がある。そうでないと、同一機能を有するリー
ドフレームを電気的に連結させることができない。この
様な本実施例１でのワイヤボンディングの一例を、図７
及び図８に示している。ここで、図７の場合が、上部に
配置する第１リードフレームのリバースワイヤボンディ
ング状態で、図８の場合が下部に配置する第２リードフ
レームの正常なワイヤボンディング状態である。この図
に示すように、図７ではボンディングパッド１番とリー
ドａ番が連結し、図８ではボンディングパッド１番とリ
ードｆ′番を連結している。したがって、ワイヤボンデ
ィング後、各ボンディングパッド形成面が向き合うよう
に、各半導体チップ１０、１０′を配置すると、各半導
体チップ１０、１０′のボンディングパッド１番に連結
した第１リードフレームのリードａ番と第２リードフレ
ームのリードｆ′番とが上下に重なることになる。
【００３２】上記の様なワイヤボンディング後、第１及
び第２リードフレームの重なる部分を電気的に接続する
工程を行う。本発明のスタックパッケージでのリード間
の接続は、パッケージの電気的特性及び信頼性を左右す
る決定的な要因である。このようなリード間の接続方法
には、次の様な３種類がある。第１に、モールド時のク
ランプによるジョイント形成方法がある。これは、リー
ド対リード接続のための別の工程を行わず、モールド時
の温度及びクランプ圧力条件で、モールドと同時に各リ
ードを電気的に接続することである。 (1) １次実験結果によれば、前記モールド時の温度及び
圧力条件でもある程度の電気的な接続が実現される。 (2) 前記(1) の方法を補完するために、クランプ領域の
表面粗度を増加させたリードフレームを用いる方法があ
る。 (3) クランプ領域の表面を超音波またはプラズマで洗浄
し、電気的に活性化させる方法もある。 (4) クランプ領域にインジウムをメッキしたり、或いは
Ｓｎ／Ａｇ、Ｓｎ／Ｐｂ、またはＡｇの好適な半田付け
材料を介在させ、モールドクランプにより半田付けする
方法がある。ここで、望ましい温度は１５０〜２００℃
である。 (5) 前記(4) の方法と類似しており、クランプ領域に等
方性の伝導性エポキシまたは非等方性の伝導性エポキシ
を塗布し、モールドクランプ時ジョイントを形成する方
法もある。
【００３３】第２に、モールド前にジョイントを形成す
る方法がある。これは、モールド前に別のリード対リー
ドの接続段階を行い、各リードを電気的に接続させる方
法として好適である。このような方法には、 (1) 加熱及び機械的な圧力により電気的に接続させる方
法がある。 (2) 前記(1) 方法を補完するために、ジョイント領域の
表面粗度を増加させたリードフレームを用いて機械的に
加圧して接続させる方法もある。 (3) ジョイント領域の表面を超音波またはプラズマで洗
浄し、電気的に活性化させた後、機械的に加圧する方法
がある。 (4) ジョイント領域にインジウムをメッキしたり、或い
はＳｎ／Ａｇ、Ｓｎ／Ｐｂ、又はＡｇの様な好適な半田
付け材料を介在させ、機械的に加圧する方法がある。 (5) ジョイント領域に等方性の伝導性エポキシまたは非
等方性の伝導性エポキシを塗布し、ジョイントを形成す
る方法もある。 この様な方法等で、ジョイント領域は、パッケージのア
ウターラインまたはインナーラインになることもでき、
特に(4)の方法では２００〜２６０℃の熱を加えながら
加圧するのが望ましい。
【００３４】第３に、モールド後に半田ジョイントを形
成する方法がある。 (1) １次実験結果によれば、モールド後にインジウムメ
ッキを行うと、各リードの境界面にインジウムフィレッ
ト（fillet）が形成されることがわかる。このインジウ
ムフィレットが電気的な接続を補助する作用をする。こ
の様なインジウムフィレットは、半田浸漬（dipping）
によっても各リードの境界面に形成される。 (2) 他の方法として、半田ペーストを各リードの境界面
に塗布した後、リフローさせてジョイントを形成するこ
とができる。 (3) 前記(2) の方法と同様に、伝導性エポキシを用いて
ジョイントを形成することができる。 (4) 前記(1),(2),(3) の方法を組み合わせてジョイント
を形成することができる。 (5) ジョイント領域を増加させるために、第１リードフ
レームの端部に、半円形、円形及び四角形の接続孔を形
成する方法がある。
【００３５】前記各方法のいずれかを選択して、各リー
ドフレームを電気的に接続させた後にモールド工程を行
う。図９に示すように、下部に配置する第２リードフレ
ーム２０′に第１リードフレーム２０をひっくりかえし
て搭載する。この様なモールド工程は、２個のリードフ
レームが搭載される点を除けば、一般の樹脂モールド型
パッケージにおけるモールド工程と同様である。ここ
で、各リードフレームが重なるとき、半導体チップを含
んだ金属ワイヤを傷つけないように、各リードフレーム
にダウンセットを与えたが、ワイヤショットを防止する
ために、ダウンセットの深さを調節する必要がある。
【００３６】モールド工程が完了してからトリム工程を
行う。図１０に示すように、現在使用中の（一般の樹脂
モールド型半導体パッケージで使用中の）メカニズムを
そのまま用い、２個の重なったダムバー２３を切断す
る。図で符号７０は切削工具である。ここで、各リード
フレームのミスマッチを考慮して、第１リードフレーム
２０の幅が第２リードフレーム２０′の幅よりも約３ｍ
ｉｌ程度小さく製作したにも係わらず、ミスマッチの発
生する場合は、適切なセンターラインを基準にして工具
を製作する。
【００３７】この後、半田浸漬や電気メッキのような一
般の方法にてリードメッキを行う。次に、封止剤から露
出した第２リードフレーム２０′のアウターリード２
２′を、所定の、所望形状で形成するフォーミング工程
を行う。この様なフォーミング工程も、図１１に示すよ
うに、現在用いているメカニズムをそのまま適用する。
図で符号８０はフォーミング工具である。
【００３８】以上説明したように、本発明によるスタッ
クパッケージは、一般の樹脂モールド型半導体パッケー
ジの製造工程及び材料をそのまま用いて製造ができる。
【００３９】一方、本発明に用いる第１及び第２リード
フレーム２０、２０′は、例えば、Ｆｅ−Ｎｉ系合金も
しくはＣｕ合金等で形成される。第１及び第２金属ワイ
ヤ４０、４０′は、Ａｌ、ＡｕまたはＣｕ等の材質を用
いる。また、封止剤５０としては、フェノール系硬化
剤、シリコンゴムまたはエポキシ系樹脂を用いることが
でき、さらにカップリング剤、着色剤等を少量添加する
事も出来る。
【００４０】そして、本実施例１では、封止剤５０の外
側に突出した第２リードフレーム２０のアウターリード
２２′が断面Ｌ字型に曲がった例を示しているが、この
様な形状に限らず、任意の方向及び形状で曲折可能であ
り、例えばＳＯＪやＤＩＰ形で形成する事も出来る。
【００４１】また、本実施例１では、第１及び第２半導
体チップ１０、１０′は、そのボンディングパッド形成
面が向き合うように対向、配置された例を示している
が、これに限らない。例えば、図１７に示すように、第
１及び第２半導体チップ１０、１０′は、その裏面(ボ
ンディングパッド形成面と反対面)が当接するように配
置する事もでき、また、図１８に示すように、それぞれ
のボンディングパッド形成面とも上部に向けて配置する
ことができる。さらに、図１９に示すように、それぞれ
のボンディングパッド形成面ともに下部に向けて配置す
る事も出来る。
【００４２】以上の実施例２乃至４におけるスタックパ
ッケージは、半導体チップ１０、１０′の配置方向と、
これにより第１及び第２リードフレーム２０、２０′の
アップセット及び／またはダウンセット形態が変わるこ
とを除き、他の構成は前述した実施例１の場合と同様で
あり、製造方法も同様である。よって、各構成要素に同
符号を付けて、これに対する具体的な説明は省略する。
【００４３】図１８は、本発明の実施例５によるスタッ
クパッケージの断面図である。このスタックパッケージ
は、前述した各実施例等とは異なり、３個の半導体チッ
プ１０、１０′、１０″を一つのパッケージとして構成
したことを特徴とする。
【００４４】図１８に示すように、各半導体チップ１
０、１０′、１０″は、そのボンディングパッド形成面
を上部に向けて垂直に積層する。各半導体チップ１０、
１０′、１０″のボンディングパッド形成面には、第
１、第２及び第３リードフレーム２０、２０′、２０″
を接着テープ３０、３０′、３０″で取り付ける。各半
導体チップ１０、１０′、１０″のボンディングパッド
と該リードフレーム２０、２０′、２０″とが、金属ワ
イヤ４０、４０′、４０″により電気的に連結される。
そして、全体を封止剤５０でモールドする。
【００４５】また、各半導体チップ１０、１０′、１
０″は、その中央部に多数のボンディングパッドを一定
間隔に配列する。第１及び第２リードフレーム２０、２
０′は封止剤５０に形成されるインナーリード２１、２
１′だけからなるのに対し、第３リードフレーム２０″
は、封止剤５０に形成されるインナーリード２１″と、
これから延出して封止剤５０の外側に突出するアウター
リード２２″とからなる。第１及び第２リードフレーム
２０、２０′のインナーリード２１、２１′は、第３リ
ードフレーム２０″のインナーリード２１″に電気的に
連結され、同パッドの信号が一つの経路を通じて入出力
される。また、各リードフレーム２０、２０′、２０″
は、ワイヤボンディングの空間確保のために、適切にア
ップセット及び／またはダウンセットされる。則ち、第
１及び第２リードフレーム２０、２０′のインナーリー
ド２１、２１′は、全体的にアップセットされ、第３リ
ードフレーム２０″のインナーリード２１″は、部分的
にダウンセットされる。
【００４６】その他の細部の構成は前述した実施例１と
同様で、製造方法も３個の半導体チップに適用されると
いう点を除き、実施例１と同様なので、ここでは具体的
な説明を省略する。
【００４７】尚、本発明によるスタックパッケージ及び
その製造方法を実施するための好適な実施例について説
明したが、本発明は前記実施例に限らず、当該発明の属
する技術分野における通常の知識を有する当業者におい
ては、請求項に記載された本発明の要旨から逸脱しない
範囲で多様に実施・変更ができることは当然である。
【００４８】
【発明の効果】以上説明したように本発明は、少なくと
も２個以上の半導体チップを一つのパッケージで構成す
ることにより、メモリ容量を倍増させながらパッケージ
容量の小型化を図ることができる。
【００４９】また、一般の樹脂モールド型半導体パッケ
ージを製造する工程と材料をそのまま用いて製造できる
ので、パッケージ開発は勿論、大量生産に適用すること
が容易であり、製造費用を著しく低減することができ
る。
【００５０】さらに、本発明によるスタックパッケージ
は、取り扱いやすく、特に構造上において、外部との電
気的な信号伝達経路が短いため、電気的特性が優れる効
果がある。
【図面の簡単な説明】
【図１】従来スタックパッケージの一例を示す断面図で
ある。
【図２】従来スタックパッケージの他の例を示す断面図
である。
【図３】本発明の実施例１によるスタックパッケージの
断面図である。
【図４】実施例１によるパッケージの内部構造を説明す
るために一部を切開して示した斜視図である。
【図５】実施例１によるパッケージに用いられる第１リ
ードフレーム(上部リードフレーム)の構造を示す斜視図
である。
【図６】実施例１によるパッケージに用いられる第２リ
ードフレーム(下部リードフレーム)の構造を示す斜視図
である。
【図７】実施例１における第１リードフレームと半導体
チップとのリバースワイヤボンディング状態を概略的に
示す平面図である。
【図８】実施例１における第２リードフレームと半導体
チップとのワイヤボンディング状態を概略的に示す平面
図である。
【図９】実施例１によるパッケージのトランスファモー
ルド状態を概略的に示す斜視図である。
【図１０】実施例１によるパッケージのトリム工程を示
す斜視図である。
【図１１】実施例１によるパッケージのフォーミング工
程を示す斜視図である。
【図１２】実施例１によるパッケージにおける第１及び
第２リードフレーム間の連結状態を示す斜視図である。
【図１３】実施例１によるパッケージにおける第１及び
第２リードフレーム間の連結状態の他の例を示す斜視図
である。
【図１４】実施例１によるパッケージにおける第１及び
第２リードフレーム間の連結状態の他の例を示す斜視図
である。
【図１５】実施例１によるパッケージにおける第１及び
第２リードフレーム間の連結状態の他の例を示す斜視図
である。
【図１６】実施例１によるスタックパッケージの製造工
程図である。
【図１７】本発明の実施例２によるスタックパッケージ
の断面図である。
【図１８】本発明の実施例３によるスタックパッケージ
の断面図である。
【図１９】本発明の実施例４によるスタックパッケージ
の断面図である。
【図２０】本発明の実施例５によるスタックパッケージ
の断面図である。
【符号の説明】
１０、１０′、１０″ 半導体チップ １０ａ、１０′ａ、１０″ａ ボンディングパ
ッド ２０、２０′、２０″ リードフレーム ２１、２１′、２１″ インナーリード ２１ａ インナーリード
の外端部 ２２′、２２″ アウターリード ２３ ダムバー ３０、３０′、３０″ 接着テープ ４０、４０′、４０″ 金属ワイヤ ５０ 封止剤 ６０ 伝導性接着物質 ６０′ 半田ジョイント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 男 秀 大韓民国 京畿道 水原市 勸善區 錦曲 洞 サムイク１次アパート101−1703 (72)発明者 白 享 吉 大韓民国 京畿道 利川市 増浦洞 204 −13 ヘインビラ１−201 (72)発明者 崔 倫 華 大韓民国 京畿道 利川市 夫鉢邑 新河 里 サムイクアパート102−601

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 中央部に沿って配置される多数のボンデ
    ィングパッドを持ち、上下に積層された少なくとも２個
    以上の半導体チップ；前記各半導体チップのボンディン
    グパッド形成面に取り付け、全て互いに電気的に連結し
    たインナーリードと、ある一つのアウターリードとを持
    つリードフレーム；前記インナーリードのみを持つリー
    ドフレームの外端部と、アウターリードも持つリードフ
    レーム部分との接続面の間にコーティングされた伝導性
    接着物質；前記各リードフレームのインナーリードとボ
    ンディングパッドとを電気的に連結する金属ワイヤ；及
    び、 前記アウターリードのみが露出するように、全体をモー
    ルドする封止剤を含むことを特徴とするスタックパッケ
    ージ。
  2. 【請求項２】 前記伝導性接着物質は、Ｓｎ、Ｓｎ／Ａ
    ｇ、Ｓｎ／Ｐｂ、Ａｇ半田の一つであることを特徴とす
    る請求項１記載のスタックパッケージ。
  3. 【請求項３】 前記伝導性接着物質は、等方性（isotrop
    ic）または非等方性（anisotropic）の伝導性エポキシ
    であることを特徴とする請求項１記載のスタックパッケ
    ージ。
  4. 【請求項４】 前記各インナーリードの外端部は封止剤
    から露出し、前記各インナーリードの外端部に接触され
    るアウターリードを持つリードフレーム部分に、電気的
    な接続を補助する半田ジョイントを形成することを特徴
    とする請求項１記載のスタックパッケージ。
  5. 【請求項５】 前記アウターリードを持たないリードフ
    レームのインナーリードの外端部に、前記アウターリー
    ドを持つリードフレームとの接触面積の広がりのため、
    接続孔を形成することを特徴とする請求項４記載のスタ
    ックパッケージ。
  6. 【請求項６】 前記接続孔は、半円形、円形、四角形の
    一つであることを特徴とする請求項５記載のスタックパ
    ッケージ。
  7. 【請求項７】 前記アウターリードを持たないリードフ
    レームの幅は、アウターリードを持つリードフレームの
    幅より短いことを特徴とする請求項１記載のスタックパ
    ッケージ。
  8. 【請求項８】 インナーリードのみを持つリードフレー
    ム、及びインナーとアウターリードとも持つ一つのリー
    ドフレームを備える段階；前記各リードフレームを中央
    部に沿ってボンディングパッドの配置された少なくとも
    ２個以上の半導体チップのボンディングパッド形成面に
    取り付ける段階；前記各半導体チップのボンディングパ
    ッドと、該当リードフレームのインナーリードとを金属
    ワイヤで電気的に連結する段階；前記インナーリードの
    みを持つリードフレームの外端部と、アウターリードも
    持つリードフレーム部分との接続面の間に、伝導性接着
    物質をコーティングし、これらを当接した状態で伝導性
    接着物質の溶融点温度で加熱圧着し、各リードフレーム
    を電気的に連結する段階；前記アウターリードが露出す
    るように、全体を封止剤でモールドする段階；前記各リ
    ードフレームのダムバーを切断する段階；及び、 前記封止剤から露出したアウターリードが所定形状で曲
    がる段階を含むことを特徴とするスタックパッケージの
    製造方法。
  9. 【請求項９】 前記伝導性接着物質として、Ｓｎ、Ｓｎ
    ／Ａｇ、Ｓｎ／Ｐｂ又はＡｇ半田を用い、これを加熱す
    る温度は２００乃至２６０℃であることを特徴とする請
    求項８記載のスタックパッケージの製造方法。
  10. 【請求項１０】 前記伝導性接着物質として、等方性ま
    たは非等方性の伝導性エポキシを用いることを特徴とす
    る請求項８記載のスタックパッケージの製造方法。
  11. 【請求項１１】 インナーリードのみを持つリードフレ
    ーム、及びインナーとアウターリードとも持つ一つのリ
    ードフレームを備える段階；前記各リードフレームを中
    央部に沿ってボンディングパッドの配置された少なくと
    も２個以上の半導体チップのボンディングパッド形成面
    に取り付ける段階；前記各半導体チップのボンディング
    パッドと、該当リードフレームのインナーリードとを金
    属ワイヤで電気的に連結する段階；前記アウターリード
    が露出するように、全体を封止剤でモールドすると共
    に、モールド時の温度及びリードをクランプする圧力条
    件により、各リードフレームのインナーリードを電気的
    に連結する段階；前記各リードフレームのダムバーを切
    断する段階；及び、 前記封止剤から露出したアウターリードが所定形状で曲
    がる段階を含むことを特徴とするスタックパッケージの
    製造方法。
  12. 【請求項１２】 前記モールド前、リードのクランプ領
    域にＳｎ、Ｓｎ／Ａｇ、Ｓｎ／Ｐｂ又はＡｇ半田をコー
    ティングし、前記クランプにより選択された半田を半田
    付けし、各リードフレームを電気的に連結することを特
    徴とする請求項１１記載のスタックパッケージの製造方
    法。
  13. 【請求項１３】 前記モールド前、リードのクランプ領
    域に等方性または非等方性の伝導性エポキシを塗布し、
    前記クランプにより選択されたエポキシを介して、各リ
    ードフレームを電気的に連結することを特徴とする請求
    項１１記載のスタックパッケージの製造方法。
JP13482799A 1998-05-15 1999-05-14 スタックパッケージ及びその製造方法 Expired - Fee Related JP4294161B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980017500A KR100285664B1 (ko) 1998-05-15 1998-05-15 스택패키지및그제조방법
KR1998/P17500 1998-05-15

Publications (2)

Publication Number Publication Date
JPH11345915A true JPH11345915A (ja) 1999-12-14
JP4294161B2 JP4294161B2 (ja) 2009-07-08

Family

ID=19537363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13482799A Expired - Fee Related JP4294161B2 (ja) 1998-05-15 1999-05-14 スタックパッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US6316825B1 (ja)
JP (1) JP4294161B2 (ja)
KR (1) KR100285664B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289123A (ja) * 2000-09-25 2003-10-10 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料の使用
KR100460285B1 (ko) * 2002-05-10 2004-12-08 차기본 스택 패키지 및 그 제조방법
JP2007092083A (ja) * 2000-12-28 2007-04-12 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
JP2013219243A (ja) * 2012-04-10 2013-10-24 Nippon Hoso Kyokai <Nhk> 多層型撮像素子
JP2018157162A (ja) * 2017-03-21 2018-10-04 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
US6608763B1 (en) * 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6734536B2 (en) * 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
USD475981S1 (en) 2002-03-29 2003-06-17 Mitsubishi Denki Kabushiki Kaisha Integrated circuits substrate
KR100470897B1 (ko) 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
US7202106B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7522421B2 (en) 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US20060131734A1 (en) * 2004-12-17 2006-06-22 Texas Instruments Incorporated Multi lead frame power package
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법
WO2007053606A2 (en) * 2005-11-01 2007-05-10 Sandisk Corporation Multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP2009064854A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp リードフレーム、半導体装置、及び半導体装置の製造方法
US20110051385A1 (en) * 2009-08-31 2011-03-03 Gainteam Holdings Limited High-density memory assembly
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
KR101671712B1 (ko) * 2015-03-30 2016-11-02 주식회사 중앙정밀 평판 유리용 다중 위치 강성 시험장치
US9704786B2 (en) * 2015-09-25 2017-07-11 Infineon Technologies Ag Direct selective adhesion promotor plating
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes
US11894347B2 (en) * 2019-08-02 2024-02-06 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US20240429137A1 (en) * 2023-06-20 2024-12-26 Nxp B.V. Dual leadframe semiconductor device and method therefor

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292851A (ja) * 1989-05-08 1990-12-04 Toshiba Corp リードフレーム
JPH0384939A (ja) * 1989-08-29 1991-04-10 Sumitomo Electric Ind Ltd 半導体装置
JPH047064A (ja) * 1990-04-24 1992-01-10 Fujitsu Ltd セラミック基板のスピンコート方法
EP0454447A3 (en) * 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
JPH0467662A (ja) * 1990-07-09 1992-03-03 Seiko Instr Inc パッケージリードピン
JPH04207064A (ja) * 1990-11-30 1992-07-29 Matsushita Electron Corp 半導体装置用パッケージ
JPH04320365A (ja) * 1991-04-19 1992-11-11 Hitachi Ltd 樹脂封止型半導体装置およびメモリカード
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JPH0547999A (ja) * 1991-08-08 1993-02-26 Mitsui High Tec Inc 半導体装置およびその製造方法
JPH0582720A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 樹脂封止型半導体装置
US5343366A (en) 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5327327A (en) 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
JPH0758281A (ja) * 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
EP0658937A1 (en) 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
JPH07221255A (ja) * 1994-02-03 1995-08-18 Hitachi Ltd 半導体装置の形成方法
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
JP3694729B2 (ja) * 1994-04-26 2005-09-14 株式会社 日立製作所 半導体集積回路装置の製造方法
JPH08162599A (ja) * 1994-12-07 1996-06-21 Fujitsu Ltd 半導体装置の製造方法
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
TW520816U (en) 1995-04-24 2003-02-11 Matsushita Electric Industrial Co Ltd Semiconductor device
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
US5781413A (en) 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US5818107A (en) 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US6059952A (en) * 1997-07-10 2000-05-09 International Business Machines Corporation Method of fabricating coated powder materials and their use for high conductivity paste applications
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US6541856B2 (en) * 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289123A (ja) * 2000-09-25 2003-10-10 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料の使用
JP2007092083A (ja) * 2000-12-28 2007-04-12 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
KR100460285B1 (ko) * 2002-05-10 2004-12-08 차기본 스택 패키지 및 그 제조방법
JP2013219243A (ja) * 2012-04-10 2013-10-24 Nippon Hoso Kyokai <Nhk> 多層型撮像素子
JP2018157162A (ja) * 2017-03-21 2018-10-04 株式会社東芝 半導体装置及びその製造方法
US10720381B2 (en) 2017-03-21 2020-07-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10796982B2 (en) 2017-03-21 2020-10-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR100285664B1 (ko) 2001-06-01
US6316825B1 (en) 2001-11-13
US20020005575A1 (en) 2002-01-17
KR19990085220A (ko) 1999-12-06
JP4294161B2 (ja) 2009-07-08
US6677181B2 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
JP4294161B2 (ja) スタックパッケージ及びその製造方法
US6902952B2 (en) Multi-part lead frame with dissimilar materials and method of manufacturing
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
KR970011649B1 (ko) 반도체 장치의 제조방법
US4974057A (en) Semiconductor device package with circuit board and resin
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
CN1166057A (zh) 底部引线半导体芯片堆式封装
KR20030017676A (ko) 듀얼 다이 패키지
US5296737A (en) Semiconductor device with a plurality of face to face chips
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
WO2011030368A1 (ja) 半導体装置とその製造方法
JPH11177007A (ja) トランジスタパッケージ
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JPH10229100A (ja) ワイヤボンディング方法及びプラスティックパッケージの製造方法
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法
JPH08204118A (ja) 半導体装置
JPH05144989A (ja) リードフレームの製造方法とそれを用いた半導体素子の接合方法
JPH06268014A (ja) テープキャリア型半導体装置および、その構成方法
JPH03276737A (ja) 半導体装置
JPH0478161A (ja) 半導体装置
JPH04162638A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060309

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4294161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees