JPH0936346A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【構成】主表面１０１，１０２の導通領域を絶縁性保護
膜で形成し、半導体基体１０の周辺部の電流を制御す
る。少なくとも電極がない部分は保護膜５１，５２が露
出するようにし、端部を化学的処理するときに電極６
１，６２，６３及び半導体基体１０の主表面１０１，１
０２が露出し無い構造とした。 【効果】半導体基体周辺部には，電流が流れず温度上昇
を抑えることができ、端部の加工が済んだ半導体基体
を、端部側面と主表面の一部分が露出しかつ金属電極が
露出しないように治具で固定することができ、端部側面
のみを化学的処理することができ、金属イオンが端部側
面に付着せずに、かつ端部の形状を保つことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関する。

【０００２】

【従来の技術】図６は従来のゲートターンオフサイリス
タの端部構造である。半導体基体１０はその一方の主表
面１０１に露出するｐ型エミッタ層１，ｐ型エミッタ層
に隣接するｎ型ベース層２，ｎ型ベース層に隣接し他方
の主表面１０２に露出するｐ型ベース層３，ｐ型ベース
層に隣接しｐ型ベース層と共に他方の主表面１０２に露
出するｎ型エミッタ層４、およびアノード電極とｎ型ベ
ース層２を低抵抗で接続するｎ+ 層２１から構成されて
いる。このような構造はＧＴＯの性能を向上するための
公知技術である。ｐ型ベース層３を形成するためにガリ
ウム等を用いた場合は、不要な拡散層を研削で除去した
後にｎ+ 層２１およびｐ型エミッタ層１を形成する。ｐ
型エミッタ層１とｎ型ベース層２との間、ｎ型ベース層
２とｐ型ベース層３との間およびｐ型ベース層３とｎ型
エミッタ層４との間にはそれぞれｐｎ接合Ｊ１，Ｊ２お
よびＪ３が形成され、Ｊ２は半導体基体１０の側面１０
３に、Ｊ１は主表面１０１に、Ｊ３は他方の主表面１０
２のエッチダウンされた溝の側面に終端している。半導
体基体は所定の拡散を実施後、主表面１０２に保護層５
２を形成し、半導体基体より大きい電極６１と主表面１
０１で合金化し接合する。合金化した後に、他方の主表
面１０２の電極６２，６３を形成する。次に、半導体基
体の端部をサンドブラスト法などにより所定の形状とな
るように形成する。半導体基体１０と電極６１の大きさ
の関係から、半導体基体１０は電極６１の大きさより小
さくなる。図６では４５度にベベルした場合の例を示
す。続いて端部形成時の加工歪みなどを除去するため
に、半導体基体のみを選択的にエッチングするような混
酸等で化学的処理をする。化学的処理の保護として電極
６１，６２，６３および保護膜５２を利用し、半導体基
体を処理溶液に浸漬して端部側面１０３のみを処理す
る。半導体基体１０の化学的処理をした側面を保護する
ために保護材７で被う。

【０００３】

【発明が解決しようとする課題】処理溶媒として混酸等
の溶液を使用することと金属電極を保護層としているた
め、端部を化学的処理するときに電極を形成している金
属イオンが処理溶液に溶け出し、端部側面に付着し表面
電界が変化して漏れ電流が増加し素子の耐圧を劣化させ
ることになる。特に、ｐｎ接合が半導体基体の側面に露
出している耐電圧の大きい半導体素子では、問題とな
る。図６の構造で電極６１の大きさを半導体基体１０に
比べ小さくし、治具等で囲み化学的処理に対し保護すれ
ば金属汚染を防止できる。しかし、電極６１を小さくし
ただけでは、主表面１０１の一部分で半導体基体が露出
するため、露出した主表面と端部側面が化学的に処理さ
れるため端部の形状が変形してしまうという問題があ
る。特に、研削加工した表面の場合、加工歪みのため化
学的処理のばらつきのため端部形状の変形が著しく、素
子耐圧が低下するという問題がある。さらに半導体基体
より大きい電極と合金化しない加圧接触型の半導体装置
では、半導体基体周辺部で電極と接触することが困難で
ある。このため半導体基体周辺部の発熱が問題となる。

【０００４】本発明の目的は良好な耐電圧特性および信
頼性が得られる構造を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は主表面の導通領域を絶縁性保護膜で制限
し、半導体基体周辺部の電流を制御する。かつ少なくと
も電極がない部分は保護膜が露出するようにし、端部を
化学的処理するときに電極及び半導体基体の二主表面が
露出し無い構造とした。さらに端部側面のみを化学的処
理できるし、金属イオンの付着を防止しかつ端部の形状
を保つようにした。上記構造は、所定の拡散した半導体
基体に保護膜を形成し、次に電極と低抵抗接触する領域
の保護膜をホトリソグラフィおよびエッチングにより除
去する。このとき、非導電領域の保護膜を残しておく。
このようにしてパターニングをした半導体基体の表面に
電極となる金属を堆積させ、不要部分の金属をホトリソ
グラフィおよびエッチングにより除去し、端部を所定の
形状に加工する。

【０００６】

【作用】上記手段により得られた構造によれば、導電領
域は、絶縁性保護膜のない部分に限定される。これによ
り半導体基体周辺部には，電流が流れず温度上昇を抑え
ることができ、信頼性が向上する。さらに端部の加工が
済んだ半導体基体を、端部側面と主表面の一部分が露出
しかつ金属電極が露出しないように治具で固定すること
ができ、半導体基体のみを化学的処理することが可能に
なる。これにより金属イオンが端部側面に付着せずに、
かつ主表面に保護膜があることから端部側面のみを処理
できるため端部の形状を保つことができ、耐圧及び信頼
性が向上する。

【０００７】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【０００８】一般的な製法に習って出発素材の半導体ウ
エハの導電型をｎ型としたｐｎｐｎ構造のゲートターン
オフサイリスタ（以下ＧＴＯと記す）について説明す
る。

【０００９】図２は半導体基体１０はその一方の主表面
１０１に露出するｐ型エミッタ層１，ｐ型エミッタ層に
隣接するｎ型ベース層２，ｎ型ベース層に隣接し他方の
主表面１０２に露出するｐ型ベース層３，ｐ型ベース層
に隣接しｐ型ベース層と共に他方の主表面１０２に露出
するｎ型エミッタ層４、およびアノード電極とｎ型ベー
ス層２を低抵抗で接続するｎ+ 層２１から構成されてい
る。このような構造はＧＴＯの性能を向上するための公
知技術である。ｐ型エミッタ層１とｎ型ベース層２との
間、ｎ型ベース層２とｐ型ベース層３との間およびｐ型
ベース層３とｎ型エミッタ層４との間にはそれぞれｐｎ
接合Ｊ１，Ｊ２およびＪ３が形成され、Ｊ２は半導体基
体１０の側面１０３に、Ｊ１は主表面１０１に、Ｊ３は
他方の主表面１０２のエッチダウンされた溝の側面に終
端している。二つの主表面１０１及び１０２に保護膜を
形成する。保護膜は、熱酸化にて酸化膜を形成し、リン
を熱拡散しさらに化学的気相成長法により酸化膜を堆積
させる。または、熱酸化膜上に化学的気相成長法でリン
を含んだ酸化膜を堆積しさらにリンを含まない酸化膜を
堆積させる方法がある。次に、図３に示すようにホトリ
ソグラフィにより導電領域および素子周辺部の非導電領
域をパターニングし、導電領域の保護膜を除去後、二つ
の主表面１０１，１０２の全面に電極となる金属を堆積
させる。さらに、電極の不要部分をホトリソグラフィに
よりパターニングし除去した後に、半導体基体の端部を
サンドブラスト法などにより所定の形状となるように形
成する。図４では４５度にベベルした場合の例を示す。
本実施例では、主表面１０１の保護膜５１の幅は、２mm
とした。この幅は、２mmに限定する必要はなく治具８１
で固定可能な幅があればよい。続いて端部形成時の加工
歪みなどを除去するために、半導体基体のみを選択的に
エッチングするような混酸等で化学的処理をするが、こ
のとき電極の金属が処理溶液に溶け出さないように図５
に示すような治具８１，８２を用いて端部を化学的に処
理する。半導体基体１０を図５に示すように治具８１，
８２で端部側面１０３と保護膜の一部のみが露出するよ
うに固定することで、電極の金属が処理溶液等に晒され
ずに処理できるので、電極の金属イオンが処理溶液に溶
け出すことが無くなり側面に金属イオンが付着すること
を防ぐことができる。さらに治具から露出している部分
で二つの主表面１０１，102には保護膜５１，５２があ
るため反応せず、端部側面１０３だけ処理することがで
きるため端部形状を保ったままで処理できる。端部を表
面保護材で被い図１に示す構造に形成する。二つの主表
面１０１，１０２で半導体基体そのものが露出しない構
造となっているため、外部からの不純物による汚染を防
止できるため信頼性が向上する。本発明を適用できる端
部形状は４５度ベベルに限定する必要は無く、どんな形
状に対しても適用できる。

【００１０】図７は第２の実施例であり、電極外径より
大きい緩衝材を使用した例である。半導体基体１０と同
程度の大きさの緩衝材９１，９２を用いることにより、
半導体基体側面１０３および絶縁性保護膜５１周辺の電
界を制御し信頼性低下の原因となるイオンの蓄積を防止
し，信頼性を向上させる構造とした例である。

【００１１】図８は第３の実施例であり、絶縁性保護膜
５１の内径より電極６１の外径を大きくした例である。
熱抵抗の小さい電極層を保護膜５１の上まで広げること
で、半導体基体周辺部の放熱効果を向上できる。

【００１２】図９は本発明をダイオードに適用した例で
あり、半導体基体１０は一方の主表面１０２に露出する
ｎ+ 層３１，ｎ+ 層３１に隣接するｎ層２１およびｎ層
２１に隣接し他方の主表面１０１に露出するｐ層１１か
ら構成されている。ダイオードの場合もＧＴＯと同様に
本発明を適用できる端部形状は４５度にベベルに限定す
る必要は無く、どんな形状に対しても適用できる。

【００１３】図１０は本発明をサイリスタに適用した例
であり、半導体基体１０はその一方の主表面１０１に露
出するｐ型エミッタ層１２，ｐ型エミッタ層に隣接する
ｎ型ベース層２２，ｎ型ベース層２２に隣接し他方の主
表面１０２に露出するｐ型ベース層３２，ｐ型ベース層
３２に隣接しｐ型ベース層３２と共に他方の主表面１０
２に露出するｎ型エミッタ層４２から構成されている。
本発明を適用できる端部形状は図８に示したギリシア文
字Σの形状にベベルに限定する必要は無く、どんな形状
に対しても適用できうる。

【００１４】図１１〜図１４は、本発明を適用した一方
の主表面を研削加工する半導体装置の製造工程を示す。
出発素材の半導体ウエハの導電型をｎ型とし、図１１に
示すように、ｐ型ベース層３を拡散で形成する。次に、
図１２に示すように一方の主表面１０１の不要となる拡
散層を研削で除去する。次いで図１３に示すように、ｎ
型エミッタ層４、およびｎ+ 層２１を形成した後、ｐ型
ベース層３を形成した主表面１０２にエッチダウンを実
施してｎ型エミッタ層４を形成する。更に、ｐ型エミッ
タ層１を形成後熱処理をして図１４に示す所定の拡散分
布にする。以降の工程は第１の実施例に従う。一方の主
表面を研削加工した場合、研削によるゲッタリング効果
と主表面に保護膜があるため端面形状がシャープである
ため、耐圧特性および信頼性が向上する。

【００１５】

【発明の効果】本発明によれば半導体基体周辺部には、
電流が流れず温度上昇を抑えることができる。かつ電極
がない主表面には保護膜があるため、端部を化学的処理
するときに電極が露出しない構造となる。これにより半
導体基体の端部側面のみを化学的に処理できるようにな
り、金属イオンの付着を防止し、かつ、端部の形状を保
つことができるため耐圧が向上する。

【図面の簡単な説明】

【図１】本発明の端部の断面図。

【図２】製造過程を表す説明図。

【図３】製造過程を表す説明図。

【図４】製造過程を表す説明図。

【図５】製造過程を表す説明図。

【図６】従来構造の例の説明図。

【図７】第二の実施例の断面図。

【図８】第三の実施例の断面図。

【図９】ダイオードに適用した実施例の断面図。

【図１０】サイリスタに適用した実施例の断面図。

【図１１】本発明を適用した、一方の主表面を研削加工
する半導体装置の製造工程を示す図。

【図１２】本発明を適用した、一方の主表面を研削加工
する半導体装置の製造工程を示す図。

【図１３】本発明を適用した、一方の主表面を研削加工
する半導体装置の製造工程を示す図。

【図１４】本発明を適用した、一方の主表面を研削加工
する半導体装置の製造工程を示す図。

【符号の説明】

１…ｐ型エミッタ、２…ｎ型ベース、３…ｐ型ベース、
４…ｎ型エミッタ、７…表面保護材、１０…半導体基
体、５１および５２…保護膜、６１，６２および６３…
電極、１０１および１０２…主表面。

Claims (5)

【特許請求の範囲】
1. 【請求項１】少なくとも一つのｐｎ接合が半導体基体の
   側面に露出しており、前記半導体基体の端部を所定の形
   状に加工し、前記半導体基体の二つの主表面をアノード
   及びカソード電極とした面で接触する半導体装置におい
   て、一方の前記主表面の導電領域を絶縁性保護膜を用い
   て制限する構造を特徴とする半導体装置。
2. 【請求項２】少なくとも一つのｐｎ接合が半導体基体の
   側面に露出しており、前記半導体基体の端部を所定の形
   状に加工し、前記半導体基体の二つの主表面をアノード
   及びカソード電極とした面で接触する半導体装置におい
   て、一方の前記主表面を研削加工しかつ通電領域を絶縁
   性保護膜を用いて制限する構造を特徴とする半導体装
   置。
3. 【請求項３】請求項１または２において、電極外径と絶
   縁性保護膜内径とが等しい構造の半導体装置。
4. 【請求項４】請求項１または２において、電極外径より
   大きい緩衝材で半導体基体を圧接する構造の半導体装
   置。
5. 【請求項５】請求項１または２において、電極外径が絶
   縁性保護膜内径より大きく電極が絶縁性保護膜上まであ
   る構造の半導体装置。