JPH0936863A - 冗長システム - Google Patents

Abstract

(57)【要約】 【目的】 冗長システムでの主記憶装置の障害発生時
に、障害発生時点までの再処理を行なわず、処理を続行
する。 【構成】 第一の主記憶装置１２で異常検出時に、第一
の中央処理装置バスインターフェイス回路１Ａは、第一
の待機系主記憶アクセス回路１Ｂに異常を通知する。第
一の待機系主記憶アクセス回路１Ｂでは第二の主記憶装
置２２に対し読み出し要求を発行し、代替データを取得
した後、正常応答と共に第一のマイクロプロセッサ１９
に返し、代替データを用いて正常応答したことを第一の
待機系主記憶代替え割り込み要求線１Ｃにて通知する。
プログラムではその割り込み要求を受信して区切りの良
いところまで処理を実施した後、第二のサブシステムに
切り替えることで、処理を続行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、運用系または待機系と
なる複数のデータ処理装置を備えた冗長システムに関
し、例えば、電子交換機における制御構成に適用し得る
ものである。

【０００２】

【従来の技術】電話が一般的になっている今日において
は、電子交換機におけるシステムダウンは極力避けなけ
ればならず、電子交換機の主要構成には冗長システムが
採用されている。例えば、電子交換機の制御を司る中央
制御モジュールには冗長システムが採用されている。

【０００３】図２は、このような中央制御モジュール等
で採用されている冗長システム、すなわち、二重化計算
機システムの従来構成を示すものである。

【０００４】第１のサブシステム１０と第２のサブシス
テム２０の装置構成は同一であり、電源を投入すると一
方が運用系になり、他方が待機系になる。運用系の中央
処理装置１１又は２１は、運用系の各装置の読み書きが
可能で、サブシステム間接続装置１３及び２３とサブシ
ステム間接続線３０を用いて待機系の主記憶装置２２又
は１２の読み書きも可能である。運用系で、初期設定時
及び処理実行時に何らかのハードウェア障害が発生した
場合、待機系のサブシステム２０又は１０に切り替え
て、処理を再開する。なお、待機系の中央処理装置２１
又は１１は停止している。

【０００５】電源投入後の初期設定として、その計算機
システムで処理を実行するための命令語及びデータを中
央処理装置１１又は２１によりサブシステム内バス１５
又は２５を用いて入出力装置１４又は２４から読み出
し、主記憶装置１２又は２２に書き込む。中央処理装置
１１又は２１により運用系の主記憶装置１２又は２２に
書き込む場合、サブシステム間接続装置１３及び２３
と、サブシステム間接続線３０により、運用系主記憶装
置１２又は２２とは別のアドレスで待機系サブシステム
内バス２５又は１５にデータ転送を行い、待機系主記憶
装置２２又は１２にも全く同一の命令語及びデータを書
き込む。

【０００６】初期設定終了後、中央処理装置１１又は２
１により運用系主記憶装置１２又は２２に格納された命
令語を読み出し、処理を実行する。必要に応じて運用系
主記憶装置１２又は２２に格納されているデータを読み
書きする。運用系主記憶装置１２又は２２に対して書き
込みを行う場合は上記同様に運用系主記憶装置１２又は
２２と、待機系主記憶装置２２又は１２の内容を常に同
一の状態に保つ。

【０００７】また、一定時間内で、一つまたは複数の一
連の処理の完了が不可欠であることがあるので、それら
の処理の区切れのよいところにチェックポイントを設
け、チェックポイント毎に実行完了結果を主記憶装置１
２及び２２内の処理実行進捗データ格納部１８又は２８
に格納しながら処理を実行する。

【０００８】主記憶装置１２又は２２は記憶素子回路１
６又は２６と記憶データ障害検出回路１７又は２７を有
しており、主記憶装置１２又は２２に読み書きを行う際
には、記憶データ障害検出回路１７又は２７が記憶素子
回路１６又は２６に格納されているデータを試験し、異
常を検出した場合、中央処理装置１１又は２１に異常応
答を返す。

【０００９】第１のサブシステムが運用系の時、中央処
理装置１１が異常応答を受信後、第１のサブシステム１
０での処理続行が不可能となるため、第１のサブシステ
ム１０と第２のサブシステム２０を切り替えて処理を続
行する。これにより、第２のサブシステム２０が運用系
となり、第１のサブシステム１０が待機系となる。この
とき、入出力装置２４から主記憶装置２２への初期設定
データ転送等は行わず、処理実行進捗データ格納部１８
又２８に格納されている実行完了以降の処理を後続処理
として実行することで、処理の引継再開が可能であっ
た。

【００１０】また、異常検出をしたデータが命令語で、
その代替として、待機系主記憶装置内の同一データの使
用を想定した場合の、処理の一例を図３を参照しながら
説明する。

【００１１】（イ）待機系主記憶装置内の同一データが
格納されているアドレスを算出する。

【００１２】（ロ）待機系主記憶装置から代替データを
読み込み、命令語を解析し、命令語のパラメータがアド
レス情報を持っているときは、パラメータを変換して、
運用系主記憶装置の別領域にコピーする。

【００１３】（ハ）異常検出をしたデータのアドレス
と、（イ）の命令語解析から得た情報により、次に実行
する命令語の運用系主記憶装置内のアドレスを求める。

【００１４】（ニ）運用系主記憶装置の別領域にコピー
した命令語を実行し、続いて、（ハ）で算出したアドレ
スにある命令語を実行することで、異常発生後の処理を
続行する。

【００１５】

【発明が解決しようとする課題】従来の冗長システムで
は、チェクポイント間で、主記憶装置に対するデータ転
送で異常が発生した場合、異常発生直前のチェックポイ
ントから異常発生時点までの処理を無効化し、運用系と
予備系の切り替えを行っていたために、異常発生直前の
チェックポイントから異常発生時点までの処理が無駄に
なるという問題点があった。

【００１６】また、異常検出をしたデータの代替とし
て、待機系主記憶装置内の同一データの使用を想定した
場合、異常検出をしたデータが命令語であるときは命令
語解析やアドレス算出等に時間を要するために、一定時
間内の処理完了が困難であった。

【００１７】

【課題を解決するための手段】本発明は、読み出しデー
タの異常検出部を有する主記憶装置と、この主記憶装置
にアクセスする主記憶入出力手段と、処理実行部を有す
るデータ処理手段とを備えた複数のデータ処理装置を有
し、いずれかの上記データ処理装置が運用系となり、他
の上記データ処理装置が待機系となる冗長システムにお
いて、上記各データ処理装置は、自己が運用系の場合に
機能する、以下の手段を備えたことを特徴とする。

【００１８】すなわち、（Ａ）上記異常検出部が異常を
検出したときに、その異常応答を上記主記憶入出力手段
に通知することを抑止する異常応答抑止部と、（Ｂ）こ
の例外処理状態に移行したときに、待機系のいずれかの
上記データ処理装置の上記主記憶装置から異常に係る読
み出しデータの代替データを取り出して、この代替デー
タと共に正常応答を上記主記憶入出力手段に返す代替デ
ータ取り出し部と、（Ｃ）上記処理実行部に、代替デー
タと共に正常応答を返したことを通知する例外処理通知
部とを備えた。

【００１９】

【作 用】上記異常検出部が異常を検出したときに、そ
の異常応答を上記主記憶入出力手段に通知することを抑
止する異常応答抑止部を備えることにより、運用系と待
機系の切り替えを一時抑止する。また、待機系のいずれ
かの上記データ処理装置の上記主記憶装置から異常に係
る読み出しデータの代替データを取り出して、この代替
データと共に正常応答を上記主記憶入出力手段に返す代
替データ取り出し部により、代替データを使った処理を
正常時同様に行い、上記処理実行部に、代替データと共
に正常応答を返したことを通知する例外処理通知部によ
り、処理の区切りの良いところまで処理を実施した後、
待機系に切り替える。

【００２０】

【実施例】以下、本発明による冗長システムを二重化計
算機システムに適用した一実施例を図面を参照しながら
詳述する。

【００２１】（実施例の構成）図１はこの実施例の全体
構成を示すブロック図であり、従来に係る図２との同
一、対応部分には同一符号を付して示している。

【００２２】図１において、この実施例の二重化計算機
システムも、大きくは従来と同様に、各サブシステム１
０，２０内に設けられた中央処理装置１１，２１、主記
憶装置１２，２２、入出力装置１４，２４、サブシステ
ム内バス１５，２５及び、サブシステム間接続装置１
３，２３と、両サブシステム１０，２０間を接続するサ
ブシステム間接続線３０とでなる。主記憶装置１１，２
１を除いた構成は従来と同様に機能するのでその説明は
省略する。

【００２３】この実施例における中央処理装置１１又は
２１は、従来とは異なって、マイクロプロセッサ１９又
は２９と中央処理装置バスインターフェイス回路１Ａ又
は２Ａと、待機系主記憶アクセス回路１Ｂ又は２Ｂと、
主記憶代替割り込み要求線１Ｃ又は２Ｃとを備えてい
る。中央処理装置バスインターフェイス回路１Ａ又は２
Ａは主記憶装置１２又は２２からマイクロプロセッサ１
９又は２９への異常応答を抑止し、待機系主記憶アクセ
ス回路１Ｂ又は２Ｂは、待機系の主記憶装置２２又は１
２から代替データを取得し、正常応答と共に代替データ
を運用系マイクロプロセッサ１９又は２９に返すもので
ある。また主記憶代替割り込み要求線１Ｃ又は２Ｃは、
代替データと共に正常応答を返したことをマイクロプロ
セッサ１９又は２９に通知するものである。

【００２４】運用系中央処理装置１１又は２１内のマイ
クロプロセッサ１９又は２９は、命令語又はその処理で
扱うデータのアドレスと共に読み出し要求を運用系主記
憶装置１２又は２２にサブシステム内バス１５又は２５
を用いて転送する。読み出し要求を受信した主記憶装置
１２又は２２はそのアドレスを用い記憶素子回路１６又
は２６からデータを引き出し後、記憶データ障害検出回
路１７又は２７に読み出しデータを転送する。

【００２５】あらかじめ、主記憶装置１２及び２２にデ
ータを書き込むときに、一定単位毎に、書き込みデータ
に対して、一定の規則に従って冗長ビットを付加してお
く。障害検出回路では、主記憶装置１２又は２２のデー
タを読み込むときに、データと冗長ビットとの関係が、
書き込み時の規則通りになっているか試験する。試験の
結果が正常の場合は、サブシステム内バス１５又は２５
を介し中央処理装置１１又は２１に正常応答と共にデー
タを返送する。

【００２６】（実施例の動作）上記システムにおいて、
第１のサブシステムが運用系であるときに、主記憶装置
の障害が発生した場合の動作を説明する。運用系の主記
憶装置１２での正常性試験で異常を検出した場合、主記
憶装置１２はその読み出しデータは返送せず異常応答の
みを中央処理装置１１内の中央処理装置バスインターフ
ェイス回路１Ａに返す。異常応答を受信した中央処理装
置バスインターフェイス１Ａは、直接マイクロプロセッ
サ１９にそのことを通知せず待機系主記憶アクセス回路
１Ｂに主記憶装置１２で異常が発生したことを通知す
る。

【００２７】待機系主記憶アクセス回路１Ｂでは運用系
の主記憶装置１２のアクセスアドレスを基に同一データ
を格納している待機系の主記憶装置２２のアドレスを算
出し、中央処理装置バスインターフェイス回路１Ａを介
し運用系の主記憶装置２２に対し読み出し要求を発行す
る。サブシステム内バス１５、サブシステム間接続装置
１３及び２３、サブシステム間接続線３０、並びに待機
系のサブシステム内バス２５を介しその要求を受信した
待機系の主記憶装置２２は通常運用系の主記憶装置１２
で実施する処理同様に記憶素子回路２６からデータを引
き出し、障害検出回路２７で正常性の試験を実施した
後、正常応答と共にその読み出しデータを運用系の中央
処理装置１１に返す。

【００２８】待機系の主記憶装置２２より正常データを
受信した運用系の中央処理装置バスインターフェイス回
路１Ａはそのデータを運用系の主記憶装置１２アクセス
に対する受信データとして、マイクロプロセッサ１９に
正常応答と共に返す。これにより、マイクロプロセッサ
１９上で走行するプログラムは、命令語解析等の処理を
行うことなく、代替データを使用して正常時と同様に処
理を進める。

【００２９】同時に待機系主記憶アクセス回路１Ｂより
マイクロプロセッサ１９に対し待機系の主記憶装置２２
からの受信データを用いて正常応答したことを、第１の
サブシステム１０内の待機系主記憶代替割り込み要求線
１Ｃにて通知する。

【００３０】プログラムではその割り込み要求を受信し
て次のチェックポイントまで処理を実施した後、処理実
行データ格納部１８及び２８に処理実行進捗状況を引継
データとして格納し、第１のサブシステム１０と第２の
サブシステム２０の切り替えを実施する。切り替え後運
用状態となった第２のサブシステム２０では、第１の処
理実行進捗データ格納部１８又２８を参照し、後続処理
を行う。

【００３１】（実施例の効果）以上の実施例により、待
機系の主記憶装置２２内の代替データを使用して区切れ
の良いところまで処理を行ってから第１のサブシステム
１０と第２のサブシステム２０を切り替えるようにした
ので、障害発生時点までの再処理を行うことなく、処理
の引継再開が可能となる。

【００３２】（他の実施例）上記実施例においては、運
用系にある中央処理装置１１内の待機系主記憶アクセス
回路１Ｂが待機系の主記憶装置２２内の代替データのア
ドレス算出及び代替データの要求をする構成になってい
たが、運用系の主記憶装置１２から待機系の主記憶装置
２２に対し代替データの要求をし、待機系の主記憶装置
２２で代替データのアドレスを算出して代替データを出
力するようにしてもよい。

【００３３】また、本発明は、三重以上の計算機システ
ムにも適用することができる。

【００３４】さらに、主記憶装置へのアクセスを伴うシ
ステムであれば、主記憶入出力手段としてＤＭＡコント
ローラ等を用いたシステムにも、本発明を適用すること
ができる。

【００３５】

【発明の効果】以上説明したように、運用系の主記憶装
置障害発生時、異常応答を抑止し、障害発生データの代
替として待機系の主記憶データを使用して代替データと
共に正常応答を返し、代替データを使用したことを伝え
るという一連の処理を行い、区切れの良いところで運用
系と待機系の切り替えるようにしたので、障害発生時点
までの再処理を行うことなく処理の引継再開が可能とな
る。これにより、運用系と待機系の切り替え時間である
運用状態一時中断時間を短縮でき、システムの即時処理
性の向上が実現できる。

【図面の簡単な説明】

【図１】本発明に係る冗長システムの実施例を示す構成
図である。

【図２】従来の冗長システムの構成図である。

【図３】従来の冗長システムで代替データの使用例を示
す説明図である。

【符号の説明】

１０ 第１のサブシステム ２０ 第２のサブシステム １１，２１ 中央処理装置 １２，２２ 主記憶装置 １７，２７ 記憶データ障害検出回路 １９，２９ マイクロプロセッサ １Ａ，２Ａ 中央処理装置バスインターフェイス回路 １Ｂ，２Ｂ 待機系主記憶アクセス回路 １Ｃ，２Ｃ 待機系主記憶代替割り込み要求線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 読み出しデータの異常検出部を有する主
   記憶装置と、この主記憶装置にアクセスする主記憶入出
   力手段と、処理実行部を有するデータ処理手段とを備え
   た複数のデータ処理装置を有し、いずれかの上記データ
   処理装置が運用系となり、他の上記データ処理装置が待
   機系となる冗長システムにおいて、 上記各データ処理装置は、自己が運用系の場合に機能す
   る、 上記異常検出部が異常を検出したときに、その異常応答
   を上記主記憶入出力手段に通知することを抑止する異常
   応答抑止部と、 この例外処理状態に移行したときに、待機系のいずれか
   の上記データ処理装置の上記主記憶装置から異常に係る
   読み出しデータの代替データを取り出して、この代替デ
   ータと共に正常応答を上記主記憶入出力手段に返す代替
   データ取り出し部と、 上記処理実行部に、代替データと共に正常応答を返した
   ことを通知する例外処理通知部とを有することを特徴と
   する冗長システム。
2. 【請求項２】 上記データ処理手段が中央処理装置であ
   り、上記処理実行部及び上記主記憶入出力手段が共にマ
   イクロプロセッサであることを特徴とする請求項１に記
   載の冗長システム。