JPH0940068A - 電子部品の試験搬送トレーおよび試験方法 - Google Patents

電子部品の試験搬送トレーおよび試験方法

Info

Publication number
JPH0940068A
JPH0940068A JP19134395A JP19134395A JPH0940068A JP H0940068 A JPH0940068 A JP H0940068A JP 19134395 A JP19134395 A JP 19134395A JP 19134395 A JP19134395 A JP 19134395A JP H0940068 A JPH0940068 A JP H0940068A
Authority
JP
Japan
Prior art keywords
tray
test
semiconductor
semiconductor package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19134395A
Other languages
English (en)
Inventor
Hiroshi Kodama
洋 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP19134395A priority Critical patent/JPH0940068A/ja
Publication of JPH0940068A publication Critical patent/JPH0940068A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Connecting Device With Holders (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【目的】 複数の半導体パッケージを収容した状態でこ
れを搬送するとともに収容した状態でそのまま試験を行
い得るようにして半導体装置の製造効率を向上する。 【構成】 それぞれ半導体装置が組み込まれた半導体パ
ッケージPをトレー本体1に形成された収容凹部に載置
してトレー本体1に設けられた電気的接続端子に半導体
パッケージPのリードを接触させ、トレー本体1をバー
ンイン試験機21にまで搬送する。ついで、バーンイン
試験機21に設けられたテストボード22の接続部に前
記電気的接続端子の試験用電極部を接続する。そして、
テストボード22から半導体装置に対してテスト信号を
送り試験を行う。このように、半導体パッケージPを収
容して搬送するトレーに載置した状態で半導体装置の試
験が行なわれる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパッケージ内に封入され
た半導体装置を搬送するとともに環境試験などの試験を
行う際に用いられる電子部品の試験搬送技術に関する。
【0002】
【従来の技術】LSIなどの半導体デバイスつまり半導
体装置は、半導体ウエハからチップを切り出すダイシン
グ工程、チップをリードフレームやパッケージに装着す
るダイボンディング工程、チツプ上の接続電極とパッケ
ージの外部引き出し用端子をボンディングワイヤにより
接続するワイヤボンディング工程、チップを封止して外
部から保護する封止工程などを経て製造される。
【0003】半導体装置が製造された後に、輸送や保存
そして廃棄に至るまでに生じるさまざまなストレスを予
測して、その影響を調べ、その原因についての対策を講
じるために、半導体装置の環境試験が行われている。こ
の環境試験は、半導体装置の製造工程において製品の潜
在的な欠陥を取り除くため、全数を非破壊検査試験によ
って良品のみを選別する目的をも有している。
【0004】この環境試験には、初期故障を取り除く目
的で、全数を定格よりも高いストレスを加えながら一定
時間動作させるバーンイン試験、高湿状態にさらすよう
にした耐湿性試験などがある。このような環境試験装置
については、たとえば、(株)工業調査会、平成6年1
1月20日発行、1995年版「超LSI製造・試験装置」
P193〜P197に記載されている。
【0005】このような環境試験が行われた後の半導体
装置は、機能試験装置に搬送されて半導体装置が所望の
機能を有しているか否かが試験され、良品のみが選別さ
れることになる。
【0006】ところで、本発明者は、パッケージ内に封
入された半導体装置を環境試験や機能試験を行う際の技
術について検討した。以下は、本発明者によって検討さ
れた技術であり、その概要は次のとおりである。
【0007】すなわち、半導体装置が封入されたパッケ
ージは、搬送用トレーに所定の数だけ収容されてバーン
イン試験機にまで搬送され、この試験機のテストボード
に搬送用トレーから1つずつ搬出されて設置される。こ
の試験が終了した後には、再度搬送用トレーに載置され
て、次の機能試験機にまで搬送され、ここで搬送用トレ
ーから機能試験機の試験ボードに直接あるいはソケット
を介して組み付けられた状態で試験が行われる。
【0008】
【発明が解決しようとする課題】しかしながら、封止工
程を終了して半導体装置が封入されたパッケージを試験
機に搬送用トレーを用いて搬送し、搬送用トレーと試験
機との間で半導体パッケージの持ち替えを行うことは、
それに要する時間が長くなり、最終的な半導体装置の製
造効率を向上する上でネックとなっている。
【0009】本発明の目的は、複数の半導体パッケージ
を収容した状態でこれを搬送するとともに収容した状態
でそのまま試験を行い得るようにして半導体装置の製造
効率を向上することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0012】すなわち、本発明の電子部品の試験搬送ト
レーは、半導体装置が組み込まれた半導体パッケージを
それぞれ収容する複数の収容凹部が形成された搬送自在
のトレー本体と、トレー本体に設けられ半導体パッケー
ジに設けられたリードに接触する複数の電気的接続端子
と、電気的接続端子に前記トレー本体の外部に露出して
設けられ、トレー本体に半導体パッケージを収容した状
態で搬送するときには非接触となり、半導体パッケージ
内の半導体装置の試験を行う際にはテストボードの接続
部が電気的に接続される試験用電極部を有することを特
徴とする。本発明の電子部品の試験搬送トレーは、トレ
ー本体に半導体パッケージが収容された状態のもとで、
半導体パッケージに押し付け力を付勢する蓋部材を有す
る。また、電気的接続端子はトレー本体に対して着脱自
在に装着するようにしても良い。
【0013】本発明の電子部品の試験方法は、それぞれ
半導体装置が組み込まれた半導体パッケージをトレー本
体に形成された収容凹部に載置して、トレー本体に設け
られた電気的接続端子に前記半導体パッケージのリード
を接触させる工程と、トレー本体を試験機にまで搬送す
る工程と、試験機に設けられたテストボードの接続部に
電気的接続端子の試験用電極部を接続する工程と、テス
トボードから前記それぞれの半導体装置に対してテスト
信号を送り前記それぞれ半導体装置を試験する工程とを
有し、トレーに載置した状態で半導体装置の試験を行う
ようにしたことを特徴とする。
【0014】
【作用】本発明の電子部品の試験搬送トレーにあって
は、複数の半導体パッケージを収容する収容凹部がトレ
ー本体に設けられており、それぞれの収容凹部には半導
体パッケージのリードに接触する電気的接続端子がリー
ドの数に対応させて設けられている。したがって、トレ
ーに所定の数の半導体パッケージを収容して保管した
り、トレーを利用して半導体パッケージの搬送を行うこ
とができ、半導体パッケージをトレーに収容した状態の
ままで、バーンインテストなどの試験を行うことができ
る。
【0015】本発明の電子部品の試験方法にあっては、
トレーを利用してこれに外部に露出させて設けられた試
験用電極部にテストボードの接続部を接続することによ
り、トレー内に収容された複数の半導体装置はそれぞれ
試験機に電気的に接続されることになる。これにより、
製造工程が終了した半導体パッケージをトレーに収容
し、そのトレーを利用して半導体パッケージの搬送を行
うことができるとともに、そのトレーに収容したままの
状態でバーンイン試験機などの試験機に半導体装置を組
み付けることができる。
【0016】このようにして、搬送用のトレーつまり治
具を試験用の治具としても共用することにより、半導体
装置を搬送して試験機に移し替える作業が不要となり、
試験作業能率が大幅に向上する。
【0017】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0018】図1は本発明の一実施例である電子部品の
試験搬送トレーを示す平面図であり、図2は図1の一部
省略正面図である。
【0019】図1に示すように、トレー本体1は四辺形
の枠体2とこの内部に格子状に設けられた区画部3を有
し、区画部3内で囲まれた複数の収容凹部4が設けられ
ており、それぞれの収容凹部4内には図3に示すよう
に、半導体装置つまりLSIが組み込まれた半導体パッ
ケージPが収容されるようになっている。
【0020】この半導体パッケージPは面実装形のQF
J(Quad Flat J-leaded Package)を示し、樹脂製のパッ
ケージ本体Bの四辺には、それぞれJ字形状に折り曲げ
られたリードLが設けられている。半導体パッケージP
に設けられたリードLに接触する電気的接続端子5がト
レー本体1に設けられている。なお、図示するトレー本
体1には合計24個の収容凹部4が形成されているが、
収容凹部4の数は任意の数に設定することができる。
【0021】図4は図1に示された複数の収容凹部4の
何れか1つの表面側を拡大して示す平面図であり、図5
は図4の背面側を示す底面図であり、図6は収容凹部4
内に半導体パッケージPを収容した状態におけるトレー
本体1の断面図である。
【0022】それぞれの電気的接続端子5は収容凹部4
内に露出されリードLが接触するリード接続部5aと、
トレー本体1の裏面側に突出してトレー本体1の外部に
露出された試験用電極部5bとを有している。試験用電
極部5bはトレー本体1に半導体パッケージPを収容し
た状態で半導体パッケージP内の半導体装置の試験を行
う際に、ステトボードの接続部に電気的に接続される。
このトレー本体1内に半導体パッケージPを収容した状
態でこれを搬送する際には、試験用電極部5bは外部に
露出されたままの非接触状態となる。
【0023】図6に示すように、トレー本体1の厚み方
向の中央部分に表側と裏側とを区画するために設けられ
た隔壁部6には、それぞれの収容凹部4の中央部に対応
させて貫通孔7が形成されており、隔壁部6の表側は収
容凹部4となり、裏側はテストボード接続部8となって
いる。電気的接続端子5の試験用電極部5bの先端はト
レー本体1の下面よりも引っ込んでおり、トレー本体1
を基台の上に載置しても、試験用電極部5bが基台に接
触することが防止される。
【0024】トレー本体1には蓋部材10が着脱自在に
装着されるようになっている。収容凹部4内に半導体パ
ッケージPを収容した状態で蓋部材10がトレー本体1
に取り付けられるようになっている。蓋部材10をトレ
ー本体1に締結するために、トレー本体1には、図1お
よび図2に示すように、クランプ部材11が設けられて
いる。クランプ部材11はピン12を中心に揺動自在と
なっており、蓋部材10に形成されたノッチ部13に係
合する爪部14がクランプ部材11に設けられている。
【0025】クランプ部材11は四辺形のトレー本体1
の4つの辺のうち、相互に平行な2辺のみでも良く、全
ての辺に対応させて設けるようにしても良い。また、ク
ランプ部材11を蓋部材10に設け、この爪部14が係
合するノッチ部13をトレー本体1に形成するようにし
ても良い。
【0026】蓋部材10をトレー本体1に締結すると、
半導体パッケージPは蓋部材10により押し付けられ、
リードLがリード接続部5aに押し付けられることにな
り、確実にリードLとリード接続部5aとが接触され
る。このときの接触力は、リード接続部5aを図6に示
すように湾曲させて形成することにより、その部分がバ
ネ部材として機能することによって高められる。
【0027】図6に示すように、蓋部材10にはトレー
本体1に形成された貫通孔7に対応させて多数の貫通孔
15が形成されている。
【0028】トレー本体1の枠体2の底部外側には段部
16が図2および図6に示すように形成されており、蓋
部材10にはこの段部16と嵌合し合う突起部17が外
周部に形成されている。したがって、それぞれ蓋部材1
0が取り付けられた状態でトレーを複数段積み重ねて
も、下側のトレーの突起部17に上側のトレーの段部1
6が嵌合することから、トレー相互のずれが防止され
る。
【0029】半導体装置が樹脂封止された後にリードL
の折り曲げ加工が終了した半導体パッケージPは、前記
した電子部品の試験搬送トレーに収容される。そして、
このトレーを用いて次の試験機に向けて搬送され、その
ままの状態で半導体装置の試験が行われる。
【0030】図示する実施例にあっては、試験用電極部
5bを有する電気的接続端子5をトレー本体1に固定さ
せるようにしているが、電気的接続端子5をトレー本体
1に対して着脱自在に装着することにより、収容される
半導体パッケージPの種類が変更され、リードの数や位
置が変化する際には、それに対応させて電気的接続端子
5の位置を変化させるようにしても良い。そのときに
は、収容が想定される半導体パッケージのリードの位置
と数に対応させて、電気的接続端子5が取り付けられる
孔ないし溝を予め多数設けておき、パッケージの種類に
応じて電気的接続端子5の位置と数を変化させる。
【0031】図7は前記トレーを用いて半導体パッケー
ジPの収容と試験を行う手順を示す図であり、完成され
た半導体パッケージPは、真空吸着式の吸着ヘッド20
により吸着されてトレー本体1の収容凹部4内に載置さ
れる。次いで、所定の数の半導体パッケージPが収容さ
れたトレー本体1に対して蓋部材10を締結する。これ
により、半導体パッケージPのリードLは、トレー本体
1に設けられた電気的接続端子5のリード接続部5aに
接触される。
【0032】半導体装置のバーンインテストを行うに
は、トレーに収容された状態のままで半導体装置をバー
ンイン試験機21にまで搬送する。このバーンイン試験
機21内にトレーを搬入した後に、バーンイン試験機2
1内に設けられたテストボード22の接続部に試験用電
極部5bを電気的に接続する。このバーンイン試験機2
1は半導体パッケージPを所定の温度に加熱する雰囲気
の加熱室を有しており、加熱状態の空気がトレー本体1
の貫通孔7および蓋部材10の貫通孔15を介して半導
体パッケージPに接触する。これと同時に、テストボー
ド22からは電気的接続端子5を介して試験用のパルス
信号が供給される。このバーンイン試験によって、不良
な半導体装置が発見されたならば、その半導体装置が組
み込まれたパッケージPの位置がメモリに格納される。
【0033】このようにしてバーンインテストが終了し
たならば、半導体パッケージPはトレーとともにバーン
イン試験機21から取り出されて、それぞれの半導体装
置が所定の機能を有しているか否かを試験する機能試験
機23に搬送される。搬送された後には、トレーはその
トレー本体1に設けられた電気的接続端子5の試験用電
極部5bの部分で機能試験機23のステトボード24に
接続される。接続後にこのテストボード24を介してそ
れぞれの半導体装置に試験用のパルスが供給され、機能
試験がなされる。
【0034】機能試験が終了したならば、トレーはそれ
ぞれの半導体パッケージPを収容したまま、次の工程に
搬送される。このように、トレーは半導体パッケージP
を収容してそれを保管したり、搬送するために使用され
るとともに、バーンインテストなどの種々の試験を行う
際には、それぞれの試験機に組み込まれたテストボード
に半導体パッケージP内の半導体装置を電気的に接続す
るためのコネクタとして機能する。
【0035】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0036】たとえば、図示する蓋部材10はトレー本
体1と別体となっており、クランプ部材11により締結
されるが、蓋部材10をヒンジ部を介して開閉自在にト
レー本体1に取り付け、これを開閉することにより半導
体パッケージPを固定するようにしても良い。また、図
示する半導体パッケージPは、面実装形のQFJタイプ
のものを示すが、トレーに収容される半導体パッケージ
としては、これに限られず、他の面実装形のICパッケ
ージでも、DIPなどの挿入形のICパッケージでも良
い。ただし、それぞれのタイプに対応させて、電気的接
続端子の形状などを相違させる。
【0037】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0038】(1).半導体パッケージを収容して搬送する
トレーに電極を設けることにより、トレーを試験用の治
具としても利用して、半導体パッケージの持ち替えない
しで試験を迅速に行うことができる。
【0039】(2).移し替えがなくなることから、移し替
えに伴う半導体パッケージの品質劣化をも防止すること
ができる。
【0040】(3).その結果、作業時間の短縮化を図るこ
とができ、半導体装置の製造効率が大幅に向上した。
【0041】(4).半導体パッケージの搬送や試験に使用
する治具の数を低減することができ、コストダウンを図
ることができる。
【0042】(5).半導体パッケージのタイプに応じて電
気的接続端子の位置を組み換えることにより、種々の半
導体パッケージの搬送と試験を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例である電子部品の試験搬送ト
レーのトレー本体を示す平面図である。
【図2】トレー本体に蓋部材を締結した状態における一
部省略正面図である。
【図3】半導体パッケージの一例を示す斜視図である。
【図4】トレー本体に設けられた複数の収容凹部の1つ
の表側を示す拡大平面図である。
【図5】図4の裏面側を示す底面図である。
【図6】トレー本体の一部を示す断面図である。
【図7】(a)〜(d)はトレーを用いて半導体装置を
試験する手順を示す概略図である。
【符号の説明】 1 トレー本体 2 枠体 3 区画部 4 収容凹部 5 電気的接続端子 5a リード接続部 5b 試験用電極部 6 画壁部 7 貫通孔 8 テストボード接続部 10 蓋部材 11 クランプ部材 12 ピン 13 ノッチ部 14 爪部 15 貫通孔 16 段部 17 突起部 20 吸着ヘッド 21 バーンイン試験機 22 テストボード 23 機能試験機 24 テストボード B パッケージ本体 L リード P 半導体パッケージ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置が組み込まれた半導体パッケ
    ージをそれぞれ収容する複数の収容凹部が形成された搬
    送自在のトレー本体と、 前記トレー本体に設けられ、前記半導体パッケージに設
    けられたリードに接触する複数の電気的接続端子と、 前記電気的接続端子に前記トレー本体の外部に露出して
    設けられ、前記トレー本体に前記半導体パッケージを収
    容した状態で搬送するときには非接触となり、前記半導
    体パッケージ内の半導体装置の試験を行う際にはテスト
    ボードの接続部が電気的に接続される試験用電極部を有
    することを特徴とする電子部品の試験搬送トレー。
  2. 【請求項2】 請求項1記載の電子部品の試験搬送トレ
    ーであって、前記トレー本体に前記半導体パッケージが
    収容された状態のもとで、前記半導体パッケージに押し
    付け力を付勢する蓋部材を有することを特徴とする電子
    部品の試験搬送トレー。
  3. 【請求項3】 請求項1または2記載の電子部品の試験
    搬送トレーであって、前記電気的接続端子を前記トレー
    本体に対して着脱自在に装着することを特徴とする電子
    部品の試験搬送トレー。
  4. 【請求項4】 それぞれ半導体装置が組み込まれた半導
    体パッケージをトレー本体に形成された収容凹部に載置
    して、前記トレー本体に設けられた電気的接続端子に前
    記半導体パッケージのリードを接触させる工程と、 前記トレー本体を試験機にまで搬送する工程と、 前記試験機に設けられたテストボードの接続部に前記電
    気的接続端子の試験用電極部を接続する工程と、 前記テストボードから前記それぞれの半導体装置に対し
    てテスト信号を送り前記それぞれ半導体装置を試験する
    工程とを有し、 前記トレー本体に載置した状態で半導体装置の試験を行
    うようにしたことを特徴とする電子部品の試験方法。
JP19134395A 1995-07-27 1995-07-27 電子部品の試験搬送トレーおよび試験方法 Pending JPH0940068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19134395A JPH0940068A (ja) 1995-07-27 1995-07-27 電子部品の試験搬送トレーおよび試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19134395A JPH0940068A (ja) 1995-07-27 1995-07-27 電子部品の試験搬送トレーおよび試験方法

Publications (1)

Publication Number Publication Date
JPH0940068A true JPH0940068A (ja) 1997-02-10

Family

ID=16272994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19134395A Pending JPH0940068A (ja) 1995-07-27 1995-07-27 電子部品の試験搬送トレーおよび試験方法

Country Status (1)

Country Link
JP (1) JPH0940068A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238952A (ja) * 2008-03-26 2009-10-15 Kyocera Corp 支持用キャリア
JP2011054961A (ja) * 2009-08-18 2011-03-17 Multitest Elektronische Systeme Gmbh 電子コンポーネントの後処理システム
US8683680B2 (en) 2009-08-18 2014-04-01 Multitest Elektronische Systeme Gmbh Align fixture for alignment of an electronic component
US8689436B2 (en) 2009-08-18 2014-04-08 Multitest Elektronische Systeme Gmbh Two abutting sections of an align fixture together floatingly engaging an electronic component
US8964404B2 (en) 2009-08-18 2015-02-24 Multitest Elektronische Systeme Gmbh Elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture
US11112452B2 (en) 2019-03-07 2021-09-07 Kabushiki Kaisha Toshiba IC tray and test jig

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238952A (ja) * 2008-03-26 2009-10-15 Kyocera Corp 支持用キャリア
JP2011054961A (ja) * 2009-08-18 2011-03-17 Multitest Elektronische Systeme Gmbh 電子コンポーネントの後処理システム
US8683680B2 (en) 2009-08-18 2014-04-01 Multitest Elektronische Systeme Gmbh Align fixture for alignment of an electronic component
US8689436B2 (en) 2009-08-18 2014-04-08 Multitest Elektronische Systeme Gmbh Two abutting sections of an align fixture together floatingly engaging an electronic component
US8717048B2 (en) 2009-08-18 2014-05-06 Multitest Elektronische Systems GmbH System for post-processing of electronic components
US8964404B2 (en) 2009-08-18 2015-02-24 Multitest Elektronische Systeme Gmbh Elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture
US9255965B2 (en) 2009-08-18 2016-02-09 Multitest Elektronische Systeme Gmbh System for post-processsing of electronic components
US11112452B2 (en) 2019-03-07 2021-09-07 Kabushiki Kaisha Toshiba IC tray and test jig

Similar Documents

Publication Publication Date Title
US6815967B2 (en) In-tray burn-in board, device and test assembly for testing integrated circuit devices in situ on processing trays
US4940935A (en) Automatic SMD tester
KR100276826B1 (ko) 패키지되지않은칩을테스트하기위한케리어
JP2002040095A (ja) 半導体装置及びその実装方法
JP3197885B2 (ja) モジュールicハンドラーのモジュールicハンドリング方法及びキャリアハンドリング方法
JPH0940068A (ja) 電子部品の試験搬送トレーおよび試験方法
JPH05136219A (ja) 検査装置
KR100652417B1 (ko) 인-트레이(In-tray) 상태의 반도체 패키지 검사장치및 검사방법
KR100305683B1 (ko) 번인테스터용번인보드
JPH08334546A (ja) 半導体装置のテスト装置
JP2913344B2 (ja) 半導体素子の検査装置及び検査方法。
JP2741043B2 (ja) 半導体素子の選別方法
JPH06180345A (ja) 半導体装置収納用トレイ及び半導体装置の試験装置,試験方法
JP2003167021A (ja) 半導体装置の製造方法およびシェル
KR100524906B1 (ko) 반도체 조립공정에서 트레이 셀의 위치데이터 처리방법
JP2002196035A (ja) 半導体装置の製造方法およびキャリア
JPH039280A (ja) Icの検査方法
JP2004031946A (ja) 半導体装置及びその製造方法
JPH02272370A (ja) 半導体検査装置
JPH0980116A (ja) 半導体チップ用ソケット
JPH0712894A (ja) Icパッケージの検査方法と、icパッケージ収納容器及びハンドラー
JPH01253663A (ja) バーンイン方法及びバーンイン用ボード
JPH02134580A (ja) 被測定体の選別方法
JPH0582610A (ja) 半導体装置並びにその試験方法及びその試験装置
JP2002107409A (ja) オートハンドラ用電極ユニット及びオートハンドラ