JPH0945638A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0945638A JPH0945638A JP21416595A JP21416595A JPH0945638A JP H0945638 A JPH0945638 A JP H0945638A JP 21416595 A JP21416595 A JP 21416595A JP 21416595 A JP21416595 A JP 21416595A JP H0945638 A JPH0945638 A JP H0945638A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor
- semiconductor device
- wax layer
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 10
- 229920001721 polyimide Polymers 0.000 claims abstract description 3
- 239000009719 polyimide resin Substances 0.000 claims abstract description 3
- 235000012431 wafers Nutrition 0.000 claims description 28
- 230000001681 protective effect Effects 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 239000004945 silicone rubber Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 7
- 238000005406 washing Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 238000005488 sandblasting Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 薄く均一で良好な絶縁膜を得ると共に、個
々の半導体チップに切断する工数を大幅に削減するこ
と、溝幅を狭くし、ウェーハ面積を有効に活用するこ
と、半導体チップを、そのパッケージに合わせ、自由
にその形状を選択可能にすること等を目的とした半導体
装置の製造方法を提供すること。 【構成】 溝７内全体に充填することなく、噴霧器等を
用いて該溝７の表面に相対的に薄く絶縁物１０を塗布・
固化させるようにしたので、均質なパッシベーション膜
としての絶縁膜１１を容易に形成でき、リーク電流の少
ない半導体装置を得ることができる。
々の半導体チップに切断する工数を大幅に削減するこ
と、溝幅を狭くし、ウェーハ面積を有効に活用するこ
と、半導体チップを、そのパッケージに合わせ、自由
にその形状を選択可能にすること等を目的とした半導体
装置の製造方法を提供すること。 【構成】 溝７内全体に充填することなく、噴霧器等を
用いて該溝７の表面に相対的に薄く絶縁物１０を塗布・
固化させるようにしたので、均質なパッシベーション膜
としての絶縁膜１１を容易に形成でき、リーク電流の少
ない半導体装置を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のＰＮ接合部
の露出表面を保護するパッシベーション膜の形成過程を
改良した半導体装置の製造方法に関するものである。
の露出表面を保護するパッシベーション膜の形成過程を
改良した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体ウェーハ内に形成したＰＮ接合部
の露出表面をシリコーンゴムによって被覆するパッシベ
ーション法の従来法を図４及び図５を参照して説明す
る。なお、図４は半導体ウェーハに溝を形成した後の該
ウェーハ全体の断面図であり、図５は、個々の半導体チ
ップに分離した時の該チップの断面図を示している。こ
れらの図において、Ｐ型半導体ウェーハ１の一方の主面
側にＮ↑＋層２が形成され、他方の主面側にＰ↑＋層３
が公知の拡散法により形成されている。この半導体ウェ
ーハ１は、ワックス４により例えばガラスから成る板材
５に貼付されている。上記半導体ウェーハ１の一方の主
面側には酸化膜、ブラストシール、ワックス等の保護膜
６が形成され、サンドブラスト及びエッチング等の際の
保護膜として用いている。
の露出表面をシリコーンゴムによって被覆するパッシベ
ーション法の従来法を図４及び図５を参照して説明す
る。なお、図４は半導体ウェーハに溝を形成した後の該
ウェーハ全体の断面図であり、図５は、個々の半導体チ
ップに分離した時の該チップの断面図を示している。こ
れらの図において、Ｐ型半導体ウェーハ１の一方の主面
側にＮ↑＋層２が形成され、他方の主面側にＰ↑＋層３
が公知の拡散法により形成されている。この半導体ウェ
ーハ１は、ワックス４により例えばガラスから成る板材
５に貼付されている。上記半導体ウェーハ１の一方の主
面側には酸化膜、ブラストシール、ワックス等の保護膜
６が形成され、サンドブラスト及びエッチング等の際の
保護膜として用いている。
【０００３】次に、上記の半導体ウェーハ１は、サンド
ブラスト等により溝７がワックス４に到るまで形成さ
れ、個々の半導体チップ１Ａに分離されると共に、溝７
の内周面にＰＮ接合部８，９が露出される。次に、溝７
を、ワックス層４、板材５及び保護膜６をマスクとし
て、エッチングすることにより欠陥の少ない清浄な表面
を得るようにしている。次に、溝７にシリコンゴム等の
絶縁物１０をディスペンサ等により塗布し、固化させた
後、溝７の底部中央を切り離すことにより、図５に示し
たようなＰＮ接合部８，９の露出表面を絶縁物１０で保
護した半導体チップ１Ａを得ている。
ブラスト等により溝７がワックス４に到るまで形成さ
れ、個々の半導体チップ１Ａに分離されると共に、溝７
の内周面にＰＮ接合部８，９が露出される。次に、溝７
を、ワックス層４、板材５及び保護膜６をマスクとし
て、エッチングすることにより欠陥の少ない清浄な表面
を得るようにしている。次に、溝７にシリコンゴム等の
絶縁物１０をディスペンサ等により塗布し、固化させた
後、溝７の底部中央を切り離すことにより、図５に示し
たようなＰＮ接合部８，９の露出表面を絶縁物１０で保
護した半導体チップ１Ａを得ている。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、次のような解決すべき課題
があった。 （１）溝７に絶縁物１０が厚く不均一に塗布されるた
め、キュア後のパッシベーション膜の膜質が不安定とな
り、アノード、カソード間に電圧を印加した時にリーク
電流の原因となる。 （２）狭い溝７内に絶縁物１０を塗布することは、ディ
スペンサ等を使用したとしても位置合わせ及び塗布にか
なりの時間を要する。また、チップ形状が四角形の場合
には比較的容易であるが、収容する半導体装置のパッケ
ージからの要請でチップ形状が丸型あるいは六角形等の
多角形となった場合には絶縁物１０の塗布が困難とな
る。 （３）通常サンドブラスト等を用い、半導体ウェーハ１
をダイシングする場合、溝はワックス層４を突き抜け、
板材５に達するため、絶縁物１０を塗布し、キュアした
時、該絶縁物１０は板材５とも固着してしまい、個々の
半導体チップ１Ａに分離することが困難となる。この問
題を解決するためには、溝７の深さを微妙に調節し、エ
ッチング後に溝７の底部にワックス層４の層を若干残す
必要がある。 （４）絶縁物１０を塗布してキュアした後、溝７の前記
絶縁物１０の中央部をカットし、個々の半導体チップ１
Ａに分離しなければならない。しかしながら、ウェーハ
面積の有効使用の要請から必然的に溝７の幅が狭くな
り、かかる溝７からの切断が容易ではなくなる。また、
パッケージの関係上、丸型や多角形のチップ形状が要求
されるが、かかる形状に切断することが困難となる。
半導体装置の製造方法では、次のような解決すべき課題
があった。 （１）溝７に絶縁物１０が厚く不均一に塗布されるた
め、キュア後のパッシベーション膜の膜質が不安定とな
り、アノード、カソード間に電圧を印加した時にリーク
電流の原因となる。 （２）狭い溝７内に絶縁物１０を塗布することは、ディ
スペンサ等を使用したとしても位置合わせ及び塗布にか
なりの時間を要する。また、チップ形状が四角形の場合
には比較的容易であるが、収容する半導体装置のパッケ
ージからの要請でチップ形状が丸型あるいは六角形等の
多角形となった場合には絶縁物１０の塗布が困難とな
る。 （３）通常サンドブラスト等を用い、半導体ウェーハ１
をダイシングする場合、溝はワックス層４を突き抜け、
板材５に達するため、絶縁物１０を塗布し、キュアした
時、該絶縁物１０は板材５とも固着してしまい、個々の
半導体チップ１Ａに分離することが困難となる。この問
題を解決するためには、溝７の深さを微妙に調節し、エ
ッチング後に溝７の底部にワックス層４の層を若干残す
必要がある。 （４）絶縁物１０を塗布してキュアした後、溝７の前記
絶縁物１０の中央部をカットし、個々の半導体チップ１
Ａに分離しなければならない。しかしながら、ウェーハ
面積の有効使用の要請から必然的に溝７の幅が狭くな
り、かかる溝７からの切断が容易ではなくなる。また、
パッケージの関係上、丸型や多角形のチップ形状が要求
されるが、かかる形状に切断することが困難となる。
【０００５】
【発明の目的】本発明は、上記のような各課題を解決す
るためになされたもので、薄く均一で良好なパッシベ
ーション膜としての絶縁膜を得ると共に、個々の半導体
チップに切断する工数を大幅に削減すること、溝幅を
狭くし、ウェーハ面積を有効に活用すること、半導体
チップを、そのパッケージに合わせ、丸型若しくは六角
形等の多角形に自由に選択可能にすること、その結
果、安価で良質な半導体装置を得る等を目的とするもの
である。
るためになされたもので、薄く均一で良好なパッシベ
ーション膜としての絶縁膜を得ると共に、個々の半導体
チップに切断する工数を大幅に削減すること、溝幅を
狭くし、ウェーハ面積を有効に活用すること、半導体
チップを、そのパッケージに合わせ、丸型若しくは六角
形等の多角形に自由に選択可能にすること、その結
果、安価で良質な半導体装置を得る等を目的とするもの
である。
【０００６】
【問題点を解決するための手段】本発明の半導体装置の
製造方法は、少なくとも１つ以上のＰＮ接合部を有する
半導体ウェーハに加熱溶融させたワックス層を介して板
材を貼付する工程と、該半導体ウェーハの一方の主面側
に所定の大きさの複数の保護膜を貼付する工程と、次い
で、上記半導体ウェーハの上面から上記保護膜をマスク
としてサンドブラスト法をより少なくとも上記ワックス
層に達する溝を形成する工程と、該溝内をエッチングし
て上記ＰＮ接合部の露出表面を清浄化する工程と、次い
で、前記溝全体に充填することなく、該溝内表面に一定
の厚さで相対的に薄く絶縁物を塗布・固化させる工程
と、前記ワックスを溶かして分割された多数の半導体チ
ップを得る工程とを含むことを特徴とするものである。
製造方法は、少なくとも１つ以上のＰＮ接合部を有する
半導体ウェーハに加熱溶融させたワックス層を介して板
材を貼付する工程と、該半導体ウェーハの一方の主面側
に所定の大きさの複数の保護膜を貼付する工程と、次い
で、上記半導体ウェーハの上面から上記保護膜をマスク
としてサンドブラスト法をより少なくとも上記ワックス
層に達する溝を形成する工程と、該溝内をエッチングし
て上記ＰＮ接合部の露出表面を清浄化する工程と、次い
で、前記溝全体に充填することなく、該溝内表面に一定
の厚さで相対的に薄く絶縁物を塗布・固化させる工程
と、前記ワックスを溶かして分割された多数の半導体チ
ップを得る工程とを含むことを特徴とするものである。
【０００７】
【作用】本発明の半導体装置の製造方法は、溝内全体に
充填することなく、噴霧器等を用いて該溝内表面に一定
の厚さで相対的に薄く絶縁物を塗布・固化させるように
したので、均質なパッシベーション膜を容易に形成で
き、リーク電流の少ない半導体装置を得ることができ
る。
充填することなく、噴霧器等を用いて該溝内表面に一定
の厚さで相対的に薄く絶縁物を塗布・固化させるように
したので、均質なパッシベーション膜を容易に形成で
き、リーク電流の少ない半導体装置を得ることができ
る。
【０００８】
【実施例】以下に、本発明の実施例を図１乃至図３を参
照して説明する。なお、図１は半導体装置としてダイオ
ードを製造する場合の例である。図において、半導体ウ
ェーハ１は予めＰＮ接合部が形成され、加熱溶融させた
ワックス層４を介して板材５に貼り付けられている。ま
た、半導体ウェーハ１の一方の主面側には、サンドブラ
スト、エッチング等のマスクとなる保護膜６を貼り付け
る。この保護膜６は、通常最終チップ形状と同じ形状、
例えば丸型、四角形若しくはその他の多角形であり、塩
化ビニール等の素材で形成されており、半導体ウェーハ
１の表面に容易に貼り付けが可能なものであり、例え
ば、「ブラストシール」の商品名で市販されているもの
である。
照して説明する。なお、図１は半導体装置としてダイオ
ードを製造する場合の例である。図において、半導体ウ
ェーハ１は予めＰＮ接合部が形成され、加熱溶融させた
ワックス層４を介して板材５に貼り付けられている。ま
た、半導体ウェーハ１の一方の主面側には、サンドブラ
スト、エッチング等のマスクとなる保護膜６を貼り付け
る。この保護膜６は、通常最終チップ形状と同じ形状、
例えば丸型、四角形若しくはその他の多角形であり、塩
化ビニール等の素材で形成されており、半導体ウェーハ
１の表面に容易に貼り付けが可能なものであり、例え
ば、「ブラストシール」の商品名で市販されているもの
である。
【０００９】次に、サンドブラスト等により半導体ウェ
ーハ１に、少なくとも上記ワックス層４に達する溝７を
形成した後、板材５、ワックス層４及び保護膜６をマス
クにして該溝７の表面、すなわち、露出されたＰＮ接合
部８，９をエッチングし、欠陥の少ない清浄な表面を得
る。その後、半導体ウェーハ１全体を洗浄・乾燥し、噴
霧器等を用いて例えば液状のポリイミド樹脂からなる絶
縁物１０を噴霧し、溝７の表面に約１００μｍ程度の薄
く均一な絶縁膜１１が形成されるようにする。この絶縁
膜１１は、図２のように半導体チップ全面に塗布される
が、先のエッチング処理により溝７の表面が保護膜６及
びワックス層４のエッチングにより約１０〜８０μｍ程
度後退しているため、保護膜６の下部６Ａ及びワックス
層４のエッジ部４Ａには殆ど付着せず、その後のワック
ス層４及び保護膜６の洗浄工程で容易に半導体チップ１
Ａを板材５より剥離し、清浄化することができる。
ーハ１に、少なくとも上記ワックス層４に達する溝７を
形成した後、板材５、ワックス層４及び保護膜６をマス
クにして該溝７の表面、すなわち、露出されたＰＮ接合
部８，９をエッチングし、欠陥の少ない清浄な表面を得
る。その後、半導体ウェーハ１全体を洗浄・乾燥し、噴
霧器等を用いて例えば液状のポリイミド樹脂からなる絶
縁物１０を噴霧し、溝７の表面に約１００μｍ程度の薄
く均一な絶縁膜１１が形成されるようにする。この絶縁
膜１１は、図２のように半導体チップ全面に塗布される
が、先のエッチング処理により溝７の表面が保護膜６及
びワックス層４のエッチングにより約１０〜８０μｍ程
度後退しているため、保護膜６の下部６Ａ及びワックス
層４のエッジ部４Ａには殆ど付着せず、その後のワック
ス層４及び保護膜６の洗浄工程で容易に半導体チップ１
Ａを板材５より剥離し、清浄化することができる。
【００１０】また、板材５を約１００〜１８０℃に加熱
し、ワックス層４を溶かして半導体チップ１Ａを剥離す
ることも十分可能である。この場合にもワックスのエッ
ジ部４Ａに絶縁膜１１が殆ど付着していないため、容易
に半導体チップ１Ａを剥離することができる。図３は半
導体チップ１Ａを板材５から剥離し、また、該チップ１
Ａの表面から保護膜６を剥離し、所定の処理工程を経て
完成した半導体チップの断面図である。なお、図におい
て、１２は半導体チップ１Ａの他方の主面側に形成した
アノード電極、１３は一方の主面側に形成したカソード
電極である。また、図１及び図２と同一部分には同一符
号が付してある。
し、ワックス層４を溶かして半導体チップ１Ａを剥離す
ることも十分可能である。この場合にもワックスのエッ
ジ部４Ａに絶縁膜１１が殆ど付着していないため、容易
に半導体チップ１Ａを剥離することができる。図３は半
導体チップ１Ａを板材５から剥離し、また、該チップ１
Ａの表面から保護膜６を剥離し、所定の処理工程を経て
完成した半導体チップの断面図である。なお、図におい
て、１２は半導体チップ１Ａの他方の主面側に形成した
アノード電極、１３は一方の主面側に形成したカソード
電極である。また、図１及び図２と同一部分には同一符
号が付してある。
【００１１】
【発明の効果】本発明は以上のような構成であるため、
絶縁物を薄く均一にＰＮ接合部の露出表面に塗布・固化
させ、均質な絶縁膜を形成することができる。このた
め、半導体装置のパッシベーション膜として良好であ
り、リーク電流の少ない電気的特性の優れた半導体装置
が得られる。また、絶縁物を噴霧器等で塗布するため、
多数の半導体ウェーハに対して一度に短時間で処理でき
ると共に、固化した後の絶縁物を溝の中央部で切断する
必要がないため、半導体装置製造のための工数を大幅に
削減することができる。さらに、ダイシングブレード等
による切断が不要となるため、半導体チップの形状は、
四角形に限定されることなく、半導体装置のパッケージ
の形状に合わせ、丸型、六角形、その他の多角形に自由
に選択可能である。このことは、スタッド型又は平型個
別半導体装置に半導体チップを組み込む場合、組立部品
の中で最も高価であるパッケージに対して、最大面積と
なる半導体チップを組み込むことができるため、コスト
的に非常に有利となる。以上のように本発明の製造方法
によれば、高価な設備を使用することなく、短時間で安
価かつ良質な半導体チップを容易に得ることができるな
ど優れた効果がある。
絶縁物を薄く均一にＰＮ接合部の露出表面に塗布・固化
させ、均質な絶縁膜を形成することができる。このた
め、半導体装置のパッシベーション膜として良好であ
り、リーク電流の少ない電気的特性の優れた半導体装置
が得られる。また、絶縁物を噴霧器等で塗布するため、
多数の半導体ウェーハに対して一度に短時間で処理でき
ると共に、固化した後の絶縁物を溝の中央部で切断する
必要がないため、半導体装置製造のための工数を大幅に
削減することができる。さらに、ダイシングブレード等
による切断が不要となるため、半導体チップの形状は、
四角形に限定されることなく、半導体装置のパッケージ
の形状に合わせ、丸型、六角形、その他の多角形に自由
に選択可能である。このことは、スタッド型又は平型個
別半導体装置に半導体チップを組み込む場合、組立部品
の中で最も高価であるパッケージに対して、最大面積と
なる半導体チップを組み込むことができるため、コスト
的に非常に有利となる。以上のように本発明の製造方法
によれば、高価な設備を使用することなく、短時間で安
価かつ良質な半導体チップを容易に得ることができるな
ど優れた効果がある。
【図１】本発明の一実施例を示す半導体装置の製造方法
を示し、溝を形成した後の半導体ウェーハの断面図であ
る。
を示し、溝を形成した後の半導体ウェーハの断面図であ
る。
【図２】上記半導体ウェーハのＰＮ接合部をエッチング
した後、絶縁物を全体に噴霧塗布した状態の半導体チッ
プを拡大して示した断面図である。
した後、絶縁物を全体に噴霧塗布した状態の半導体チッ
プを拡大して示した断面図である。
【図３】上記半導体チップの両主面に電極金属を形成し
た後の半導体チップの断面図である。
た後の半導体チップの断面図である。
【図４】従来の半導体装置の製造方法を示し、溝を形成
した後の半導体ウェーハの断面図である。
した後の半導体ウェーハの断面図である。
【図５】上記従来の半導体装置の製造方法において、個
々の半導体チップに切断・分離した状態の拡大断面図で
ある。
々の半導体チップに切断・分離した状態の拡大断面図で
ある。
１ 半導体ウェーハ ２ Ｎ↑＋層 ３ Ｐ↑＋層 ４ ワックス層 ５ 板材 ６ 保護膜 ７ 溝 ８，９ ＰＮ接合部 １０ 絶縁物 １１ 絶縁膜
Claims (4)
- 【請求項１】 少なくとも１つ以上のＰＮ接合部を有す
る半導体ウェーハに加熱溶融させたワックス層を介して
板材を貼付する工程と、該半導体ウェーハの一方の主面
側に所定の大きさの複数の保護膜を貼付する工程と、次
いで、上記半導体ウェーハの上面から上記保護膜をマス
クとしてサンドブラスト法により少なくとも上記ワック
ス層に達する溝を形成する工程と、該溝内をエッチング
して上記ＰＮ接合部の露出表面を清浄化する工程と、次
いで、前記溝全体に充填することなく、該溝内表面に相
対的に薄く絶縁物を塗布・固化させる工程と、前記ワッ
クスを溶かして個々に分割された多数の半導体チップを
得る工程と、を含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記絶縁物がポリイミド樹脂又はシリコ
ーンゴムであることを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 個々に分割された多数の半導体チップの
形状が丸型であることを特徴とする請求項１又は請求項
２に記載の半導体装置の製造方法。 - 【請求項４】 個々に分割された多数の半導体チップの
形状が多角形であることを特徴とする請求項１又は請求
項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21416595A JPH0945638A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21416595A JPH0945638A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945638A true JPH0945638A (ja) | 1997-02-14 |
Family
ID=16651317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21416595A Pending JPH0945638A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945638A (ja) |
-
1995
- 1995-07-31 JP JP21416595A patent/JPH0945638A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| US6803294B2 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
| US6051875A (en) | Semiconductor chip | |
| KR101504461B1 (ko) | 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법 | |
| KR100298063B1 (ko) | 메사 구조의 반도체 칩 제조 방법 | |
| US6291315B1 (en) | Method for etching trench in manufacturing semiconductor devices | |
| JPH025447A (ja) | 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造 | |
| US20130224910A1 (en) | Method for chip package | |
| TWI601218B (zh) | 具有高溫塗層之晶片封裝構造之製造方法 | |
| US20250167101A1 (en) | Soi substrate and related methods | |
| US4086375A (en) | Batch process providing beam leads for microelectronic devices having metallized contact pads | |
| US7763528B2 (en) | Method for manufacturing semiconductor device | |
| JP4742252B2 (ja) | 半導体装置の製造方法 | |
| JPH04261028A (ja) | 半導体基体を基板に固定する方法 | |
| US3980508A (en) | Process of producing semiconductor device | |
| US20080290482A1 (en) | Method of packaging integrated circuits | |
| US4035830A (en) | Composite semiconductor circuit and method of manufacture | |
| JPH0945638A (ja) | 半導体装置の製造方法 | |
| JP2004022656A (ja) | 半導体装置およびその製造方法 | |
| US3947303A (en) | Method for producing a surface stabilizing protective layer in semiconductor devices | |
| US4095330A (en) | Composite semiconductor integrated circuit and method of manufacture | |
| JPH11111647A (ja) | 半導体ウエハの切断方法及びその切断装置 | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| JP2003086787A (ja) | 半導体装置とその製造方法 | |
| JPS6246534A (ja) | ガラス被覆半導体チツプの製造方法 |