JPH0945678A - Ｓｏｉ素子用応力低下絶縁構造およびその製造方法 - Google Patents

Ｓｏｉ素子用応力低下絶縁構造およびその製造方法

Info

Publication number
JPH0945678A
JPH0945678A JP8213039A JP21303996A JPH0945678A JP H0945678 A JPH0945678 A JP H0945678A JP 8213039 A JP8213039 A JP 8213039A JP 21303996 A JP21303996 A JP 21303996A JP H0945678 A JPH0945678 A JP H0945678A
Authority
JP
Japan
Prior art keywords
layer
insulating structure
silicon
stress
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8213039A
Other languages
English (en)
Inventor
Marco Racanelli
マーコ・ラカネリ
Hyungcheol Shin
ユングチェオル・シン
Heemyong Park
ヘムヨン・パーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0945678A publication Critical patent/JPH0945678A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【目的】 ＳＯＩ基板上に絶縁構造（２２）を形成する
方法を提供する。 【構成】 ＳＯＩ基板（１１）上に、エッチャント・バ
リア層（１６）、応力緩和層（１７）、および酸化物マ
スク層（１８）から成る３層積層体を形成する。この３
層積層体にパターニングおよびエッチングを行い、エッ
チャント・バリア層（１６）の部分を露出させる。エッ
チャント・バリア層（１６）の露出部分に下にあるシリ
コン層（１３）を酸化させて、絶縁構造（２２）を形成
する。この絶縁構造（２２）は、僅かな浸食を伴うバー
ズ・ヘッド領域（２１）を含み、このために、エッジ・
スレシホルド電圧が高められる。本方法は過剰酸化の必
要性を最少に抑え、ＳＯＩ基板（１１）の平面性を維持
する絶縁構造（２２）を可能にする。過剰酸化を最少に
抑えたことによって、酸化プロセスの間に形成される転
移の数が減少し、素子のソース・ドレイン間の漏れが改
善される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に絶縁物上
シリコン(SOI:silicon on insulator)素子に関し、特に
ＳＯＩ素子間に絶縁構造を形成する方法に関するもので
ある。
【０００２】
【従来の技術】ＳＯＩ電界効果トランジスタ(FET)素子
は、ソース、ドレイン、およびゲート構造を有するとい
う点において、バルク・シリコンに形成されたＦＥＴ素
子と類似するものである。しかしながら、ＳＯＩ素子
は、ＦＥＴの下に埋め込み絶縁領域(buried isolation
region)が形成されている、基板内に形成される。埋め
込み絶縁領域を形成するには、典型的に、シリコン基板
に酸素を注入することによって二酸化シリコン領域を作
成する。これを一般的に酸素注入分離プロセス(SIMOX:S
eparation by Implantation of Oxygen)と呼んでいる。
埋め込み絶縁領域は、バルク・シリコンに作られるＦＥ
Ｔ素子に共通する寄生の問題の多くを低減あるいは解消
するものである。
【０００３】埋め込み絶縁領域は、素子を絶縁するため
のウエルを注入する必要性をなくするものではあるが、
それでもなお隣接する素子間には絶縁構造を形成する必
要がある。既知の技法の１つに、シリコン基板の素子間
部分をエッチングで除去し、恐らくその部分に非導電性
物質を充填することによって、溝構造を形成するという
ものがある。しかしながら、基板の表面はもやは平面で
ないので、溝構造には充填されない部分が生じ、ステッ
プ・カバリッジ(step coverage)の問題を起こし得る。
また、溝構造は形成が難しく、しかもそれを充填するの
も難しい。
【０００４】別の手法に、一般的なシリコン局所酸化(L
OCOS:Localized Oxidation of Silicon)技法がある。二
酸化シリコンおよび窒化シリコン層を基板上に形成し、
窒化シリコン層に選択的なパターニングおよびエッチン
グを施す。次に、窒化シリコン層は酸化バリアとして作
用するので、二酸化シリコン層の露出部分によって基板
を酸化させる。この技法を用いると、フィールド酸化物
に大きく浸食し、その結果、素子の縁部に沿ったシリコ
ン活性領域の薄層化、および縁部のスレシホルド電圧の
低下が生じる可能性がある。酸化積層体にポリシリコン
・バッファ層を付加することによって、この浸食を減少
させることができる。しかしながら、ポリ・バッファＬ
ＯＣＯＳ(PBL:Poly-Buffered LOCOS)を用いる場合によ
り厚いフィールド酸化物が必要となるため、応力によっ
て引き起こされる転移(dislocation)や、素子の漏洩の
増大が結果的に生じることになる。また、ＰＢＬ絶縁構
造も非平面構造となる。
【０００５】
【発明が解決しようとする課題】したがって、ＳＯＩ基
板内で隣接する素子を分離するだけでなく、そうしつつ
浸食を小さく抑え、基板表面を比較的平面に保つ、絶縁
構造形成方法を得ることができれば有利であろう。更
に、酸化の間応力を減少させることにより、応力によっ
て引き起こされる漏洩を少なくする、絶縁構造形成方法
を提供できれば、更に有利であろう。
【０００６】
【課題を解決するための手段】絶縁物上シリコン(SOI)
基板または絶縁物上薄膜シリコン(TFSOI:Thin Film Sil
icon On Insulator)基板は、バルク・シリコン基板に形
成される素子に対して、いくつかの利点を提供する。半
導体ではなく絶縁領域を覆う素子を形成することによっ
て、多くの寄生素子パラメータが改善させる。埋め込み
絶縁領域は、パンチスルー抵抗(punchthrough resistan
ce)を改善し、スレシホルド未満の傾斜(sub-threshold
slope)を改善し、基板の寄生容量を低下させ、ソースお
よびドレイン領域形成の制御性を改善する。
【０００７】埋め込み二酸化シリコン領域の絶縁性(ins
ulating nature)のために、異なる導電性の素子を絶縁
するためのウエルまたはタブを設ける必要性がなくなる
ことにより、素子の処理工程が簡略化される。隣接する
素子は部分的に埋め込み酸化物領域によって絶縁されて
いるが、それでもなお基板の表面において隣接する素子
を絶縁する必要性がある。既知の技法は、素子を物理的
に分離する溝構造を形成するか、あるいはＬＯＣＯＳ技
法を用いてフィールド酸化物領域を形成するかのいずれ
かであった。双方の技法は素子間に絶縁を設けるもので
はあるが、ＬＯＣＯＳ技法は、０．６μｍ未満という素
子の幾何学的形状を形成するための処理上の困難を伴
い、一方溝の形成は、製造プロセスに複雑性およびコス
トを付加することになる。素子サイズが更に縮小される
に連れ、フィールド酸化物への浸食および表面形状(sur
face topology)に対する感度はより重要になりつつあ
る。
【０００８】本発明では、ＳＯＩ素子を絶縁するため
に、ＳＯＩ基板の表面に応力低下絶縁構造を形成する方
法を提供する。この方法は、バーズ・ビーク(bird's be
ak)浸食を減少させるので、この方法を用いて活性領域
幅が０．６μｍ未満の素子を一貫して製造することがで
きるため、ＬＯＣＯＳプロセスに対する改善策となる。
このプロセスは酸化の間応力を低下させるので、ＰＢＬ
絶縁に比較して形成される転移の数が減少し、ソース・
ドレイン間の漏洩が少なくなる。また、この技法は、バ
ーズ・ヘッド構造(bird's head structure)を形成し、
これが活性領域の縁部に沿って厚い二酸化シリコンを形
成するので、この縁部に沿ったスレシホルド電圧が上昇
することになる。
【０００９】
【発明の実施の形態】ＳＯＩ半導体基板の部分を選択的
に酸化させることによってフィールド酸化物絶縁構造を
形成する、本発明の製造方法についてこれより説明す
る。本発明の実施例は、バイポーラ接合型トランジスタ
(BJT:Bi-polar Junction Transistors)、電界効果トラ
ンジスタ(FET)、Ｐ／Ｎダイオード等のような隣接する
ＳＯＩ素子を絶縁するために用いることができる。この
絶縁構造は、基板内に形成される素子を電気的に絶縁す
ることを意図するものであり、絶縁構造がＳＯＩ基板内
の埋め込み酸化物領域に接触するか、あるいは基板を部
分的にのみ酸化させるように形成することができる。
【００１０】図１は、フィールド酸化物構造を形成する
前の、ＳＯＩ基板１１の一部を示す拡大断面図である。
ＳＯＩ基板１１は、主面１４の下に形成された埋め込み
酸化物領域、埋め込み絶縁領域、即ち、埋め込み領域１
２を有する。埋め込み酸化物領域１２は、ＳＩＭＯＸプ
ロセスによって、または当業者には一般的に知られてい
るボンディング技法によって形成される。典型的なＳＩ
ＭＯＸプロセスは、約５０ｋｅＶないし２００ｋｅＶの
注入エネルギを用いて、投与量が約１．０ｘ１０17原子
／ｃｍ2ないし２．０ｘ１０18原子／ｃｍ2の酸素種(oxy
gen species)を基板１１に注入することによって、埋め
込み酸化物領域１２を形成する。埋め込み領域１２は表
面１４から十分下に形成されるので、厚さが約５００オ
ングストロームないし３０００オングストロームのシリ
コン層１３が残って活性領域を提供し、その中に半導体
素子が形成される。
【００１１】ボンディング・プロセスを用いてＳＯＩ基
板１１を形成することも可能である。典型的に、シリコ
ン基板を覆う二酸化シリコン層を有するウエハを、シリ
コンのみの第２ウエハに接合する。次に、第１または第
２ウエハを研削(thin)し、シリコン／二酸化シリコン／
シリコン積層体を形成する。ボンディング・プロセスを
用いて埋め込み領域１２を形成する場合、シリコン層１
３の厚さをかなり大きくすることができる。
【００１２】次に、エッチャント・バリア層(etchant b
arrier layer)１６を主面１４上に形成し、以降のエッ
チング処理工程からシリコン層１３を保護する。エッチ
ャント・バリア層１６は、厚さが１００オングストロー
ムないし５００オングストロームの二酸化シリコン層を
堆積または成長させることによって形成する。エッチャ
ント・バリア層１６の厚さは、形成されるフィールド酸
化物構造の浸食に直接比例するので、この厚さは最少に
すべきである。ドライ酸化(dry oxidation)、ウエット
酸化(wet oxidation)、化学蒸着(CVD)、またはプラズマ
・エンハンス堆積(PECVD)のような、既知の技法のいず
れでも用いることができる。高品質の二酸化シリコンを
得るためには、エッチャント・バリア層１６は、典型的
に、酸素雰囲気中で８００℃ないし１２５０℃でドライ
酸化によって形成する。
【００１３】エッチャント・バリア層１６上に応力緩和
層１７を形成し、絶縁構造を形成する以後の酸化工程の
間に生じる応力に対する補償を行う。ＣＶＤまたはＰＥ
ＣＶＤのようないずれの堆積技法を用いて、本質的にポ
リシリコンで構成されるストレス緩和層１７の形成が可
能である。６００℃ないし７５０℃でシランの分解を用
いる、一般的なＣＶＤプロセスを用いて、１００オング
ストロームないし１０００オングストロームのポリシリ
コン層１７の形成が可能である。
【００１４】次に、応力緩和層１７の上に酸化物マスク
層１８を形成し、シリコン層１３の酸化する部分を制御
する。酸化物マスク層１８は、本質的に窒化シリコンで
構成され、６５０℃ないし９００℃の温度においてシリ
コン・ソースおよびアンモニアを用いたＣＶＤプロセス
によって堆積する。酸化物マスク層１８の厚さは、フィ
ールド酸化物の素子活性領域１３への浸食を阻止するの
に十分でなければならないが、５００オングストローム
ないし２０００オングストロームの間での変動が可能で
ある。
【００１５】次に、フォトレジスト層１９を用いて、酸
化物マスク層１８にパターニングを施す。約１ミクロン
のフォトレジストを酸化物マスク層１８上に堆積し、フ
ィールド絶縁構造を形成すべき場所を規定するパターン
を用いて露出させる。続いて、フォトレジスト層１９を
現像し、硬化したフォトレジストをエッチング・ブロッ
クとして残す。フォトレジスト層１９は、スピン・オン
・フォトレジスト(spin on photoresist)、誘電体層等
のような当業者によって用いられているいずれかのエッ
チング阻止物質で作ることができ、酸化物マスク層１８
の除去される部分を露出させるように形成する。
【００１６】図２は、酸化物マスク層１８および応力緩
和層１７を除去した後に、絶縁構造が形成される部分を
示す。反応性イオン・エッチング(RIE)またはプラズマ
・エッチングを用いて、保護層１９の部分によって保護
されていない酸化物マスク層１８および応力緩和層１７
の部分を除去する。塩素またはフッ素イオン・ソースを
用い、好ましくは異方性エッチングで層１７，１８を除
去し、エッチャント・バリア層１６の一部を露出させ
る。かかるエッチング技法は当業者には既知である。次
に、典型的に、硫酸および過酸化水素からなるウエット
・エッチング溶液を用いて、フォトレジスト層１９を除
去し、酸化のための基板１１の準備を行う。
【００１７】図３は、酸化後の絶縁構造２２の拡大断面
図である。酸化によって、エッチャント・バリア層１６
の露出部分の下にあるシリコン層１３が消費される。こ
の実施例では、シリコン層１３は二酸化シリコンに変わ
り、エッチャント・バリア層１６および埋め込み絶縁領
域１２と結合する。これら２つは二酸化シリコンで作ら
れている。これら３層の結合により、二酸化シリコンの
単一領域が形成され、絶縁構造２２は表面１４上に、１
００オングストロームないし２０００オングストローム
まで成長する。酸化は、ウエット環境でもドライ環境で
も生じることができ、典型的には、酸素雰囲気中で約７
００℃ないし１２００℃で行われる。また、シリコン層
１３を部分的にのみ酸化させることによって、表面１４
にエッチャント・バリア層１６との部分的な絶縁構造を
形成することも可能である。
【００１８】絶縁構造２２の形成の間、応力緩和層１７
を部分的に酸化させると、バーズ・ヘッド浸食領域２１
が形成される。バース・ヘッド領域２１は、活性領域１
３の縁部上に、厚さが１００オングストロームないし１
０００オングストロームの酸化シリコン層を与え、これ
によって、活性領域１３の縁に沿ったスレシホルド電圧
の制御性を改善する。従来のＬＯＣＯＳ技法では、フィ
ールド酸化物領域の浸食により活性領域１３の縁部が薄
層化し、その結果、この領域のスレシホルド電圧が素子
の残りの部分のスレシホルド電圧よりも低くなる可能性
があった。このスレシホルド電圧における寄生的なばら
つきは、スタンバイ電圧における漏れ電流になる可能性
がある。酸化の前に応力緩和層１７の部分を除去するこ
とによって、このプロセスは、従来のＰＢＬ法で形成す
る場合と比較して、二酸化シリコン全域の厚さを減少さ
せる。ポリ・バッファＬＯＣＯＳ(PBL)を用いる場合に
はより厚いフィールド酸化物が必要となるため、応力に
よって引き起こされる転移(dislocation)や、素子の漏
洩の増大が結果的に生じることになる。更に、ＰＢＬ絶
縁構造では非平面構造となってしまう。
【００１９】図４は、更に処理をした後の、本発明の拡
大断面図である。酸化プロセスの間、酸化物マスク層１
８の残留部分の中には、二酸化シリコンに変わる部分も
ある。フッ化水素酸を用いた５〜２０秒のエッチングに
よって、この薄い層を除去する。酸化物マスク層１８の
残留部分については、燐酸、硫酸、および水によるウエ
ット・エッチングを３０分ないし４時間行うことによっ
て、全て除去する。次に、応力緩和層１７の残留部分
も、フッ化水素酸、酢酸、および硝酸を用いたウエット
・エッチングを１分ないし３０分行うことによって、全
て除去する。エッチャント・バリア層１６は、応力緩和
層１７を通過して拡散し得るあらゆるエッチャントか
ら、基板１１の表面１４を保護する。酸化物マスク層１
８および応力緩和層１７を除去するために用いられるウ
エット・エッチングは、絶縁構造２２の一部も除去する
ことに注意されたい。先のウエット・エッチングの後に
は、表面１４の上に１００オングストロームないし１０
００オングストロームの絶縁構造２２が得られる。絶縁
構造２２の最終的な厚さは、酸化の前のシリコン層１３
の厚さによって異なり、本発明では、２００オングスト
ロームから２ミクロンまでの間で変化する。
【００２０】次に、素子構造を形成する前に、エッチャ
ント・バリア層１６を除去してシリコン層１３を露出さ
せる。二酸化シリコンを除去するための技法は当技術で
は既知であり、典型的に、水とフッ化水素酸とのウエッ
ト・エッチング溶液を、１０ないし２０秒の間用いる。
表面１４に高品質ゲート酸化物のための準備を行うため
に、更に処理を行う場合もある。シリコン層１３の残留
部分上に、二酸化シリコンの犠牲層を成長させる。エッ
チャント・バリア層１６の除去の前または後に、シリコ
ン層１３上に、１００オングストロームないし１５００
オングストロームの二酸化シリコンを形成する。再び二
酸化シリコンをエッチングするための既知の方法を用い
て、犠牲層を除去し、図４に示すような完成された絶縁
構造２２を残す。
【００２１】以上の説明から、本発明は、ＳＯＩ基板１
１内に絶縁構造２２を形成する方法を提供したことが認
められよう。３層酸化積層体を用い、酸化物マスク１８
および応力緩和層１７双方にパターニングを行い、絶縁
構造２２に必要な厚さを減少させることによって得られ
る、既知の技法に対する利点は多数ある。ＳＯＩ基板１
１内に形成された素子については、絶縁構造２２に必要
な厚さは、埋め込み酸化物層１２上のシリコン量によっ
て決定される。酸化プロセスの前にポリシリコン層を除
去することによって、絶縁構造２２に必要とされる厚さ
を減少させる。狭い間隔で配された活性領域の間に絶縁
構造を形成することが必要な場合、酸化速度が狭い間隔
では遅くなるので、過剰酸化(over-oxidation)を行わな
ければならない。本発明におけるように、薄いフィール
ド酸化物で十分であれば、過剰酸化の必要性は弱まる。
過剰酸化を少なくすれば、転移やソース・ドレイン間の
漏れの原因となることが知られている、活性領域１３の
縁部に沿った応力も低下することになる。
【００２２】また、本発明は、シリコン層１３の活性領
域の縁部上にバーズ・ヘッド領域２１も形成する。これ
によって、活性領域１３の縁部上のフィールド酸化物が
より厚くなり、この領域で薄くなるシリコンが補われ
る。素子のスレシホルド電圧には、当該素子のバルクの
スレシホルド電圧、および活性領域１３の縁部付近の素
子の部分のスレシホルド電圧の２要素がある。酸化物が
厚くなる程、活性領域１３の縁部に沿って形成される素
子の部分のスレシホルド電圧は上昇するので、寄生漏洩
が減少する。フィールド酸化物構造２２は、シリコン層
１３の表面１４を有する、比較的平面状であるので、以
降のフォトリソグラフィ工程の品質が改善される。ま
た、本方法は、フィールド酸化物構造２２の活性領域１
３への浸食を減少させるので、従来のＰＢＬよりも更に
幾何学的形状を縮小することができる。
【図面の簡単な説明】
【図１】本発明による絶縁構造を形成する方法の、一製
造段階における拡大断面図。
【図２】本発明による絶縁構造を形成する方法の、一製
造段階における拡大断面図。
【図３】本発明による絶縁構造を形成する方法の、一製
造段階における拡大断面図。
【図４】本発明による絶縁構造を形成する方法の、一製
造段階における拡大断面図。
【符号の説明】
１１ ＳＯＩ基板 １２ 埋め込み絶縁領域 １３ シリコン層 １４ 主面 １６ エッチャント・バリア層 １７ 応力緩和層 １８ 酸化物マスク層 １９ フォトレジスト層 ２１ バーズ・ヘッド浸食領域 ２２ 絶縁構造
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘムヨン・パーク アメリカ合衆国アリゾナ州ギルバート、ウ エスト・キャンベル・アベニュー1704

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ＳＯＩ素子に応力低下絶縁構造を形成する
    方法であって：主面（１４）の下に二酸化シリコンの埋
    め込み領域（１２）を有する半導体基板（１１）を用意
    する段階；前記主面（１４）上に第１層（１６）を配置
    する段階；前記第１層（１６）を覆う第２層（１７）を
    配置する段階であって、第１部分と第２部分とを有する
    前記第２層（１７）を配置する段階；前記第２層（１
    ７）を覆う第３層（１８）を配置する段階であって、第
    １部分と第２部分とを有する前記第３層（１８）を配置
    する段階；前記第３層（１８）の第１部分を除去する段
    階；前記第２層（１７）の第１部分を除去する段階；前
    記半導体基板を酸化させて、絶縁構造（２２）を形成す
    る段階；前記第３層（１８）の第２部分を除去する段
    階；および前記第２層（１７）の第２部分を除去する段
    階；から成ることを特徴とする方法。
  2. 【請求項２】前記第１層（１６）を配置する段階は、更
    に、前記主面（１４）上に、厚さが１００オングストロ
    ームないし５００オングストロームの二酸化シリコン層
    を形成する段階を含むことを特徴とする、請求項１記載
    のＳＯＩ素子に応力低下絶縁構造を形成する方法。
  3. 【請求項３】前記第２層（１７）を配置する段階は、更
    に、前記第１層（１６）上に、厚さが１００オングスト
    ロームないし１０００オングストロームのポリシリコン
    層を形成する段階を含むことを特徴とする、請求項１記
    載のＳＯＩ素子に応力低下絶縁構造を形成する方法。
  4. 【請求項４】前記第３層（１８）を配置する段階は、更
    に、前記第２層（１７）上に、厚さが５００オングスト
    ロームないし２０００オングストロームの窒化シリコン
    層を形成する段階を含むことを特徴とする、請求項１記
    載のＳＯＩ素子に応力低下絶縁構造を形成する方法。
  5. 【請求項５】更に、前記絶縁構造（２２）が前記二酸化
    シリコン（１２）の埋め込み領域に接触するように、前
    記半導体基板（１１）を酸化させる段階を含むことを特
    徴とする、請求項１記載のＳＯＩ素子に応力低下絶縁構
    造を形成する方法。
JP8213039A 1995-07-28 1996-07-23 Ｓｏｉ素子用応力低下絶縁構造およびその製造方法 Pending JPH0945678A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US508874 1990-04-12
US08/508,874 US6627511B1 (en) 1995-07-28 1995-07-28 Reduced stress isolation for SOI devices and a method for fabricating

Publications (1)

Publication Number Publication Date
JPH0945678A true JPH0945678A (ja) 1997-02-14

Family

ID=24024433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8213039A Pending JPH0945678A (ja) 1995-07-28 1996-07-23 Ｓｏｉ素子用応力低下絶縁構造およびその製造方法

Country Status (3)

Country Link
US (1) US6627511B1 (ja)
EP (1) EP0756319A3 (ja)
JP (1) JPH0945678A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510927B2 (en) 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2750535B1 (fr) * 1996-06-27 1998-08-07 Commissariat Energie Atomique Transistor mos et procede d'isolation laterale d'une region active d'un transistor mos
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
JP2003264290A (ja) * 2002-03-08 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
CN1326214C (zh) * 2004-02-20 2007-07-11 中国科学院上海微系统与信息技术研究所 基于半导体材料的纳米线制作方法
JP4499623B2 (ja) * 2005-06-28 2010-07-07 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
US7882452B2 (en) * 2007-08-30 2011-02-01 Honeywell International Inc. Modeling silicon-on-insulator stress effects
US8420460B2 (en) 2008-03-26 2013-04-16 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
US8410554B2 (en) 2008-03-26 2013-04-02 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
US7964467B2 (en) * 2008-03-26 2011-06-21 International Business Machines Corporation Method, structure and design structure for customizing history effects of soi circuits
US8217456B1 (en) 2011-03-11 2012-07-10 International Business Machines Corporation Low capacitance hi-K dual work function metal gate body-contacted field effect transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373965A (en) 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
JPS5852830A (ja) 1981-09-24 1983-03-29 Hitachi Ltd 高耐圧半導体装置
US4654958A (en) * 1985-02-11 1987-04-07 Intel Corporation Process for forming isolated silicon regions and field-effect devices on a silicon substrate
US4778775A (en) * 1985-08-26 1988-10-18 Intel Corporation Buried interconnect for silicon on insulator structure
US4927780A (en) 1989-10-02 1990-05-22 Motorola, Inc. Encapsulation method for localized oxidation of silicon
US5145802A (en) * 1991-11-12 1992-09-08 United Technologies Corporation Method of making SOI circuit with buried connectors
JPH05152427A (ja) * 1991-11-13 1993-06-18 Fujitsu Ltd 半導体装置の製造方法
JPH05326556A (ja) * 1992-05-18 1993-12-10 Sanyo Electric Co Ltd 半導体装置の製造方法
US5358892A (en) * 1993-02-11 1994-10-25 Micron Semiconductor, Inc. Etch stop useful in avoiding substrate pitting with poly buffered locos

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510927B2 (en) 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices

Also Published As

Publication number Publication date
EP0756319A2 (en) 1997-01-29
EP0756319A3 (en) 1998-01-07
US6627511B1 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
JP3764401B2 (ja) 半導体装置の製造方法
US5989977A (en) Shallow trench isolation process
US6596615B2 (en) Semiconductor device and method of manufacturing the same
US5739574A (en) SOI semiconductor device with low concentration of electric field around the mesa type silicon
JPH03171731A (ja) 半導体装置における厚い酸化物領域を形成する方法
JPH10199969A (ja) トレンチ隔離構造を持つ半導体装置の製造方法
JPH09298195A (ja) 半導体装置及びその製造方法
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
JPH0945678A (ja) Ｓｏｉ素子用応力低下絶縁構造およびその製造方法
US20030209760A1 (en) Semiconductor integrated circuit and method of fabricating the same
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JP3523531B2 (ja) 半導体装置の製造方法
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
US6635537B2 (en) Method of fabricating gate oxide
EP1184902A1 (en) Method for forming an isolation trench in a SOI substrate
JPH11145481A (ja) 半導体基板およびその製造方法
JPS61247051A (ja) 半導体装置の製造方法
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
JP3972486B2 (ja) 半導体装置の製造方法
JP2004128123A (ja) 半導体装置およびその製造方法
US6225148B1 (en) Method of fabricating semiconductor device
US6603174B2 (en) Semiconductor device and manufacturing method thereof
JPH1012733A (ja) 半導体装置およびその製造方法
KR100588643B1 (ko) 셀로우 트렌치 소자 분리막 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060322