JPH11204452A - 半導体基板の処理方法および半導体基板 - Google Patents

半導体基板の処理方法および半導体基板

Info

Publication number
JPH11204452A
JPH11204452A JP10004980A JP498098A JPH11204452A JP H11204452 A JPH11204452 A JP H11204452A JP 10004980 A JP10004980 A JP 10004980A JP 498098 A JP498098 A JP 498098A JP H11204452 A JPH11204452 A JP H11204452A
Authority
JP
Japan
Prior art keywords
oxide film
main surface
semiconductor substrate
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10004980A
Other languages
English (en)
Other versions
JPH11204452A5 (ja
Inventor
Yoshiko Yoshida
佳子 吉田
Hideki Naruoka
英樹 成岡
Yasuhiro Kimura
泰広 木村
Yasuo Yamaguchi
泰男 山口
Toshiaki Iwamatsu
俊明 岩松
Yuichi Hirano
有一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10004980A priority Critical patent/JPH11204452A/ja
Priority to US09/113,155 priority patent/US6232201B1/en
Priority to TW087111479A priority patent/TW392349B/zh
Priority to DE19837646A priority patent/DE19837646B4/de
Priority to KR1019980037696A priority patent/KR100279194B1/ko
Priority to CNB981192548A priority patent/CN1153257C/zh
Publication of JPH11204452A publication Critical patent/JPH11204452A/ja
Priority to US09/770,388 priority patent/US6563172B2/en
Priority to US10/357,392 priority patent/US6872979B2/en
Publication of JPH11204452A5 publication Critical patent/JPH11204452A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 基板端縁部からの発塵を防止した半導体基板
の処理方法および半導体基板を提供する。 【解決手段】 ＳＯＩ基板１０の端縁部にＳＯＩ基板１
０の径方向に対してシリコンイオンを注入することで、
ＳＯＩ基板１０の端縁部の埋め込み酸化膜２がシリコン
リッチな状態となり、端縁部において実質的に埋め込み
酸化膜２が消失したＳＯＩ基板１００とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体基板の処理方
法および半導体基板に関し、特に基板端縁部からの発塵
を防止した半導体基板の処理方法および半導体基板に関
する。
【０００２】
【従来の技術】ＳＯＩ（silicon on insulator）基板上
に半導体素子が形成されたＳＯＩデバイスは、接合容量
の減少、素子間分離耐圧の向上など、バルクデバイスに
比べて優れた点を有しているが、以下に説明するような
ＳＯＩデバイスに固有の問題も有している。
【０００３】図３２にＳＯＩ基板１０の部分断面図を示
す。ＳＯＩ基板１０は、単結晶のシリコン基板３の上主
面内に、埋め込み酸化膜２および単結晶シリコン層（以
後、ＳＯＩ層と呼称）１が順に積層された構造を有して
いる。
【０００４】ＳＯＩ基板の製造方法には、ＳＩＭＯＸ
（separation by implanted oxygen）法や、貼り合わせ
（bonding）法などがあるが、図３２に示すＳＯＩ基板
１０はＳＩＭＯＸ法で製造されたものである。
【０００５】ＳＩＭＯＸ法は単結晶のシリコン基板に酸
素イオンを、例えば１５０〜２００ＫｅＶのエネルギー
で、１×１０18／ｃｍ2〜２×１０18／ｃｍ2のドーズ量
で注入した後、１３００〜１４００℃程度の温度でアニ
ールすることによりＳＯＩ構造を得るものである。
【０００６】図３２はＳＯＩ基板１０の端縁部近傍の部
分詳細図を示している。なお、以後の説明においては、
半導体基板を、上主面（半導体素子が形成される側）
と、その中央部（活性領域を含む部分）と、中央部の周
辺部および側面部を合わせた端縁部と、下主面とに区別
して呼称する。
【０００７】図３２に示すように、端縁部においては曲
率の大きな曲面になっているので、垂直方向から行う酸
素イオンの注入に際しては、酸素イオンが斜めに注入さ
れることになり、実効的な注入エネルギーが低くなる。
その結果、端縁部では埋め込み酸化膜２およびＳＯＩ層
１の厚みが薄くなっている。また、端縁部表面は滑らか
ではなく、凹凸を有した粗い表面となっている。これは
ＣＺ（チョクラルスキー：Czochralski）法により形成
したシリコン基板に一般的に見られるものであり、凹凸
部においては、埋め込み酸化膜２が露出するほどＳＯＩ
層１が薄くなっている部分もある。従って、ＳＯＩ層３
が剥離しやすい状態になっていると言える。
【０００８】これに加えて、ＳＯＩデバイスの製造過程
において行われるＳＯＩ１層の薄膜化工程がＳＯＩ層１
の剥離を助長することになる。以下にＳＯＩ層１の薄膜
化工程について説明する。
【０００９】ＳＯＩ基板１０におけるＳＯＩ層１の厚み
は、基板製造時点では適当な厚みで形成されている。Ｓ
ＯＩ層１の厚みを、所望の半導体装置のスペックに会わ
せて適宜薄くすることがＳＯＩ層１の薄膜化工程であ
り、ＳＯＩ層１を酸化することでＳＯＩ層１の厚さを調
整するものである。
【００１０】ＳＯＩ層の上に形成する酸化膜の厚みは、
一般的にはＳＯＩ基板１０の中央部、すなわち半導体素
子形成領域（活性領域）のＳＯＩ層１の厚みに基づいて
決定される。ここで問題となるのが先に説明したよう
に、ＳＯＩ基板１０の端縁部ではＳＯＩ層１が薄い点で
あり、場所によっては埋め込み酸化膜２が露出する場合
もある。
【００１１】ここで、図３３に図３２で示す領域Ｘの状
態を説明する模式図を示す。図３３に示すように、ＳＯ
Ｉ基板１０の端縁部においては、ＳＯＩ層１の凹凸部Ｄ
Ｐの形状を反映して、埋め込み酸化膜２も凹凸を有した
構成となっている。そして、酸素イオンは垂直方向から
注入されるので、ＳＯＩ層１の凹凸と埋め込み酸化膜２
の凹凸とは形成位置にずれが生じ、埋め込み酸化膜２が
露出する場合がある。
【００１２】次に、ＳＯＩ層１の薄膜化のために、ＳＯ
Ｉ層１上に酸化膜ＯＸを形成した状態を図３４に示す。
酸化膜ＯＸの形成によりＳＯＩ層１が薄くなるので、端
縁部においては、酸化膜ＯＸと埋め込み酸化膜２とがつ
ながったり、ＳＯＩ層１が完全に酸化されたりする場合
がある。このような場合、ＳＯＩ層１が部分的に埋め込
み酸化膜２および酸化膜ＯＸで囲まれる現象が生じるこ
とがある。例えば、図３４に示すＳＯＩ層１Ａは周囲を
酸化膜ＯＸおよび埋め込み酸化膜２で囲まれている。
【００１３】このような状態にあるＳＯＩ基板１０に対
して、酸化膜ＯＸを除去するために、フッ酸等のエッチ
ング液を用いてウエットエッチングを行うと、図３５に
示すように、酸化膜ＯＸだけでなく埋め込み酸化膜２も
エッチングされ、ＳＯＩ層１Ａがリフトオフされてパー
ティクルとなり、エッチング液中を浮遊し、場合によっ
てはＳＯＩ層１ＡがＳＯＩ基板１０の中央部に再付着す
る可能性がある。パーティクルが半導体素子形成領域に
付着すると、半導体素子の形成不良の原因となり、製造
歩留まりの低下の要因となる。
【００１４】また、シリコン基板３の端縁部および下主
面にポリシリコン層を形成し、ウエハの製造過程または
トランジスタのウエハプロセスで取り込まれる重金属な
どの汚染物質のゲッタリングを行う場合もあるが、この
場合にはポリシリコン層の多結晶性に起因して、ＳＯＩ
層１および埋め込み酸化膜２が不均一となり、上述した
と同様に、ＳＯＩ層１が部分的に剥離してパーティクル
となる問題があった。
【００１５】また、貼り合わせ法で製造されたＳＯＩ基
板（貼り合わせ基板）においてもパーティクルが発生す
る場合がある。
【００１６】貼り合わせ基板は、シリコン基板３の上主
面（半導体素子を形成する主面）に酸化膜を形成し、そ
の上に別のシリコン基板を貼り合わせ、当該別のシリコ
ン基板を研磨して、所定の厚さにすることによって、Ｓ
ＯＩ構造を得るものである。このようにして形成された
ＳＯＩ基板２０の端縁部の断面図を図３６に示す。
【００１７】図３６において、シリコン基板３の上主面
上に基板上酸化膜６およびシリコン層７が順に積層され
てＳＯＩ構造を構成している。なお、基板上酸化膜６が
埋め込み酸化膜に相当し、シリコン層７がＳＯＩ層に相
当する。
【００１８】このような構成のＳＯＩ基板２０において
は、端縁部において基板上酸化膜６が露出しているの
で、ウエットエッチングに際してエッチング液が侵入
し、基板上酸化膜６が部分的に除去され、図３７に示す
ようにシリコン層７が部分的に浮いた状態となる場合が
あった。そして、このような状態では、シリコン層７が
剥離しやすく、パーティクルとなる可能性が大であっ
た。
【００１９】また、基板上酸化膜６およびシリコン層７
の端縁部の面取り処理（beveling）が完全ではなく、周
縁に沿って凸凹部が連続するような平面視形状となって
いる場合があり、その凸凹部が基板の搬送中に剥離して
パーティクルとなることがあった。
【００２０】
【発明が解決しようとする課題】以上説明したように、
従来の半導体基板、特にＳＩＭＯＸ法で製造されたＳＯ
Ｉ基板においては基板端縁部のＳＯＩ層が剥離し、パー
ティクルとなって製造歩留まりの低下の要因となるとい
う問題があった。また、貼り合わせ法で製造されたＳＯ
Ｉ基板においてもパーティクルが発生する場合があっ
た。
【００２１】本発明は上記のような問題点を解消するた
めになされたもので、基板端縁部からの発塵を防止した
半導体基板の処理方法および半導体基板を提供する。
【００２２】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体基板の処理方法は、一方主面と、その反対側
の他方主面と、側面部とを有し、前記一方主面のうち活
性領域が形成される部分である中央部が規定され、前記
一方主面のうち前記中央部の周辺領域と前記側面部とを
含む部分である端縁部が規定される半導体基板の処理方
法であって、前記半導体基板は、ＳＩＭＯＸ法で形成さ
れたＳＯＩ基板であって、前記一方主面の表面内には、
順に積層形成された埋め込み酸化膜およびＳＯＩ層を備
え、前記端縁部にシリコンイオンを注入することで、前
記埋め込み酸化膜のうち、前記端縁部内に形成された部
分を消失させるものである。
【００２３】本発明に係る請求項２記載の半導体基板の
処理方法は、前記シリコンイオンの注入が、前記端縁部
側から、前記ＳＯＩ基板の径方向に前記シリコンイオン
を注入する工程を含んでいる。
【００２４】本発明に係る請求項３記載の半導体基板の
処理方法は、前記シリコンイオンの注入が、前記一方主
面の中央部に注入マスクを形成し、前記ＳＯＩ基板の前
記端縁部側および前記一方主面側から前記シリコンイオ
ンを注入する工程を含んでいる。
【００２５】本発明に係る請求項４記載の半導体基板の
処理方法は、一方主面と、その反対側の他方主面と、側
面部とを有し、前記一方主面のうち活性領域が形成され
る部分である中央部が規定され、前記一方主面のうち前
記中央部の周辺領域と前記側面部とを含む部分である端
縁部が規定される半導体基板の処理方法であって、前記
半導体基板の前記端縁部を覆うように絶縁膜を形成する
工程(ａ)と、前記絶縁膜が形成された前記半導体基板の
前記一方主面側から酸素イオン注入を行って、ＳＩＭＯ
Ｘ法により前記一方主面の表面内に、埋め込み酸化膜お
よびＳＯＩ層を順に積層形成する工程(ｂ)と、前記絶縁
膜を除去する工程(ｃ)とを備え、前記埋め込み酸化膜が
前記端縁部の最端まで主面に平行に存在するＳＯＩ基板
を形成するものである。
【００２６】本発明に係る請求項５記載の半導体基板の
処理方法は、前記絶縁膜が、その最大厚さ部分の厚さ
が、前記埋め込み酸化膜および前記ＳＯＩ層の厚さの合
計以上となるように形成され、前記工程(ａ)が、前記絶
縁膜として、熱酸化法により熱酸化膜を形成する工程を
有している。
【００２７】本発明に係る請求項６記載の半導体基板の
処理方法は、前記絶縁膜が、その最大厚さ部分の厚さ
が、前記埋め込み酸化膜および前記ＳＯＩ層の厚さの合
計以上となるように形成され、前記工程(ａ)は、前記絶
縁膜として、減圧ＣＶＤ法によりＴＥＯＳ膜を形成する
工程を有している。
【００２８】本発明に係る請求項７記載の半導体基板の
処理方法は、一方主面と、その反対側の他方主面と、側
面部とを有し、前記一方主面のうち活性領域が形成され
る部分である中央部が規定され、前記一方主面のうち前
記中央部の周辺領域と前記側面部とを含む部分である端
縁部が規定される半導体基板の処理方法であって、前記
半導体基板の前記端縁部を覆うようにドープトポリシリ
コン層を形成する工程(ａ)と、前記ドープトポリシリコ
ン層が形成された前記半導体基板の前記一方主面側から
酸素イオン注入を行って、ＳＩＭＯＸ法により前記一方
主面の表面内に、埋め込み酸化膜およびＳＯＩ層を順に
積層形成するとともに、前記ドープトポリシリコン層の
うち少なくとも前記一方主面側に、その表面から内部に
かけて保護酸化膜を形成する工程(ｂ)とを備えている。
【００２９】本発明に係る請求項８記載の半導体基板の
処理方法は、前記ドープトポリシリコン層が、前記端縁
部における最大厚さ部分の厚さが、前記埋め込み酸化膜
および前記ＳＯＩ層の厚さの合計以上となるように形成
され、前記工程(ａ)は、前記半導体基板の前記他方主面
上にも前記ドープトポリシリコン層を形成する工程を有
している。
【００３０】本発明に係る請求項９記載の半導体基板の
処理方法は、一方主面と、その反対側の他方主面と、側
面部とを有し、前記一方主面のうち活性領域が形成され
る部分である中央部が規定され、前記一方主面のうち前
記中央部の周辺領域と前記側面部とを含む部分である端
縁部が規定される半導体基板の処理方法であって、前記
半導体基板の前記一方主面側から、全面に渡る第１の酸
素イオン注入を行う工程(ａ)と、前記半導体基板の前記
一方主面側から、前記端縁部に選択的に第２の酸素イオ
ン注入を行う工程(ｂ)と、アニール処理によって、前記
第１および第２の酸素イオン注入によって注入された酸
素イオンを拡散させて、前記中央部および前記端縁部
に、それぞれ埋め込み酸化膜および保護酸化膜を形成す
るとともに、前記埋め込み酸化膜上部にＳＯＩ層を形成
する工程(ｃ)とを備え、前記第２の酸素イオン注入は、
前記第１の酸素イオン注入よりも浅い位置に注入ピーク
が設定され、前記保護酸化膜は、前記端縁部のうち少な
くとも前記一方主面側に、その表面から内部にかけて形
成されるものである。
【００３１】本発明に係る請求項１０記載の半導体基板
の処理方法は、前記工程(ｃ)が、前記工程(ｂ)の前に行
われる第１のアニール処理によって、前記埋め込み酸化
膜および前記ＳＯＩ層を形成する工程と、前記工程(ｂ)
の後に行われる第２のアニール処理によって、前記保護
酸化膜を形成する工程とを有している。
【００３２】本発明に係る請求項１１記載の半導体基板
の処理方法は、一方主面と、その反対側の他方主面と、
側面部とを有し、前記一方主面のうち活性領域が形成さ
れる部分である中央部が規定され、前記一方主面のうち
前記中央部の周辺領域と前記側面部とを含む部分である
端縁部が規定される半導体基板の処理方法であって、前
記半導体基板が、ＳＩＭＯＸ法で形成されたＳＯＩ基板
であって、前記一方主面の表面内には、順に積層形成さ
れた埋め込み酸化膜およびＳＯＩ層を備え、真空中にお
いて前記端縁部に上部からレーザ光を照射することで、
前記端縁部のうち少なくとも前記一方主面側に、前記Ｓ
ＯＩ層と埋め込み酸化膜とが混ざり合った溶融層を形成
するものである。
【００３３】本発明に係る請求項１２記載の半導体基板
の処理方法は、一方主面上に順に積層形成された基板上
酸化膜およびＳＯＩ層を備えた半導体基板の処理方法で
あって、真空中において前記基板上酸化膜および前記Ｓ
ＯＩ層の端縁部に、上部からレーザ光を照射すること
で、前記端縁部に、前記ＳＯＩ層と基板上酸化膜とが混
ざり合った溶融層を形成するものである。
【００３４】本発明に係る請求項１３記載の半導体基板
の処理方法は、第１の半導体基板の主面上に、基板上酸
化膜および該基板上酸化膜よりも外形寸法の大きな第２
の半導体基板が順に積層された積層体を貼り合わせ法に
より形成する工程(ａ)と、前記第２の半導体基板を上部
から押下げて、前記第１の半導体基板の主面の上部に張
り出した前記第２の半導体基板の主面を、前記第１の半
導体基板の主面上に密着させ、貼り合わせ法により前記
第１および第２の半導体基板を接合する工程(ｂ)と、前
記第２の半導体基板を所定の厚さに研磨してＳＯＩ層を
形成する工程(ｃ)とを備えている。
【００３５】本発明に係る請求項１４記載の半導体基板
は、一方主面と、その反対側の他方主面と、側面部とを
有し、前記一方主面のうち活性領域が形成される部分で
ある中央部が規定され、前記一方主面のうち前記中央部
の周辺領域と前記側面部とを含む部分である端縁部が規
定される半導体基板であって、前記一方主面内には、順
に積層形成された埋め込み酸化膜およびＳＯＩ層を備
え、前記端縁部には、前記端縁部を覆うように形成され
たドープトポリシリコン層を備え、前記ドープトポリシ
リコン層のうち少なくとも前記一方主面側には、その表
面から内部にかけて形成された保護酸化膜を備えてい
る。
【００３６】本発明に係る請求項１５記載の半導体基板
は、前記ドープトポリシリコン層が、前記端縁部におけ
る最大厚さ部分の厚さが、前記埋め込み酸化膜および前
記ＳＯＩ層の厚さの合計以上であって、前記ドープトポ
リシリコン層は前記他方主面上にも形成されるものであ
る。
【００３７】本発明に係る請求項１６記載の半導体基板
は、一方主面と、その反対側の他方主面と、側面部とを
有し、前記一方主面のうち活性領域が形成される部分で
ある中央部が規定され、前記一方主面のうち前記中央部
の周辺領域と前記側面部とを含む部分である端縁部が規
定される半導体基板であって、前記一方主面内には、順
に積層形成された埋め込み酸化膜およびＳＯＩ層を備
え、前記端縁部のうち少なくとも前記一方主面側には、
その表面から内部にかけて形成された保護酸化膜を備え
ている。
【００３８】本発明に係る請求項１７記載の半導体基板
は、一方主面と、その反対側の他方主面と、側面部とを
有し、前記一方主面のうち活性領域が形成される部分で
ある中央部が規定され、前記一方主面のうち前記中央部
の周辺領域と前記側面部とを含む部分である端縁部が規
定される半導体基板であって、前記一方主面内には、順
に積層形成された埋め込み酸化膜およびＳＯＩ層を備
え、前記端縁部のうち少なくとも前記一方主面側に、前
記ＳＯＩ層と埋め込み酸化膜とが混ざり合って形成され
た溶融層を備えている。
【００３９】本発明に係る請求項１８記載の半導体基板
は、一方主面上に順に積層形成された基板上酸化膜およ
びＳＯＩ層を備えた半導体基板であって、少なくとも前
記基板上酸化膜および前記ＳＯＩ層の端縁部に、該端縁
部を覆うように前記ＳＯＩ層と前記基板上酸化膜とが混
ざり合って形成された溶融層を備えている。
【００４０】本発明に係る請求項１９記載の半導体基板
は、一方主面上に順に積層形成された基板上酸化膜およ
びＳＯＩ層を備えた半導体基板であって、少なくとも前
記基板上酸化膜および前記ＳＯＩ層の端縁部に、該端縁
部を覆うように形成されたエピタキシャル層を備えてい
る。
【００４１】
【発明の実施の形態】＜Ａ．実施の形態１＞本発明に係
る半導体基板の処理方法および半導体基板の実施の形態
１を、図１〜図４を用いて説明する。なお、以後の説明
においては、半導体基板を、上主面（半導体素子が形成
される側）と、その中央部（実際に半導体素子が形成さ
れる活性領域を含む部分）と、中央部の周辺部および側
面部を合わせた端縁部と、下主面とに区別して呼称す
る。
【００４２】＜Ａ−１．処理方法＞図１はＳＩＭＯＸ
（separation by implanted oxygen）法で形成されたＳ
ＯＩ基板１０の部分断面を示す図である。なおＳＩＭＯ
Ｘ法は、酸素イオンを１５０〜２００ＫｅＶのエネルギ
ーで、１×１０18／ｃｍ2〜２×１０18／ｃｍ2のドーズ
量で注入した後、１３００〜１４００℃程度の温度でア
ニールすることによりＳＯＩ構造を得る方法であり、Ｓ
ＯＩ基板１０は、単結晶のシリコン基板３の上主面内
に、埋め込み酸化膜２および単結晶シリコン層（以後、
ＳＯＩ層と呼称）１が順に積層された構造を有してい
る。ここで、埋め込み酸化膜２の厚さは０．０５〜０．
５μｍ程度であり、ＳＯＩ層１の厚さは０．０５〜０．
３μｍ程度である。
【００４３】図１に示すように、端縁部においては曲率
の大きな曲面になっているので、埋め込み酸化膜２の形
成のために主面に対して垂直方向から行う酸素イオンの
注入に際しては、酸素イオンが斜めに注入されることに
なり、実効的な注入エネルギーが低くなる。その結果、
端縁部では埋め込み酸化膜２およびＳＯＩ層１の厚みが
薄くなっている。また、端縁部表面は滑らかではなく、
凹凸を有した粗い表面となっている。
【００４４】このようなＳＯＩ基板１０の端縁部にシリ
コン（Ｓｉ）イオンを注入する。シリコンイオンは、Ｓ
ＯＩ基板１０の径方向に対して、３００〜４００ＫｅＶ
のエネルギーで、ドーズ量１×１０15〜５×１０15／ｃ
ｍ2となる条件で注入され、基板表面から１μｍ程度の
深さまで注入される。
【００４５】ここで、シリコンイオンの注入を端縁部の
みに限定する場合には、ＳＯＩ基板１０の上下主面に注
入マスクを形成すれば良い。また、イオン注入に際して
は、ＳＯＩ基板１０を中心回りに回転させながら行え
ば、ＳＯＩ基板１０の全周に渡って注入できる。
【００４６】その結果、ＳＯＩ基板１０の端縁部の埋め
込み酸化膜２がシリコンリッチな状態となり、図２に示
すように実質的に埋め込み酸化膜２が消失したＳＯＩ基
板１００が得られる。
【００４７】なお、埋め込み酸化膜２は、ＳＯＩ基板１
０の端縁部表面から１μｍ程度の領域が消失し、結果と
して、ＳＯＩ基板１０から露出する埋め込み酸化膜２は
存在しなくなる。
【００４８】＜Ａ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態１によれば、例えば、ＳＯＩ層
１の薄膜化工程に伴って、端縁部のＳＯＩ層１が、埋め
込み酸化膜２と薄膜化のために形成される酸化膜とによ
って部分的に囲まれ、当該酸化膜の除去の際に部分的に
リフトオフされてパーティクルとなり、エッチング液中
を浮遊するといった問題が発生せず、パーティクルの存
在に起因する半導体素子の形成不良を防止し、ひいては
製造歩留まりを向上することができる。
【００４９】なお、本実施の形態は、重金属などの汚染
物質のゲッタリングのために、シリコン基板３の端縁部
および下主面にポリシリコン層を形成した構成について
も有効であることは言うまでもない。
【００５０】＜Ａ−３．変形例１＞なお、以上の説明に
おいては、１枚のＳＯＩ基板１０にイオン注入を行う例
について説明したが、複数のＳＯＩ基板１０を積み重
ね、一度のイオン注入工程で複数のＳＯＩ基板１０を処
理するようにしても良い。
【００５１】すなわち、図３に示すように、複数のＳＯ
Ｉ基板１０を積み重ね、最上段および最下段のＳＯＩ基
板１０の主面上中央部にそれぞれ注入マスクＭＳを形成
し、端縁部側からシリコンイオンを注入すれば良い。
【００５２】このような方法を採ることで、ＳＯＩ基板
１００の製造効率を高めることができるとともに、最上
段および最下段のＳＯＩ基板１０以外のＳＯＩ基板１０
には注入マスクＭＳを形成する必要がなくなるので、製
造コストを低減することができる。
【００５３】また、通常、イオンビームの寸法はＳＯＩ
基板１０の厚さよりもはるかに大きいので、１枚のＳＯ
Ｉ基板１０に注入するだけでは効率が悪いが、複数のＳ
ＯＩ基板１０に注入することで、イオンビームの無駄を
省くことができる。
【００５４】＜Ａ−４．変形例２＞また、以上の説明に
おいては、イオンビームの注入は、ＳＯＩ基板１０の径
方向から行う例を示したが、径方向からだけでなく、上
主面方向から注入するようにしても良い。
【００５５】すなわち、図４に示すように、ＳＯＩ基板
１０の上主面においてシリコンイオンを注入しない部分
には注入マスクを形成し、シリコンイオンを径方向およ
び上主面方向から注入する。
【００５６】このような方法を採ることで、ＳＯＩ基板
１０の端縁部だけでなく、中央部においても所望の領域
に渡って埋め込み酸化膜２を消失させることができる。
例えば、端縁部の最先端部から１ｍｍ程度内側の領域に
渡って埋め込み酸化膜２を消失させることができる。
【００５７】なお、埋め込み酸化膜２の厚さ（０．０５
〜０．５μｍ程度）とＳＯＩ層１の厚さ（０．０５〜
０．３μｍ程度）の合計よりもシリコンイオンの注入深
さが深ければ、埋め込み酸化膜２を消失させることがで
きる。
【００５８】従って、例えば、ＯＩ基板１０の径方向か
らのシリコンイオン注入だけでは、所望の領域に渡って
埋め込み酸化膜２を消失させることができない場合に本
方法は有効である。
【００５９】＜Ｂ．実施の形態２＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態２を、図
５〜図１０を用いて説明する。
【００６０】＜Ｂ−１．処理方法＞まず、図５に示すよ
うに、ＣＺ（チョクラルスキー）法により形成したシリ
コン基板３の端縁部に酸化膜８を形成する。図５におい
て、酸化膜８はシリコン基板３の端縁部を覆うように形
成されており、シリコン基板３の上下主面の中央部には
酸化防止マスクＭＳ１が形成され、酸化膜８は形成され
ていない。
【００６１】ここで、酸化膜８は、その最大厚さ部分の
厚さが、後にシリコン基板３内に形成される埋め込み酸
化膜およびＳＯＩ層の厚さの合計以上となるように形成
されている。ここで、埋め込み酸化膜は０．０５〜０．
５μｍ程度であり、ＳＯＩ層１の厚さは０．０５〜０．
３μｍ程度であるので、酸化膜８の最大厚さ部分の厚さ
は０．１〜０．８μｍ程度となる。なお、酸化膜８は９
００〜１２００℃程度の温度条件で熱酸化法により形成
される。
【００６２】次に、酸化防止マスクＭＳ１を除去した
後、図６に示すようにシリコン基板３の上主面側から酸
素イオン注入を行い、ＳＩＭＯＸ法によりシリコン基板
３の内部および酸化膜８の内部に埋め込み酸化膜２を形
成する。なお、酸素イオン注入の条件および注入後のア
ニール条件は実施の形態１において説明した条件と同じ
であるので説明は省略する。
【００６３】なお、酸化膜８内においては埋め込み酸化
膜２と酸化膜８の区別は明確ではなく、酸素イオン注入
により、若干酸素リッチな領域として埋め込み酸化膜２
が形成されるに過ぎないが、図６中においては構成を明
確にするため埋め込み酸化膜２を破線で示した。
【００６４】最後に、酸化膜８をフッ酸等のエッチング
液を用いてウエットエッチングにより除去することで図
７に示すような、埋め込み酸化膜２が端縁部の最端まで
主面に平行に存在するＳＯＩ基板２００が得られる。
【００６５】＜Ｂ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態２によれば、埋め込み酸化膜２
が端縁部の最端まで主面に平行に存在した構造となるの
で、薄いＳＯＩ層１が埋め込み酸化膜２の上部に形成さ
れる部分が存在せず、例えば、ＳＯＩ層１の薄膜化工程
に伴って、薄いＳＯＩ層１が、埋め込み酸化膜２と薄膜
化のために形成される酸化膜とによって部分的に囲ま
れ、当該酸化膜の除去の際に部分的にリフトオフされて
パーティクルとなり、エッチング液中を浮遊するといっ
た問題が発生せず、パーティクルの存在に起因する半導
体素子の形成不良を防止し、ひいては製造歩留まりを向
上することができる。
【００６６】また、図７に示すＳＯＩ基板２００の端縁
部においては表面状態が改善され、凹凸部が解消されて
いる。これは、シリコン基板３の端縁部に酸化膜８を形
成する際にシリコン基板３の表面が酸化されて酸化膜８
に変わり、当該酸化膜８を除去するので、最終的なＳＯ
Ｉ基板２００の端縁部が滑らかになるものである。
【００６７】なお、本実施の形態は、重金属などの汚染
物質のゲッタリングのために、シリコン基板３の端縁部
および下主面にポリシリコン層を形成した構成について
も有効であることは言うまでもない。図８に、ゲッタリ
ングのためのポリシリコン層４を有したＳＯＩ基板２０
０Ａを示す。
【００６８】ポリシリコン層４は、ＳＯＩ構造を形成す
る前のシリコン基板３の端縁部および下主面に形成さ
れ、酸化膜８はポリシリコン層４の上部から形成される
ことになる。従って、酸化膜８の形成に伴ってポリシリ
コン層４の厚さも若干減少するが、ＳＯＩ構造を形成
後、酸化膜８を除去した後もポリシリコン層４は残るの
で、図８に示すようなＳＯＩ基板２００Ａが得られるこ
とになる。
【００６９】＜Ｂ−３．変形例＞なお、以上の説明にお
いては、シリコン基板３の端縁部に熱酸化法により酸化
膜８を形成する例について説明したが、図９に示すよう
にＴＥＯＳ（tetraethylorthosilicate）による酸化膜
（以後、ＴＥＯＳ膜と呼称）９を形成するようにしても
良い。
【００７０】図９は、図６に対応する図であり、シリコ
ン基板３の端縁部にＴＥＯＳ膜９を形成した後、シリコ
ン基板３の上主面側から酸素イオン注入を行い、ＳＩＭ
ＯＸ法によりシリコン基板３の内部およびＴＥＯＳ膜９
の内部に埋め込み酸化膜２を形成する工程を示してい
る。
【００７１】図９に示されるように、ＴＥＯＳ膜９の内
部においては埋め込み酸化膜２が湾曲しているが、シリ
コン基板３内においては埋め込み酸化膜２が主面に平行
に存在しているので、ＴＥＯＳ膜９を除去すれば、図７
に示すＳＯＩ基板２００Ａと同様の構成が得られること
になる。
【００７２】なお、ＴＥＯＳ膜９は、ＴＥＯＳを使用し
減圧ＣＶＤ法により６５０〜７５０℃の温度条件で形成
される酸化膜であり、ピンホールが少ない良質な酸化膜
である。
【００７３】また、ＴＥＯＳ膜９の形成に際しては、図
１０に示すように複数のシリコン基板３を積み重ね、減
圧ＣＶＤ装置内に設置すれば、最上段および最下段のシ
リコン基板３の主面上にそれぞれ酸化防止マスクＭＳ１
を形成するだけで済むので、１枚１枚に酸化防止マスク
ＭＳ１を形成する場合に比べて製造効率を高めることが
できる。
【００７４】また、ＴＥＯＳ膜９の代わりに窒化膜を形
成することによっても同様の作用効果を得ることができ
る。すなわち、シリコン基板３の端縁部を延長して、埋
め込み酸化膜２の湾曲部分が実質的にその内部に形成さ
れ、シリコン基板３の端縁部に埋め込み酸化膜２の湾曲
部分が形成されることを防止できる絶縁膜であれば何で
も良い。
【００７５】＜Ｃ．実施の形態３＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態３を、図
１１〜図１３を用いて説明する。
【００７６】＜Ｃ−１．処理方法＞まず、図１１に示す
ように、ＣＺ法により形成したシリコン基板３の端縁部
および下主面にドープトポリシリコン層１１を形成す
る。なお、図１１において、シリコン基板３の上主面中
央部にはポリシリコン形成防止マスクＭＳ２が形成さ
れ、ドープトポリシリコン層１１は形成されていない。
ここで、ドープトポリシリコン層１１は、その最大厚さ
部分の厚さが、後にシリコン基板３内に形成される埋め
込み酸化膜およびＳＯＩ層の厚さの合計以上となるよう
に形成されている。ここで、埋め込み酸化膜は０．０５
〜０．５μｍ程度であり、ＳＯＩ層１の厚さは０．０５
〜０．３μｍ程度であるので、ドープトポリシリコン層
１１の最大厚さ部分の厚さは０．１〜０．８μｍ程度と
なる。
【００７７】なお、ドープトポリシリコン層１１はＣＶ
Ｄ法によりポリシリコン層を形成する際に、ポリシリコ
ン層の材料ガスと、不純物、例えばリンあるいはボロン
を含んだガスとを併せて用いることで、ポリシリコン層
の形成と同時に不純物を導入するin-situドープにより
形成すれば良い。
【００７８】次に、ポリシリコン形成防止マスクＭＳ２
を除去した後、図１２に示すようにシリコン基板３の上
主面側から酸素イオン注入を行い、ＳＩＭＯＸ法により
シリコン基板３の内部およびドープトポリシリコン層１
１の内部に酸素注入領域２Ａを形成する。なお、図１２
はアニール前の状態を示している。
【００７９】次に、酸素注入領域２Ａが形成されたシリ
コン基板３をアニールすることで、酸素注入領域２Ａの
酸素を拡散させ、酸化領域を広げることで埋め込み酸化
膜２を形成するとともに、シリコン基板３の結晶性を回
復させてＳＯＩ層１を形成する。このとき、ドープトポ
リシリコン層１１の酸化レート、シリコン基板３の酸化
レートの違いにより、ドープトポリシリコン層１１内で
は酸化が急速に進み、図１３に示すように、ドープトポ
リシリコン層１１の端縁部表面に達する厚い酸化膜１２
（保護酸化膜）が形成された、ＳＯＩ基板３００が得ら
れることになる。なお、ドープトポリシリコンと単結晶
シリコンの酸化レートは、２対１程度である。また、酸
素イオン注入の条件および注入後のアニール条件は実施
の形態１において説明したものと同じであるので説明は
省略する。
【００８０】＜Ｃ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態３によれば、図１３に示すよう
に、ドープトポリシリコン層１１の少なくとも基板上主
面側の端縁部は酸化膜１２で構成されることになるの
で、薄いＳＯＩ層１が埋め込み酸化膜２の上部に形成さ
れる部分が存在せず、例えば、ＳＯＩ層１の薄膜化工程
に伴って、薄いＳＯＩ層１が、埋め込み酸化膜２と薄膜
化のために形成される酸化膜とによって部分的に囲ま
れ、当該酸化膜の除去の際に部分的にリフトオフされて
パーティクルとなり、エッチング液中を浮遊するといっ
た問題が発生せず、パーティクルの存在に起因する半導
体素子の形成不良を防止し、ひいては製造歩留まりを向
上することができる。
【００８１】また、図１３に示すＳＯＩ基板３００の端
縁部においては、シリコン基板３の表面状態が改善さ
れ、凹凸部が解消されている。これは、ドープトポリシ
リコン層１１が酸化される際にシリコン基板３の表面が
酸化されて酸化膜１２に変わったためである。
【００８２】なお、ドープトポリシリコン層１１は、シ
リコン基板３の端縁部および下主面に残すことで、シリ
コン基板３内の重金属などの汚染物質をゲッタリングす
るゲッタリング層としても使用できる。
【００８３】＜Ｄ．実施の形態４＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態４を、図
１４〜図１６を用いて説明する。
【００８４】＜Ｄ−１．処理方法＞まず、ＣＺ法により
形成したシリコン基板３の上主面側から酸素イオン注入
（１回目の注入）を行って第１の酸素注入領域を形成す
る。その後アニール処理を施すことでシリコン基板３の
内部に埋め込み酸化膜２を形成する。なお、酸素イオン
注入の条件および注入後のアニール条件は実施の形態１
において説明した条件と同じであるので説明は省略す
る。
【００８５】その後、図１４に示すように、シリコン基
板３の上主面中央部には注入マスクＭＳを形成し、シリ
コン基板３の上主面側から酸素イオンを注入（２回目の
注入）して、端縁部の埋め込み酸化膜２の上部に酸素注
入領域を形成する。ここで、酸素イオンの注入条件は、
５０ＫｅＶ程度のエネルギーで、ドーズ量１×１０18〜
２×１０18／ｃｍ2となる条件である。
【００８６】その後、アニール処理を行うことで酸化を
促進して、端縁部の埋め込み酸化膜２の上部からシリコ
ン基板３の表面に達する酸化膜１３（保護酸化膜）を形
成することで、図１５に示すＳＯＩ基板４００を得るこ
とができる。
【００８７】なお、アニールは、埋め込み酸化膜２の形
成時と酸化膜１３の形成時とで、ほぼ同じ条件であるの
で、１回目と２回目の酸素イオン注入を行った後に、ア
ニール処理を行い、埋め込み酸化膜２および酸化膜１３
を同時に形成しても良い。
【００８８】＜Ｄ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態４によれば、図１５に示すよう
に、ＳＯＩ基板４００の上主面側の端縁部は酸化膜１３
で構成されることになるので、薄いＳＯＩ層１が埋め込
み酸化膜２の上部に形成される部分が存在せず、例え
ば、ＳＯＩ層１の薄膜化工程に伴って、薄いＳＯＩ層１
が、埋め込み酸化膜２と薄膜化のために形成される酸化
膜とによって部分的に囲まれ、当該酸化膜の除去の際に
部分的にリフトオフされてパーティクルとなり、エッチ
ング液中を浮遊するといった問題が発生せず、パーティ
クルの存在に起因する半導体素子の形成不良を防止し、
ひいては製造歩留まりを向上することができる。
【００８９】また、酸化膜１３の形成に際しては、埋め
込み酸化膜２の形成と同様にイオン注入法を使用し、ア
ニールにより酸化膜の成長を行うので、酸化膜１３の形
成のために特別な装置を使用したり、特別な工程を付加
する必要がなく、製造コストの増加を抑制することがで
きる。
【００９０】また、埋め込み酸化膜２および酸化膜１３
を、それぞれ異なるアニール処理で行う場合には、それ
ぞれの酸化膜の厚さの制御性が良好となる。
【００９１】なお、本実施の形態は、重金属などの汚染
物質のゲッタリングのために、シリコン基板３の端縁部
および下主面にポリシリコン層を形成した構成について
も有効であることは言うまでもない。図１６に、ゲッタ
リングのためのポリシリコン層４を有したＳＯＩ基板４
００Ａを示す。
【００９２】＜Ｅ．実施の形態５＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態５を、図
１７〜図１９を用いて説明する。
【００９３】＜Ｅ−１．処理方法＞まず、ＣＺ法により
形成したシリコン基板３の上主面側から酸素イオン注入
（１回目の注入）を行い、ＳＩＭＯＸ法によりシリコン
基板３の内部に埋め込み酸化膜２を形成する。なお、酸
素イオン注入の条件および注入後のアニール条件は実施
の形態１において説明した条件と同じであるので説明は
省略する。
【００９４】その後、図１７に示すように、真空中にお
いてシリコン基板３の端縁部に上部からレーザ光ＬＢを
照射する。ここで、レーザ光源としては例えば、Ｎｄ−
ＹＡＧレーザ（波長１．０６μｍ）を使用し、レーザ出
力は３〜５Ｗ（ワット）程度とする。また、レーザ光Ｌ
Ｂのスポット径は２〜３μｍ程度である。
【００９５】上述したような条件のレーザ光ＬＢを照射
すると、照射部分が溶融してＳＯＩ層１と埋め込み酸化
膜２とが混ざり合い、図１８に示すように、少なくとも
基板上主面側の端縁部に溶融層１４が形成されたＳＯＩ
基板５００が得られることになる。
【００９６】この溶融層１４の組成は、ＳｉＯ2よりは
シリコンリッチな酸化膜であることが判っているが、レ
ーザ光によるシリコンとシリコン酸化膜との溶融現象に
ついては未知の分野に属し、発明者等の研究も溶融層１
４の組成の解明には及んでいないので、溶融層１４の組
成はＳｉＯXとする。
【００９７】ここで、レーザ光ＬＢをシリコン基板３の
端縁部に万遍なく照射するには、例えば、図１９に示す
ように、レーザ光ＬＢを端縁部の一点に固定し、シリコ
ン基板３を矢示Ａ方向に回転させ、シリコン基板３が一
回転したら、レーザ光ＬＢの位置を矢示Ｂまたは矢示Ｃ
の方向に移動させて固定し、シリコン基板３の回転を行
う。この動作を繰り返すことでレーザ光ＬＢをシリコン
基板３の端縁部に万遍なく照射することができる。
【００９８】なお、レーザ光ＬＢの強度やスポット径の
大きさによってシリコン基板３の回転回数は異なり、一
点あたりの照射時間も異なるが、上述したレーザ光ＬＢ
の仕様では、シリコン基板３の溶融は殆ど一瞬で終了す
ることが判っている。
【００９９】＜Ｅ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態５によれば、図１８に示すよう
に、ＳＯＩ基板５００の上主面側の端縁部は溶融層１４
で構成されることになるので、シリコン基板３の端縁部
の凹凸が消失するとともに、薄いＳＯＩ層１が埋め込み
酸化膜２の上部に形成される部分が存在せず、例えば、
ＳＯＩ層１の薄膜化工程に伴って、薄いＳＯＩ層１が、
埋め込み酸化膜２と薄膜化のために形成される酸化膜と
によって部分的に囲まれ、当該酸化膜の除去の際に部分
的にリフトオフされてパーティクルとなり、エッチング
液中を浮遊するといった問題が発生せず、パーティクル
の存在に起因する半導体素子の形成不良を防止し、ひい
ては製造歩留まりを向上することができる。
【０１００】なお、レーザ光によるシリコン基板のマー
キング（シリコン基板の区別のための印字）については
一般的であるが、それは単に、マーキング方法として認
識されているに過ぎず、一般的にはマーキング部分の組
成の調査も十分ではなく、まして、レーザ光を利用して
ＳＯＩ基板の発塵防止を行うといった技術思想は存在し
ていない。
【０１０１】発明者等は、レーザ光によるシリコン基板
のマーキング工程におけるシリコンの蒸発および溶融現
象に着目し、シリコン層とシリコン酸化膜とで２層構造
をなす部分にレーザ光を照射することで、シリコン層と
シリコン酸化膜とが混ざり合って、通常のシリコン酸化
膜よりもシリコンリッチな酸化膜が形成されることを知
得した。そして、当該知見に基づいて、溶融によって得
られたシリコンリッチな酸化膜を用いて、ＳＯＩ基板の
発塵防止を行うという技術思想に到達した。
【０１０２】なお、本実施の形態においては、ＳＯＩ基
板にレーザ光を照射して、埋め込み酸化膜２とＳＯＩ層
１とを溶融させる例について説明したが、シリコン層と
シリコン酸化膜とで２層構造をなす部分であればレーザ
光による溶融で、シリコンリッチな酸化膜が得られるの
で、例えば、シリコン層の上にシリコン酸化膜が形成さ
れている構成であっても、シリコンリッチな酸化膜が得
られることは言うまでもない。
【０１０３】以上説明した実施の形態１〜５において
は、ＳＩＭＯＸ法により形成されたＳＯＩ基板の発塵防
止に関する発明を示したが、以下に示す本発明に係る実
施の形態６〜８においては、貼り合わせ法により形成さ
れたＳＯＩ基板（貼り合わせＳＯＩ基板）の発塵防止に
関する発明を示す。
【０１０４】＜Ｆ．実施の形態６＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態６を、図
２０および図２１を用いて説明する。
【０１０５】＜Ｆ−１．処理方法＞まず、図２０に示す
ように、シリコン基板３の上主面に、基板上酸化膜６お
よびシリコン層７が順に積層されてＳＯＩ構造をなす貼
り合わせＳＯＩ基板２０を準備する。なお、貼り合わせ
ＳＯＩ基板２０は、シリコン基板３の上主面に酸化膜を
形成し、その上に別のシリコン基板を貼り合わせ、当該
別のシリコン基板を研磨して、所定の厚さにすることに
よって、ＳＯＩ構造を得るものである。なお、基板上酸
化膜６の厚さは０．１〜１．０μｍ程度、シリコン層７
の厚さは０．１〜０．３μｍ程度である。ここで、基板
上酸化膜６が埋め込み酸化膜に相当し、シリコン層７が
ＳＯＩ層に相当する。
【０１０６】そして、ＳＯＩ基板２０の上主面側端縁部
と基板上酸化膜６およびシリコン層７を覆うようにエピ
タキシャル層１５を形成する。エピタキシャル層１５の
形成は、例えば、１１５０〜１２００℃の温度条件にお
いて、トリクロロシラン（ＳｉＨＣｌ3）ガス雰囲気中
にＳＯＩ基板２０を曝すことで行われる。なお、エピタ
キシャル層１５の形成を望まない基板下主面や基板下主
面側の端縁部にはマスクを形成しておく。
【０１０７】ここで、エピタキシャル層１５の成長速度
は０．５〜３．０μｍ／ｍｉｎであるので、基板上酸化
膜６およびシリコン層７を覆う厚さに達するのに要する
時間は１分程度である。
【０１０８】次に、図２１に示すように、シリコン層７
上を平坦化するようにエピタキシャル層１５を研磨する
ことで、基板上酸化膜６およびシリコン層７の端縁部が
エピタキシャル層１５で覆われたＳＯＩ基板６００が得
られる。
【０１０９】＜Ｆ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態６によれば、図２１に示すよう
に、基板上酸化膜６およびシリコン層７の端縁部がエピ
タキシャル層１５で覆われているので、例えば、ＳＯＩ
層（シリコン層７）の薄膜化におけるウエットエッチン
グに際して、基板上酸化膜６が部分的に除去され、その
上部のシリコン層７が部分的に浮いた状態となることが
防止されるので、シリコン層７が剥離してパーティクル
となることが防止される。
【０１１０】また、基板上酸化膜６およびシリコン層７
の端縁部の面取り処理が完全ではなく、周縁に沿って凸
凹部が連続するような平面視形状となっている場合で
も、当該凸凹部はエピタキシャル層１５で覆われている
ので、基板上酸化膜６およびシリコン層７が基板の搬送
中に剥離してパーティクルとなることが防止される。
【０１１１】なお、以上の説明においては、エピタキシ
ャル層１５は結晶性の良好な膜なので、シリコン層７の
上部に残してＳＯＩ層として利用する例を示したが、基
板上酸化膜６およびシリコン層７を覆われているなら
ば、シリコン層７の上部から除去するようにしても良
い。
【０１１２】＜Ｇ．実施の形態７＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態７を、図
２２および図２３を用いて説明する。
【０１１３】＜Ｇ−１．処理方法＞まず、シリコン基板
３の上主面に、基板上酸化膜６およびシリコン層７が順
に積層されてＳＯＩ構造をなす貼り合わせＳＯＩ基板２
０を準備する。
【０１１４】その後、図２２に示すように、基板上酸化
膜６およびシリコン層７の端縁部に上部からレーザ光Ｌ
Ｂを照射する。ここで、レーザ光源としては例えば、Ｎ
ｄ−ＹＡＧレーザ（波長１．０６μｍ）を使用し、レー
ザ出力は３〜５Ｗ（ワット）程度とする。また、レーザ
光ＬＢのスポット径は２〜３μｍ程度である。
【０１１５】上述したような条件のレーザ光ＬＢを照射
すると、照射部分が溶融してシリコン層７と基板上酸化
膜６とが混ざり合い、図２３に示すように、基板上酸化
膜６およびシリコン層７の端縁部が溶融層１６で覆われ
たＳＯＩ基板６００が得られることになる。
【０１１６】なお、基板上酸化膜６およびシリコン層７
の溶融現象については、実施の形態５において説明した
シリコン層とシリコン酸化膜との溶融現象と同じである
ので、説明は省略する。
【０１１７】＜Ｇ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態によれば、図２３に示すよう
に、ＳＯＩ基板７００の基板上酸化膜６およびシリコン
層７の端縁部は溶融層１６で覆われているので、例え
ば、ＳＯＩ層（シリコン層７）の薄膜化におけるウエッ
トエッチングに際して、基板上酸化膜６が部分的に除去
され、その上部のシリコン層７が部分的に浮いた状態と
なることが防止されるので、シリコン層７が剥離してパ
ーティクルとなることが防止される。
【０１１８】また、基板上酸化膜６およびシリコン層７
の端縁部の面取り処理が完全ではなく、周縁に沿って凸
凹部が連続するような平面視形状となっている場合で
も、当該凸凹部は溶融層１６で覆われているので、基板
上酸化膜６およびシリコン層７が基板の搬送中に剥離し
てパーティクルとなることが防止される。
【０１１９】＜Ｈ．実施の形態８＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態８を、図
２４〜図２７を用いて説明する。
【０１２０】＜Ｈ−１．処理方法＞まず、図２４に示す
ように、シリコン基板３の上主面に基板上酸化膜６１を
形成し、その上にシリコン基板３１を貼り合わせる。こ
のとき、シリコン基板３１は基板上酸化膜６１の平面方
向の寸法よりも大きなものを使用する。従って、シリコ
ン基板３１の端縁部が基板上酸化膜６１の端縁部から庇
のように張り出した構成となる。なお、基板上酸化膜６
１およびシリコン基板３１の平面方向の寸法は同じと
し、両者を貼り合わせた後に、フッ酸等によるウエット
エッチングにより基板上酸化膜６１の端縁部をエッチン
グすることで、図２４に示すような構成を得るようにし
ても良い。
【０１２１】次に、図２５に矢示するように、シリコン
基板３１の上部から圧力を加え、シリコン基板３１の端
縁部を折り曲げてシリコン基板３の表面に接触させた
後、シリコン基板３１とシリコン基板３との貼り合わせ
を行うことで、図２６に示すように基板上酸化膜６１が
シリコン基板３１で覆われた構成が得られる。なお、貼
り合わせに関しては、加熱法などの一般的な技術を使用
するので説明は省略する。
【０１２２】最後に、シリコン基板３１を所定の厚さま
で研磨してシリコン層７とすることで、図２７に示すよ
うに基板上酸化膜６１がシリコン層７で覆われたＳＯＩ
基板８００が得られる。
【０１２３】＜Ｈ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態８によれば、図２７に示すよう
に、基板上酸化膜６１がシリコン層７で覆われているの
で、例えば、ＳＯＩ層（シリコン層７）の薄膜化におけ
るウエットエッチングに際して、基板上酸化膜６１が部
分的に除去され、その上部のシリコン層７が部分的に浮
いた状態となることが防止されるので、シリコン層７が
剥離してパーティクルとなることが防止される。
【０１２４】＜Ｉ．実施の形態９＞本発明に係る半導体
基板の処理方法および半導体基板の実施の形態９を、図
２８および図３１を用いて説明する。
【０１２５】＜Ｉ−１．処理方法＞ＣＺ法で形成され、
端縁部に凹凸を有するシリコン基板３に対して、図２８
に示すように、ローラ研磨により端縁部の表面を研磨す
る。ローラ研磨とは、円筒面に研磨材を備えたローラを
回転させながら被加工物に接触させることで、当該被加
工物を研磨する方法であり、本実施の形態においては、
ローラＲＯをシリコン基板３の端縁部に接触させること
で、当該端縁部を研磨する。
【０１２６】研磨の度合いは、シリコン基板３の上主面
と同様の鏡面状態にすることが望ましく、表面粗さが５
〜１０オングストローム程度とする。
【０１２７】次に、図２９に示すように、シリコン基板
３の上主面側から酸素イオン注入を行い、ＳＩＭＯＸ法
によりシリコン基板３の内部に埋め込み酸化膜２を形成
することで、端縁部が滑らかなＳＯＩ基板９００が得ら
れる。なお、酸素イオン注入の条件および注入後のアニ
ール条件は実施の形態１において説明した条件と同じで
あるので説明は省略する。
【０１２８】＜Ｉ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態９によれば、シリコン基板３の
端縁部を鏡面状態とした後に、ＳＩＭＯＸ法によりシリ
コン基板３の内部に埋め込み酸化膜２を形成するので、
薄いＳＯＩ層１が埋め込み酸化膜２の上部に形成される
部分は存在するが、当該部分のＳＯＩ層１の表面状態は
滑らかなので、例えば、ＳＯＩ層１の薄膜化工程に伴っ
て、薄いＳＯＩ層１が、埋め込み酸化膜２と薄膜化のた
めに形成される酸化膜とによって部分的に囲まれ、当該
酸化膜の除去の際に部分的にリフトオフされてパーティ
クルとなり、エッチング液中を浮遊するといった問題が
発生せず、パーティクルの存在に起因する半導体素子の
形成不良を防止し、ひいては製造歩留まりを向上するこ
とができる。
【０１２９】＜Ｉ−３．変形例＞以上の説明において
は、埋め込み酸化膜２を形成する前にシリコン基板３の
端縁部を研磨する例を示したが、埋め込み酸化膜２を形
成した後にシリコン基板３の端縁部を研磨するようにし
ても同様の作用効果が得られる。
【０１３０】すなわち、図３０に示すように、端縁部に
凹凸を有するシリコン基板３内に埋め込み酸化膜２を形
成した後、シリコン基板３の端縁部をローラ研磨により
除去することで、図３１に示すような埋め込み酸化膜２
が端縁部の最端まで主面に平行に存在するＳＯＩ基板９
００Ａが得られる。従って、薄いＳＯＩ層１が埋め込み
酸化膜２の上部に形成される部分が存在せず、薄いＳＯ
Ｉ層１が、埋め込み酸化膜２と薄膜化のために形成され
る酸化膜とによって部分的に囲まれ、当該酸化膜の除去
の際に部分的にリフトオフされてパーティクルとなり、
エッチング液中を浮遊するといった問題が発生せず、パ
ーティクルの存在に起因する半導体素子の形成不良を防
止し、ひいては製造歩留まりを向上することができる。
【０１３１】以上説明した本発明に係る実施の形態１〜
９においては、ＳＯＩ基板の端縁部に凹凸がある場合、
あるいはゲッタリングのためのポリシリコン層を有する
場合について説明したが、本発明の適用はＳＯＩ基板に
限定されるものではなく、バルクシリコン基板におい
て、その端縁部に凹凸がある場合、あるいはゲッタリン
グのためのポリシリコン層を有する場合に、端縁部から
の発塵が問題になるのであれば、本発明を適用すること
で発塵を防止できる。また、端縁部に凹凸を有しないＳ
ＯＩ基板であっても、端縁部の薄いＳＯＩ層や埋め込み
酸化膜の存在により発塵の問題がある場合には本発明は
有効である。
【０１３２】また、以上説明した本発明に係る実施の形
態１〜９においては説明を省略したが、本発明によって
得られるＳＯＩ基板は、特定の半導体装置の製造に使用
されるものではなく、ＳＯＩ層にＭＯＳトランジスタや
バイポーラトランジスタなどの半導体素子を作り込むこ
とでＤＲＡＭやＳＲＡＭ、ロジック回路など、あらゆる
半導体装置を製造することができることは言うまでもな
い。
【０１３３】
【発明の効果】本発明に係る請求項１記載の半導体基板
の処理方法によれば、埋め込み酸化膜のうち、端縁部内
に形成された部分が消失するので、例えば、ＳＯＩ層の
薄膜化工程に伴って、端縁部のＳＯＩ層が、埋め込み酸
化膜と薄膜化のために形成される酸化膜とによって部分
的に囲まれ、当該酸化膜の除去の際に部分的にリフトオ
フされてパーティクルとなり、エッチング液中を浮遊す
るといった問題が発生せず、パーティクルの存在に起因
する半導体素子の形成不良を防止し、ひいては製造歩留
まりを向上することができる。
【０１３４】本発明に係る請求項２記載の半導体基板の
処理方法によれば、１方向からのイオン注入だけで端縁
部内に形成された埋め込み酸化膜を消失させられるの
で、効率的であり、本発明の実施に伴う製造コストの増
加を抑制することができる。
【０１３５】本発明に係る請求項３記載の半導体基板の
処理方法によれば、端縁部だけでなく、中央部において
も所望の領域に渡って埋め込み酸化膜を消失させること
ができるので、広い範囲で埋め込み酸化膜が存在しない
領域を得ることができる。
【０１３６】本発明に係る請求項４記載の半導体基板の
処理方法によれば、埋め込み酸化膜が端縁部の最端まで
主面に平行に存在した構造となるので、端縁部には薄い
ＳＯＩ層が埋め込み酸化膜の上部に形成される部分が存
在せず、例えば、ＳＯＩ層の薄膜化工程に伴って、薄い
ＳＯＩ層１が、埋め込み酸化膜と薄膜化のために形成さ
れる酸化膜とによって部分的に囲まれ、当該酸化膜の除
去の際に部分的にリフトオフされてパーティクルとな
り、エッチング液中を浮遊するといった問題が発生せ
ず、パーティクルの存在に起因する半導体素子の形成不
良を防止し、ひいては製造歩留まりを向上することがで
きる。
【０１３７】本発明に係る請求項５記載の半導体基板の
処理方法によれば、絶縁膜の最大厚さ部分の厚さが、埋
め込み酸化膜およびＳＯＩ層の厚さの合計以上となるよ
うに形成されているので、絶縁膜内部に埋め込み酸化膜
の湾曲部が形成されることになり、半導体基板の端縁部
に埋め込み酸化膜の湾曲部が形成されることを防止でき
る。また、当該絶縁膜を熱酸化膜により構成するので、
絶縁膜を簡便に得ることができ、本発明の実施に伴う製
造コストの増加を抑制することができる。
【０１３８】本発明に係る請求項６記載の半導体基板の
処理方法によれば、絶縁膜の最大厚さ部分の厚さが、埋
め込み酸化膜およびＳＯＩ層の厚さの合計以上となるよ
うに形成されているので、絶縁膜内部に埋め込み酸化膜
の湾曲部が形成されることになり、半導体基板の端縁部
に埋め込み酸化膜の湾曲部が形成されることを防止でき
る。また、当該絶縁膜をＴＥＯＳ膜により構成するの
で、ピンホールが少ない良質な絶縁膜を得ることができ
る。
【０１３９】本発明に係る請求項７記載の半導体基板の
処理方法によれば、ドープトポリシリコン層の酸化レー
トは半導体基板よりも大きいので、ドープトポリシリコ
ン層の少なくとも一方主面側の端縁部は保護酸化膜で構
成されることになり、端縁部には薄いＳＯＩ層が埋め込
み酸化膜の上部に形成される部分が存在せず、例えば、
ＳＯＩ層の薄膜化工程に伴って、薄いＳＯＩ層が、埋め
込み酸化膜と薄膜化のために形成される酸化膜とによっ
て部分に囲まれ、当該酸化膜の除去の際に部分的にリフ
トオフされてパーティクルとなり、エッチング液中を浮
遊するといった問題が発生せず、パーティクルの存在に
起因する半導体素子の形成不良を防止し、ひいては製造
歩留まりを向上することができる。
【０１４０】本発明に係る請求項８記載の半導体基板の
処理方法によれば、ドープトポリシリコン層の端縁部に
おける最大厚さ部分の厚さが、埋め込み酸化膜およびＳ
ＯＩ層の厚さの合計以上となるように形成されているの
で、ドープトポリシリコン層内部に埋め込み酸化膜の湾
曲部が形成されることになり、当該湾曲部の酸素により
ドープトポリシリコン層を酸化して、ドープトポリシリ
コン層の少なくとも一方主面側の端縁部は保護酸化膜で
構成されることになる。また、ドープトポリシリコン層
を他方主面にも形成することで、ゲッタリング層として
機能させることができる。
【０１４１】本発明に係る請求項９記載の半導体基板の
処理方法によれば、保護酸化膜が、端縁部のうち少なく
とも一方主面側に、その表面から内部にかけて形成され
るので、端縁部には薄いＳＯＩ層が埋め込み酸化膜の上
部に形成される部分が存在せず、例えば、ＳＯＩ層の薄
膜化工程に伴って、薄いＳＯＩ層が、埋め込み酸化膜と
薄膜化のために形成される酸化膜とによって部分的に囲
まれ、当該酸化膜の除去の際に部分的にリフトオフされ
てパーティクルとなり、エッチング液中を浮遊するとい
った問題が発生せず、パーティクルの存在に起因する半
導体素子の形成不良を防止し、ひいては製造歩留まりを
向上することができる。また、保護酸化膜の形成に際し
ては、埋め込み酸化膜の形成と同様にイオン注入法を使
用し、アニールにより酸化膜の成長を行うので、保護酸
化膜の形成のために特別な装置を使用したり、特別な工
程を付加する必要がなく、本発明の実施による製造コス
トの増加を抑制することができる。
【０１４２】本発明に係る請求項１０記載の半導体基板
の処理方法によれば、埋め込み酸化膜と保護酸化膜の形
成を、異なるアニール処理で行うので、それぞれの酸化
膜の厚さの制御性が良好となる。
【０１４３】本発明に係る請求項１１記載の半導体基板
の処理方法によれば、端縁部のうち少なくとも一方主面
側に、ＳＯＩ層と埋め込み酸化膜とが混ざり合った溶融
層が形成されるので、端縁部の凹凸が消失するととも
に、端縁部において薄いＳＯＩ層が埋め込み酸化膜の上
部に形成される部分が存在せず、例えば、ＳＯＩ層の薄
膜化工程に伴って、薄いＳＯＩ層が、埋め込み酸化膜と
薄膜化のために形成される酸化膜とによって部分的に囲
まれ、当該酸化膜の除去の際に部分的にリフトオフされ
てパーティクルとなり、エッチング液中を浮遊するとい
った問題が発生せず、パーティクルの存在に起因する半
導体素子の形成不良を防止し、ひいては製造歩留まりを
向上することができる。
【０１４４】本発明に係る請求項１２記載の半導体基板
の処理方法によれば、基板上酸化膜およびＳＯＩ層の端
縁部に、ＳＯＩ層と基板上酸化膜とが混ざり合った溶融
層が形成されるので、例えば、ＳＯＩ層の薄膜化におけ
るウエットエッチングに際して、基板上酸化膜が部分的
に除去され、その上部のシリコン層が部分的に浮いた状
態となることが防止されるので、ＳＯＩ層が剥離してパ
ーティクルとなることが防止される。また、基板上酸化
膜およびＳＯＩ層の端縁部の面取り処理が完全ではな
く、周縁に沿って凸凹部が連続するような平面視形状と
なっている場合でも、当該凸凹部は溶融層で覆われてい
るので、基板上酸化膜およびＳＯＩ層が基板の搬送中に
剥離してパーティクルとなることが防止される。
【０１４５】本発明に係る請求項１３記載の半導体基板
の処理方法によれば、基板上酸化膜がＳＯＩ層で覆われ
た、貼り合わせ法で形成された半導体基板が得られるの
で、例えば、ＳＯＩ層の薄膜化におけるウエットエッチ
ングに際して、基板上酸化膜が部分的に除去され、その
上部のＳＯＩ層が部分的に浮いた状態となることが防止
されるので、ＳＯＩ層が剥離してパーティクルとなるこ
とが防止される。
【０１４６】本発明に係る請求項１４記載の半導体基板
によれば、ドープトポリシリコン層の少なくとも一方主
面側の端縁部に保護酸化膜で構成されているので、端縁
部には薄いＳＯＩ層が埋め込み酸化膜の上部に形成され
る部分が存在せず、例えば、ＳＯＩ層の薄膜化工程に伴
って、薄いＳＯＩ層が、埋め込み酸化膜と薄膜化のため
に形成される酸化膜とによって部分に囲まれ、当該酸化
膜の除去の際に部分的にリフトオフされてパーティクル
となり、エッチング液中を浮遊するといった問題が発生
しない。
【０１４７】本発明に係る請求項１５記載の半導体基板
によれば、ドープトポリシリコン層の少なくとも一方主
面側の端縁部を保護酸化膜とするための具体的構成を得
ることができ、また、ドープトポリシリコン層を他方主
面にも形成することで、ゲッタリング層として機能させ
ることができる。
【０１４８】本発明に係る請求項１６記載の半導体基板
によれば、端縁部のうち少なくとも一方主面側には、そ
の表面から内部にかけて形成された保護酸化膜を備えて
いるので、端縁部には薄いＳＯＩ層が埋め込み酸化膜の
上部に形成される部分が存在せず、例えば、ＳＯＩ層の
薄膜化工程に伴って、薄いＳＯＩ層が、埋め込み酸化膜
と薄膜化のために形成される酸化膜とによって部分的に
囲まれ、当該酸化膜の除去の際に部分的にリフトオフさ
れてパーティクルとなり、エッチング液中を浮遊すると
いった問題が発生しない。
【０１４９】本発明に係る請求項１７記載の半導体基板
によれば、端縁部のうち少なくとも一方主面側に、ＳＯ
Ｉ層と埋め込み酸化膜とが混ざり合った溶融層を備えて
いるので、端縁部の凹凸が消失するとともに、端縁部に
おいて薄いＳＯＩ層が埋め込み酸化膜の上部に形成され
る部分が存在せず、例えば、ＳＯＩ層の薄膜化工程に伴
って、薄いＳＯＩ層が、埋め込み酸化膜と薄膜化のため
に形成される酸化膜とによって部分的に囲まれ、当該酸
化膜の除去の際に部分的にリフトオフされてパーティク
ルとなり、エッチング液中を浮遊するといった問題が発
生しない。
【０１５０】本発明に係る請求項１８記載の半導体基板
によれば、基板上酸化膜およびＳＯＩ層の端縁部に、Ｓ
ＯＩ層と基板上酸化膜とが混ざり合った溶融層を備えて
いるので、例えば、ＳＯＩ層の薄膜化におけるウエット
エッチングに際して、基板上酸化膜が部分的に除去さ
れ、その上部のシリコン層が部分的に浮いた状態となる
ことが防止されるので、ＳＯＩ層が剥離してパーティク
ルとなることが防止される。また、基板上酸化膜および
ＳＯＩ層の端縁部の面取り処理が完全ではなく、周縁に
沿って凸凹部が連続するような平面視形状となっている
場合でも、当該凸凹部は溶融層で覆われているので、基
板上酸化膜およびＳＯＩ層が基板の搬送中に剥離してパ
ーティクルとなることが防止される。
【０１５１】本発明に係る請求項１９記載の半導体基板
によれば、少なくとも基板上酸化膜およびＳＯＩ層の端
縁部に、該端縁部を覆うように形成されたエピタキシャ
ル層を備えているので、例えば、ＳＯＩ層の薄膜化にお
けるウエットエッチングに際して、基板上酸化膜が部分
的に除去され、その上部のシリコン層が部分的に浮いた
状態となることが防止されるので、ＳＯＩ層が剥離して
パーティクルとなることが防止される。また、基板上酸
化膜およびＳＯＩ層の端縁部の面取り処理が完全ではな
く、周縁に沿って凸凹部が連続するような平面視形状と
なっている場合でも、当該凸凹部は溶融層で覆われてい
るので、基板上酸化膜およびＳＯＩ層が基板の搬送中に
剥離してパーティクルとなることが防止される。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体基板の処
理工程を説明する断面図である。
【図２】 本発明に係る実施の形態１の半導体基板の構
成を説明する断面図である。
【図３】 本発明に係る実施の形態１の半導体基板の処
理工程を説明する断面図である。
【図４】 本発明に係る実施の形態１の半導体基板の処
理工程の変形例を説明する断面図である。
【図５】 本発明に係る実施の形態２の半導体基板の処
理工程を説明する断面図である。
【図６】 本発明に係る実施の形態２の半導体基板の処
理工程を説明する断面図である。
【図７】 本発明に係る実施の形態２の半導体基板の構
成を説明する断面図である。
【図８】 本発明に係る実施の形態２の半導体基板の構
成を説明する断面図である。
【図９】 本発明に係る実施の形態２の半導体基板の変
形例の構成を説明する断面図である。
【図１０】 本発明に係る実施の形態２の半導体基板の
処理工程の変形例を説明する断面図である。
【図１１】 本発明に係る実施の形態３の半導体基板の
処理工程を説明する断面図である。
【図１２】 本発明に係る実施の形態３の半導体基板の
処理工程を説明する断面図である。
【図１３】 本発明に係る実施の形態３の半導体基板の
構成を説明する断面図である。
【図１４】 本発明に係る実施の形態４の半導体基板の
処理工程を説明する断面図である。
【図１５】 本発明に係る実施の形態４の半導体基板の
構成を説明する断面図である。
【図１６】 本発明に係る実施の形態４の半導体基板の
構成を説明する断面図である。
【図１７】 本発明に係る実施の形態５の半導体基板の
処理工程を説明する断面図である。
【図１８】 本発明に係る実施の形態５の半導体基板の
構成を説明する断面図である。
【図１９】 本発明に係る実施の形態５の半導体基板の
処理工程を説明する平面図である。
【図２０】 本発明に係る実施の形態６の半導体基板の
処理工程を説明する断面図である。
【図２１】 本発明に係る実施の形態６の半導体基板の
構成を説明する断面図である。
【図２２】 本発明に係る実施の形態７の半導体基板の
処理工程を説明する断面図である。
【図２３】 本発明に係る実施の形態７の半導体基板の
構成を説明する断面図である。
【図２４】 本発明に係る実施の形態８の半導体基板の
処理工程を説明する断面図である。
【図２５】 本発明に係る実施の形態８の半導体基板の
処理工程を説明する断面図である。
【図２６】 本発明に係る実施の形態８の半導体基板の
処理工程を説明する断面図である。
【図２７】 本発明に係る実施の形態８の半導体基板の
構成を説明する断面図である。
【図２８】 本発明に係る実施の形態９の半導体基板の
処理工程を説明する断面図である。
【図２９】 本発明に係る実施の形態９の半導体基板の
構成を説明する断面図である。
【図３０】 本発明に係る実施の形態９の半導体基板の
処理工程の変形例を説明する断面図である。
【図３１】 本発明に係る実施の形態９の半導体基板の
変形例の構成を説明する断面図である。
【図３２】 ＣＺ法で形成された半導体基板にＳＯＩ構
造を形成した場合の構成を説明する断面図である。
【図３３】 ＳＯＩ基板の端縁部の構成を説明する断面
図である。
【図３４】 ＳＯＩ基板の従来の処理工程による問題点
を説明する断面図である。
【図３５】 ＳＯＩ基板の従来の処理工程による問題点
を説明する断面図である。
【図３６】 張り合わせ法により形成されたＳＯＩ基板
の問題点を説明する断面図である。
【図３７】 張り合わせ法により形成されたＳＯＩ基板
の問題点を説明する断面図である。
【符号の説明】
１ ＳＯＩ層、２ 埋め込み酸化膜、２Ａ 酸素注入領
域、３，３１ シリコン基板、６，６１ 基板上酸化
膜、７ シリコン層（ＳＯＩ層）、８ 酸化膜、９ Ｔ
ＥＯＳ膜、１１ ドープトポリシリコン層、１２，１３
酸化膜（保護酸化膜）、１４，１６ 溶融層、１５
エピタキシャル層、ＬＢ レーザ光。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 泰男 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岩松 俊明 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 平野 有一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 一方主面と、その反対側の他方主面と、
    側面部とを有し、前記一方主面のうち活性領域が形成さ
    れる部分である中央部が規定され、前記一方主面のうち
    前記中央部の周辺領域と前記側面部とを含む部分である
    端縁部が規定される半導体基板の処理方法であって、 前記半導体基板は、ＳＩＭＯＸ法で形成されたＳＯＩ基
    板であって、 前記一方主面の表面内には、順に積層形成された埋め込
    み酸化膜およびＳＯＩ層を備え、 前記端縁部にシリコンイオンを注入することで、前記埋
    め込み酸化膜のうち、前記端縁部内に形成された部分を
    消失させることを特徴とする、半導体基板の処理方法。
  2. 【請求項２】 前記シリコンイオンの注入は、 前記端縁部側から、前記ＳＯＩ基板の径方向に前記シリ
    コンイオンを注入する工程を含む、請求項１記載の半導
    体基板の処理方法。
  3. 【請求項３】 前記シリコンイオンの注入は、 前記一方主面の中央部に注入マスクを形成し、前記ＳＯ
    Ｉ基板の前記端縁部側および前記一方主面側から前記シ
    リコンイオンを注入する工程を含む、請求項１記載の半
    導体基板の処理方法。
  4. 【請求項４】 一方主面と、その反対側の他方主面と、
    側面部とを有し、前記一方主面のうち活性領域が形成さ
    れる部分である中央部が規定され、前記一方主面のうち
    前記中央部の周辺領域と前記側面部とを含む部分である
    端縁部が規定される半導体基板の処理方法であって、 (ａ)前記半導体基板の前記端縁部を覆うように絶縁膜を
    形成する工程と、 (ｂ)前記絶縁膜が形成された前記半導体基板の前記一方
    主面側から酸素イオン注入を行って、ＳＩＭＯＸ法によ
    り前記一方主面の表面内に、埋め込み酸化膜およびＳＯ
    Ｉ層を順に積層形成する工程と、 (ｃ)前記絶縁膜を除去する工程とを備え、 前記埋め込み酸化膜が前記端縁部の最端まで主面に平行
    に存在するＳＯＩ基板を形成することを特徴とする、半
    導体基板の処理方法。
  5. 【請求項５】 前記絶縁膜は、その最大厚さ部分の厚さ
    が、前記埋め込み酸化膜および前記ＳＯＩ層の厚さの合
    計以上となるように形成され、 前記工程(ａ)は、 前記絶縁膜として、熱酸化法により熱酸化膜を形成する
    工程を有する、請求項４記載の半導体基板の処理方法。
  6. 【請求項６】 前記絶縁膜は、その最大厚さ部分の厚さ
    が、前記埋め込み酸化膜および前記ＳＯＩ層の厚さの合
    計以上となるように形成され、 前記工程(ａ)は、 前記絶縁膜として、減圧ＣＶＤ法によりＴＥＯＳ膜を形
    成する工程を有する、請求項４記載の半導体基板の処理
    方法。
  7. 【請求項７】 一方主面と、その反対側の他方主面と、
    側面部とを有し、前記一方主面のうち活性領域が形成さ
    れる部分である中央部が規定され、前記一方主面のうち
    前記中央部の周辺領域と前記側面部とを含む部分である
    端縁部が規定される半導体基板の処理方法であって、 (ａ)前記半導体基板の前記端縁部を覆うようにドープト
    ポリシリコン層を形成する工程と、 (ｂ)前記ドープトポリシリコン層が形成された前記半導
    体基板の前記一方主面側から酸素イオン注入を行って、
    ＳＩＭＯＸ法により前記一方主面の表面内に、埋め込み
    酸化膜およびＳＯＩ層を順に積層形成するとともに、前
    記ドープトポリシリコン層のうち少なくとも前記一方主
    面側に、その表面から内部にかけて保護酸化膜を形成す
    る工程とを備える、半導体基板の処理方法。
  8. 【請求項８】 前記ドープトポリシリコン層は、前記端
    縁部における最大厚さ部分の厚さが、前記埋め込み酸化
    膜および前記ＳＯＩ層の厚さの合計以上となるように形
    成され、前記工程(ａ)は、 前記半導体基板の前記他方主面上にも前記ドープトポリ
    シリコン層を形成する工程を有する、請求項７記載の半
    導体基板の処理方法。
  9. 【請求項９】 一方主面と、その反対側の他方主面と、
    側面部とを有し、前記一方主面のうち活性領域が形成さ
    れる部分である中央部が規定され、前記一方主面のうち
    前記中央部の周辺領域と前記側面部とを含む部分である
    端縁部が規定される半導体基板の処理方法であって、 (ａ)前記半導体基板の前記一方主面側から、全面に渡る
    第１の酸素イオン注入を行う工程と、 (ｂ)前記半導体基板の前記一方主面側から、前記端縁部
    に選択的に第２の酸素イオン注入を行う工程と、 (ｃ)アニール処理によって、前記第１および第２の酸素
    イオン注入によって注入された酸素イオンを拡散させ
    て、前記中央部および前記端縁部に、それぞれ埋め込み
    酸化膜および保護酸化膜を形成するとともに、前記埋め
    込み酸化膜上部にＳＯＩ層を形成する工程とを備え、 前記第２の酸素イオン注入は、前記第１の酸素イオン注
    入よりも浅い位置に注入ピークが設定され、 前記保護酸化膜は、前記端縁部のうち少なくとも前記一
    方主面側に、その表面から内部にかけて形成されること
    を特徴とする、半導体基板の処理方法。
  10. 【請求項１０】 前記工程(ｃ)は、 前記工程(ｂ)の前に行われる第１のアニール処理によっ
    て、前記埋め込み酸化膜および前記ＳＯＩ層を形成する
    工程と、 前記工程(ｂ)の後に行われる第２のアニール処理によっ
    て、前記保護酸化膜を形成する工程とを有する、請求項
    ９記載の半導体基板の処理方法。
  11. 【請求項１１】 一方主面と、その反対側の他方主面
    と、側面部とを有し、前記一方主面のうち活性領域が形
    成される部分である中央部が規定され、前記一方主面の
    うち前記中央部の周辺領域と前記側面部とを含む部分で
    ある端縁部が規定される半導体基板の処理方法であっ
    て、 前記半導体基板は、ＳＩＭＯＸ法で形成されたＳＯＩ基
    板であって、 前記一方主面の表面内には、順に積層形成された埋め込
    み酸化膜およびＳＯＩ層を備え、 真空中において前記端縁部に上部からレーザ光を照射す
    ることで、前記端縁部のうち少なくとも前記一方主面側
    に、前記ＳＯＩ層と埋め込み酸化膜とが混ざり合った溶
    融層を形成することを特徴とする、半導体基板の処理方
    法。
  12. 【請求項１２】 一方主面上に順に積層形成された基板
    上酸化膜およびＳＯＩ層を備えた半導体基板の処理方法
    であって、 真空中において前記基板上酸化膜および前記ＳＯＩ層の
    端縁部に、上部からレーザ光を照射することで、前記端
    縁部に、前記ＳＯＩ層と基板上酸化膜とが混ざり合った
    溶融層を形成することを特徴とする、半導体基板の処理
    方法。
  13. 【請求項１３】 (ａ)第１の半導体基板の主面上に、基
    板上酸化膜および該基板上酸化膜よりも外形寸法の大き
    な第２の半導体基板が順に積層された積層体を貼り合わ
    せ法により形成する工程と、 (ｂ)前記第２の半導体基板を上部から押下げて、前記第
    １の半導体基板の主面の上部に張り出した前記第２の半
    導体基板の主面を、前記第１の半導体基板の主面上に密
    着させ、貼り合わせ法により前記第１および第２の半導
    体基板を接合する工程と、 (ｃ)前記第２の半導体基板を所定の厚さに研磨してＳＯ
    Ｉ層を形成する工程とを備えた、半導体基板の処理方
    法。
  14. 【請求項１４】 一方主面と、その反対側の他方主面
    と、側面部とを有し、前記一方主面のうち活性領域が形
    成される部分である中央部が規定され、前記一方主面の
    うち前記中央部の周辺領域と前記側面部とを含む部分で
    ある端縁部が規定される半導体基板であって、 前記一方主面内には、順に積層形成された埋め込み酸化
    膜およびＳＯＩ層を備え、 前記端縁部には、前記端縁部を覆うように形成されたド
    ープトポリシリコン層を備え、 前記ドープトポリシリコン層のうち少なくとも前記一方
    主面側には、その表面から内部にかけて形成された保護
    酸化膜を備える、半導体基板。
  15. 【請求項１５】 前記ドープトポリシリコン層は、前記
    端縁部における最大厚さ部分の厚さが、前記埋め込み酸
    化膜および前記ＳＯＩ層の厚さの合計以上であって、 前記ドープトポリシリコン層は前記他方主面上にも形成
    される、請求項１４記載の半導体基板。
  16. 【請求項１６】 一方主面と、その反対側の他方主面
    と、側面部とを有し、前記一方主面のうち活性領域が形
    成される部分である中央部が規定され、前記一方主面の
    うち前記中央部の周辺領域と前記側面部とを含む部分で
    ある端縁部が規定される半導体基板であって、 前記一方主面内には、順に積層形成された埋め込み酸化
    膜およびＳＯＩ層を備え、 前記端縁部のうち少なくとも前記一方主面側には、その
    表面から内部にかけて形成された保護酸化膜を備える、
    半導体基板。
  17. 【請求項１７】 一方主面と、その反対側の他方主面
    と、側面部とを有し、前記一方主面のうち活性領域が形
    成される部分である中央部が規定され、前記一方主面の
    うち前記中央部の周辺領域と前記側面部とを含む部分で
    ある端縁部が規定される半導体基板であって、 前記一方主面内には、順に積層形成された埋め込み酸化
    膜およびＳＯＩ層を備え、 前記端縁部のうち少なくとも前記一方主面側に、前記Ｓ
    ＯＩ層と埋め込み酸化膜とが混ざり合って形成された溶
    融層を備える、半導体基板。
  18. 【請求項１８】 一方主面上に順に積層形成された基板
    上酸化膜およびＳＯＩ層を備えた半導体基板であって、 少なくとも前記基板上酸化膜および前記ＳＯＩ層の端縁
    部に、該端縁部を覆うように前記ＳＯＩ層と前記基板上
    酸化膜とが混ざり合って形成された溶融層を備える、半
    導体基板。
  19. 【請求項１９】 一方主面上に順に積層形成された基板
    上酸化膜およびＳＯＩ層を備えた半導体基板であって、 少なくとも前記基板上酸化膜および前記ＳＯＩ層の端縁
    部に、該端縁部を覆うように形成されたエピタキシャル
    層を備える、半導体基板。
JP10004980A 1998-01-13 1998-01-13 半導体基板の処理方法および半導体基板 Pending JPH11204452A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP10004980A JPH11204452A (ja) 1998-01-13 1998-01-13 半導体基板の処理方法および半導体基板
US09/113,155 US6232201B1 (en) 1998-01-13 1998-07-10 Semiconductor substrate processing method
TW087111479A TW392349B (en) 1998-01-13 1998-07-15 Semiconductor substrate processing method and semiconductor substrate
DE19837646A DE19837646B4 (de) 1998-01-13 1998-08-19 Verfahren zum Bearbeiten eines Halbleitersubstrats
KR1019980037696A KR100279194B1 (ko) 1998-01-13 1998-09-12 반도체 기판의 처리 방법
CNB981192548A CN1153257C (zh) 1998-01-13 1998-09-14 半导体衬底的处理方法和半导体衬底
US09/770,388 US6563172B2 (en) 1998-01-13 2001-01-29 Semiconductor substrate processing method
US10/357,392 US6872979B2 (en) 1998-01-13 2003-02-04 Semiconductor substrate with stacked oxide and SOI layers with a molten or epitaxial layer formed on an edge of the stacked layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10004980A JPH11204452A (ja) 1998-01-13 1998-01-13 半導体基板の処理方法および半導体基板

Publications (2)

Publication Number Publication Date
JPH11204452A true JPH11204452A (ja) 1999-07-30
JPH11204452A5 JPH11204452A5 (ja) 2005-08-04

Family

ID=11598760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10004980A Pending JPH11204452A (ja) 1998-01-13 1998-01-13 半導体基板の処理方法および半導体基板

Country Status (6)

Country Link
US (3) US6232201B1 (ja)
JP (1) JPH11204452A (ja)
KR (1) KR100279194B1 (ja)
CN (1) CN1153257C (ja)
DE (1) DE19837646B4 (ja)
TW (1) TW392349B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003191A1 (en) * 1999-07-02 2001-01-11 Mitsubishi Materials Silicon Corporation Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate
JP2005079109A (ja) * 2003-08-29 2005-03-24 Sumitomo Mitsubishi Silicon Corp 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ
US7655315B2 (en) 2003-10-23 2010-02-02 Sumco Corporation SOI substrate, silicon substrate therefor and it's manufacturing method
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7838387B2 (en) 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
JP2002313757A (ja) 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
US7784670B2 (en) * 2004-01-22 2010-08-31 Bondtech Inc. Joining method and device produced by this method and joining unit
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2005321758A (ja) * 2004-04-09 2005-11-17 Sii Nanotechnology Inc 走査型プローブ装置および走査型プローブ加工方法
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
DE102007011513B3 (de) * 2007-03-09 2008-10-23 Peter Wolters Gmbh Verfahren zum Profilieren des Umfangsrands einer Halbleiterscheibe
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
WO2012111616A1 (ja) * 2011-02-15 2012-08-23 住友電気工業株式会社 保護膜付複合基板、および半導体デバイスの製造方法
JP5548173B2 (ja) * 2011-08-31 2014-07-16 株式会社東芝 半導体基板及びその製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord
CN104810259B (zh) * 2014-01-28 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶圆及其处理方法和半导体结构的形成方法
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
TWI626340B (zh) * 2016-07-13 2018-06-11 環球晶圓股份有限公司 半導體基板及其加工方法
CN107623028B (zh) 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN111739793A (zh) * 2020-08-06 2020-10-02 中芯集成电路制造(绍兴)有限公司 晶圆的键合方法及键合结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
FR2571544B1 (fr) * 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH04129267A (ja) 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
EP0701286B1 (en) 1994-06-16 1999-11-24 Nec Corporation Silicon on insulating substrate and manufacturing method for same
JPH08195483A (ja) 1995-01-19 1996-07-30 Hitachi Ltd Ｓｏｉ基板及びその製造方法
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US6627511B1 (en) * 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
KR970052022A (ko) 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
JP3529220B2 (ja) * 1996-04-26 2004-05-24 株式会社ルネサステクノロジ 半導体装置及びその製造方法
FR2750535B1 (fr) * 1996-06-27 1998-08-07 Commissariat Energie Atomique Transistor mos et procede d'isolation laterale d'une region active d'un transistor mos
JP3216583B2 (ja) * 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
JP3875375B2 (ja) * 1997-10-06 2007-01-31 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体基板
JPH11195712A (ja) * 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003191A1 (en) * 1999-07-02 2001-01-11 Mitsubishi Materials Silicon Corporation Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate
US6558990B1 (en) 1999-07-02 2003-05-06 Mitsubishi Materials Silicon Corporation SOI substrate, method of manufacture thereof, and semiconductor device using SOI substrate
JP2005079109A (ja) * 2003-08-29 2005-03-24 Sumitomo Mitsubishi Silicon Corp 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ
US7655315B2 (en) 2003-10-23 2010-02-02 Sumco Corporation SOI substrate, silicon substrate therefor and it's manufacturing method
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7855129B2 (en) 2005-12-22 2010-12-21 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7838387B2 (en) 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer

Also Published As

Publication number Publication date
KR100279194B1 (ko) 2001-02-01
TW392349B (en) 2000-06-01
US6232201B1 (en) 2001-05-15
DE19837646A1 (de) 1999-07-15
US20010012649A1 (en) 2001-08-09
US6872979B2 (en) 2005-03-29
US20030148595A1 (en) 2003-08-07
US6563172B2 (en) 2003-05-13
CN1153257C (zh) 2004-06-09
CN1223458A (zh) 1999-07-21
KR19990066757A (ko) 1999-08-16
DE19837646B4 (de) 2004-05-06

Similar Documents

Publication Publication Date Title
JPH11204452A (ja) 半導体基板の処理方法および半導体基板
US7605022B2 (en) Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby
EP0854500B1 (en) Method of manufacturing a bonded substrate
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
CN100372060C (zh) 半导体材料的膜或层及制造该膜或层的方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP2000294470A (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
EP1950803B1 (en) Method for manufacturing silicon on Insulator wafers and corresponding wafer
KR20070116224A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JPH0719738B2 (ja) 接合ウェーハ及びその製造方法
US20140273480A1 (en) Method for producing a substrate provided with edge protection
JP7643608B2 (ja) Ｓｏｉウェーハ
JPH1174209A (ja) 半導体基板の製造方法
JPH11191617A (ja) Ｓｏｉ基板の製造方法
US20090321872A1 (en) Low cost substrates and method of forming such substrates
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11330437A (ja) Ｓｏｉ基板とその製造方法
CN118633150A (zh) 用于制造双绝缘体上半导体结构的方法
JP2025504369A (ja) シリコン・オン・インシュレータ基板及びその製造方法
JPH1197654A (ja) 半導体基板の製造方法
JP2005079109A (ja) 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ
JP2001144273A (ja) 半導体装置の製造方法
JP2008205218A (ja) 半導体基板
JP2006203063A (ja) 半導体基板及び半導体基板の製造方法
JP2003309253A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081224