JPH0945680A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0945680A JPH0945680A JP19357195A JP19357195A JPH0945680A JP H0945680 A JPH0945680 A JP H0945680A JP 19357195 A JP19357195 A JP 19357195A JP 19357195 A JP19357195 A JP 19357195A JP H0945680 A JPH0945680 A JP H0945680A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- refractory metal
- wafer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 239000003870 refractory metal Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 30
- 229910052721 tungsten Inorganic materials 0.000 abstract description 24
- 239000010937 tungsten Substances 0.000 abstract description 24
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- 239000002184 metal Substances 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 238000012937 correction Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910021426 porous silicon Inorganic materials 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に高融点金属を用いる微細な配線の形成方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming fine wiring using refractory metal.
【０００２】[0002]
【従来の技術】半導体素子の微細化および高密度化は依
然として精力的に進められており、現在では０．１５〜
０．２５μｍの寸法基準で設計されたメモリデバイスあ
るいはロジックデバイス等の超高集積の半導体デバイス
が開発試作されている。このような半導体デバイスの高
集積化と共に、半導体デバイスに対する低電圧化あるい
は低消費電力化および動作の高速化が強く要求されてき
ている。そして、半導体装置の微細配線の多層化の要求
がますます高まりつつある。2. Description of the Related Art Miniaturization and densification of semiconductor devices are still being energetically promoted.
An ultra-highly integrated semiconductor device such as a memory device or a logic device designed on the basis of a dimension of 0.25 μm has been developed and prototyped. Along with the high integration of such semiconductor devices, there is a strong demand for lowering the voltage or power consumption of the semiconductor devices and increasing the operation speed. The demand for multilayered fine wiring of semiconductor devices is increasing more and more.
【０００３】このような半導体デバイスの微細化と高速
化に対応できる効果的な具体的手段は、前述した微細配
線の多層化におけるゲート電極配線あるいは下層部の配
線材料として、抵抗値の低い高融点金属を有効に使用す
ることである。このような金属としてタングステン、タ
ングステンシリサイド等が最もよく知られている。An effective concrete means capable of coping with the miniaturization and speeding up of such a semiconductor device is a high melting point having a low resistance value as a wiring material of the gate electrode wiring or the lower layer portion in the above-mentioned multilayered fine wiring. The effective use of metal. Tungsten, tungsten silicide and the like are the most well known as such metals.
【０００４】このような高融点金属配線の従来の形成方
法について図６で説明する。図６は拡散層に電気接続す
る高融点金属配線の工程順の略断面図である。シリコン
基板２１の表面部にはＭＯＳトランジスタ等の半導体素
子の構成要部、例えば、素子分離領域、ゲート電極等が
形成される（図示せず）。そして、図６（ａ）に示すよ
うに、シリコン基板２１の表面の所定の領域に拡散層２
２が形成され、全体を被覆するようにして層間絶縁膜２
３が形成される。次に、この層間絶縁膜２３の所定の領
域で拡散層２２に達するコンタクト孔２４が形成され
る。A conventional method of forming such a refractory metal wiring will be described with reference to FIG. 6A to 6C are schematic cross-sectional views in the order of steps of refractory metal wiring electrically connected to the diffusion layer. On the surface portion of the silicon substrate 21, a main part of a semiconductor element such as a MOS transistor, for example, an element isolation region, a gate electrode and the like are formed (not shown). Then, as shown in FIG. 6A, the diffusion layer 2 is formed in a predetermined region on the surface of the silicon substrate 21.
2 is formed, and the interlayer insulating film 2 is formed so as to cover the entire surface.
3 is formed. Next, a contact hole 24 reaching the diffusion layer 22 is formed in a predetermined region of the interlayer insulating film 23.
【０００５】次に、バリアメタル２５が層間絶縁膜２３
を被覆し、コンタクト孔２４部の拡散層２２上に被着し
て形成される。そして、タングステン膜２６が前述のバ
リアメタル２５に積層して堆積される。ここで、タング
ステン膜は化学気相成長（ＣＶＤ）法で形成される。こ
れは、半導体デバイスが微細化しコンタクト孔２４の寸
法が縮小してくると、タングステン膜が通常のスパッタ
法ではこのようなコンタクト孔内に形成されなくなるた
めである。Next, the barrier metal 25 is used as the interlayer insulating film 23.
Is formed on the diffusion layer 22 in the contact hole 24 by coating. Then, the tungsten film 26 is stacked and deposited on the barrier metal 25 described above. Here, the tungsten film is formed by a chemical vapor deposition (CVD) method. This is because when the semiconductor device is miniaturized and the size of the contact hole 24 is reduced, the tungsten film is not formed in such a contact hole by the normal sputtering method.
【０００６】しかし、このタングステン膜２６は図６
（ａ）に示すように半導体デバイスの形成されるシリコ
ン基板表面が凹になるようにウェハを反らす。そして、
このタングステン膜には非常に高い引っ張り応力が発生
するようになる。However, the tungsten film 26 is formed as shown in FIG.
As shown in (a), the wafer is bent so that the surface of the silicon substrate on which the semiconductor device is formed is concave. And
A very high tensile stress is generated in this tungsten film.
【０００７】次に、図６（ｂ）に示すようにフォトリソ
グラフィ技術とドライエッチング技術とで、前述のバリ
アメタル２５とタングステン膜２６が微細加工される。
この加工によりバリアメタル配線パターン２７とタング
ステン配線パターン２８とで形成される高融点金属配線
２９が形成される。Next, as shown in FIG. 6B, the barrier metal 25 and the tungsten film 26 are finely processed by the photolithography technique and the dry etching technique.
By this processing, the refractory metal wiring 29 formed of the barrier metal wiring pattern 27 and the tungsten wiring pattern 28 is formed.
【０００８】[0008]
【発明が解決しようとする課題】上述したように従来の
高融点金属配線の形成では、タングステン等の高融点金
属膜の堆積後、半導体基板であるウェハが凹状に反る。
このようなウェハの反り量はタングステン膜等の高融点
金属膜の成膜の条件およびその膜厚に大きく依存する。
そして、このウェハの反りは先述したフォトリソグラフ
ィ工程における配線パターン転写のための縮小投影露光
で焦点ズレを生じさせ、配線のでき上がり寸法のウェハ
位置による大きなバラツキを引き起す。As described above, in the conventional formation of the refractory metal wiring, the wafer, which is the semiconductor substrate, warps in a concave shape after the refractory metal film such as tungsten is deposited.
The amount of warp of such a wafer largely depends on the conditions for forming a refractory metal film such as a tungsten film and the film thickness thereof.
The warp of the wafer causes a focus shift in the reduction projection exposure for transferring the wiring pattern in the photolithography process described above, and causes a large variation in the completed dimension of the wiring depending on the wafer position.
【０００９】更にこのウェハの反りが大きくなると、縮
小投影露光装置であるステッパのステージにウェハが真
空吸着されなくなり、ステッパによる露光が不可能にな
る。このことについて図７で説明する。図７はステッパ
のステージに前述した反りのあるウェハを真空吸着する
ときの断面図である。図７に示すように、ステージ３０
には空洞３１が形成されている。そして、真空ポンプに
より真空引き３２がなされている。このようなステージ
の表面にウェハ３３を搭載する場合、先述した凹状の反
り量が大きくなると、図７に示すようにウェハ３３の裏
面で吸着されない領域ができる。そして、ウェハ３３は
ステージ３０に固定されなくなる。そして、投影露光で
のステージのステップ＆リピートの際にウェハが位置ズ
レしたりステージから落下したりする。このためにステ
ッパによる露光ができなくなる。あるいは、このような
搬送トラブルのために、設備の稼働率が低下する。When the warp of the wafer further increases, the wafer is not vacuum-sucked on the stage of the stepper which is a reduction projection exposure apparatus, and the exposure by the stepper becomes impossible. This will be described with reference to FIG. FIG. 7 is a cross-sectional view when the wafer having the above-described warp is vacuum-sucked on the stage of the stepper. As shown in FIG. 7, the stage 30
A cavity 31 is formed in the. Then, the vacuum pump 32 evacuates. When the wafer 33 is mounted on the front surface of such a stage, if the above-mentioned concave warp amount becomes large, a region which is not adsorbed on the back surface of the wafer 33 is formed as shown in FIG. Then, the wafer 33 is no longer fixed to the stage 30. Then, during the step & repeat of the stage in the projection exposure, the wafer is displaced or dropped from the stage. Therefore, the stepper cannot perform exposure. Alternatively, due to such a transportation trouble, the operating rate of the equipment is reduced.
【００１０】本発明の目的は、このような高融点金属の
配線形成で生じる問題点を解決し、半導体装置に用いる
微細な多層配線の形成を容易にすることにある。An object of the present invention is to solve the problems that occur in the formation of such high melting point metal wiring and to facilitate the formation of fine multi-layer wiring used in semiconductor devices.
【００１１】[0011]
【課題を解決するための手段】このために本発明の高融
点金属配線の製造方法は、半導体素子を有する半導体基
板表面に形成された層間絶縁膜上に高融点金属薄膜を成
膜する工程と、前記高融点金属薄膜を成膜した後、前記
半導体基板の裏面全体に引っ張り応力を有する絶縁膜を
堆積させる工程とを含む。To this end, a method of manufacturing a refractory metal wiring according to the present invention comprises a step of forming a refractory metal thin film on an interlayer insulating film formed on the surface of a semiconductor substrate having a semiconductor element. And, after forming the refractory metal thin film, depositing an insulating film having tensile stress on the entire back surface of the semiconductor substrate.
【００１２】あるいは、半導体素子を有する半導体基板
表面に形成された層間絶縁膜上に高融点金属膜を成膜す
る工程と、前記高融点金属膜を成膜した後、前記半導体
基板の裏面全体に引っ張り応力を有する多項質のシリコ
ン酸化膜を堆積させる工程と、前記シリコン酸化膜に被
着して耐湿性を有する絶縁膜を堆積させる工程とを含
む。Alternatively, a step of forming a refractory metal film on an interlayer insulating film formed on the surface of a semiconductor substrate having a semiconductor element, and a step of forming the refractory metal film and then forming an entire rear surface of the semiconductor substrate. The method includes a step of depositing a polynomial silicon oxide film having a tensile stress, and a step of depositing an insulating film having moisture resistance by being deposited on the silicon oxide film.
【００１３】ここで、前記耐湿性を有する絶縁膜の堆積
温度が、前記多項質のシリコン酸化膜の堆積温度より低
くなるように設定される。Here, the deposition temperature of the insulating film having moisture resistance is set to be lower than the deposition temperature of the polymorphic silicon oxide film.
【００１４】更に本発明の製造方法は、前記半導体基板
の裏面全体に前記絶縁膜を堆積させた後、フォトリソグ
ラフィ工程において前記高融点金属薄膜上のフォトレジ
ストに配線パターン転写するための投影露光をする工程
とを含む。Further, in the manufacturing method of the present invention, after the insulating film is deposited on the entire back surface of the semiconductor substrate, projection exposure for transferring a wiring pattern to a photoresist on the refractory metal thin film is performed in a photolithography process. And a step of performing.
【００１５】[0015]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の工程概略図
を示す。図１に示すＡ工程で、高融点金属膜を半導体基
板の絶縁膜上にメタル成膜がなされる。そして、ウェハ
の反り量が計測される。次に、ウェハ表面部にメタル成
膜されたそのウェハの裏面に多孔性を有する絶縁膜が、
その反り量に応じた膜厚だけ堆積される。すなわち、図
１に示すＢ工程で、歪み矯正絶縁膜形成工程が施され
る。そして、このような工程を経てステッパを用いる縮
小投影露光工程のあるフォトリソグラフィ工程（Ｃ工
程）に移される。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a schematic view of the process of the present invention. In step A shown in FIG. 1, a refractory metal film is deposited on the insulating film of the semiconductor substrate. Then, the warp amount of the wafer is measured. Next, a porous insulating film is formed on the back surface of the wafer, which is formed by depositing metal on the front surface of the wafer.
The film is deposited according to the amount of warpage. That is, in the step B shown in FIG. 1, the strain correction insulating film forming step is performed. Then, through such a process, the process is transferred to a photolithography process (process C) including a reduction projection exposure process using a stepper.
【００１６】以下、具体的にこれらの工程を説明する。
図２乃至図５は本発明において拡散層に電気接続する高
融点金属配線の工程順の略断面図である。Ｐ型導電型の
シリコン基板１の表面部には、従来の技術で説明したよ
うにＭＯＳトランジスタ等の半導体素子の構成要部が形
成される（図示されず）。そして、図２に示すように、
導電型がＮ型の拡散層２がシリコン基板１の所定の領域
に形成される。このようにした後、常圧のＣＶＤ法でシ
リコン酸化膜が堆積される。ここで、このシリコン酸化
膜の膜厚は４００ｎｍ程度に設定される。そして、この
シリコン酸化膜には８００℃程度温度での熱処理が施さ
れる。この熱処理でシリコン酸化膜は緻密になり、層間
絶縁膜３が形成される。この層間絶縁膜３はウェハに対
してほとんど反りを生じさせない。Hereinafter, these steps will be specifically described.
2 to 5 are schematic cross-sectional views in the order of steps of the refractory metal wiring electrically connected to the diffusion layer in the present invention. On the surface portion of the P-type conductivity type silicon substrate 1, as described in the related art, a main portion of a semiconductor element such as a MOS transistor is formed (not shown). Then, as shown in FIG.
A diffusion layer 2 having an N conductivity type is formed in a predetermined region of the silicon substrate 1. After this, a silicon oxide film is deposited by the atmospheric pressure CVD method. Here, the film thickness of this silicon oxide film is set to about 400 nm. Then, this silicon oxide film is subjected to heat treatment at a temperature of about 800 ° C. By this heat treatment, the silicon oxide film becomes dense and the interlayer insulating film 3 is formed. This interlayer insulating film 3 hardly causes a warp on the wafer.
【００１７】次に、前述の層間絶縁膜３の所定の領域が
ドライエッチングされる。そして、拡散層２の所定の領
域にコンタクト孔４が形成される。Next, a predetermined region of the above-mentioned interlayer insulating film 3 is dry-etched. Then, the contact hole 4 is formed in a predetermined region of the diffusion layer 2.
【００１８】このようにした後、図３に示すように高融
点金属配線用のメタル成膜が行われる。図３に示すよう
にバリアメタル５が層間絶縁膜３の表面およびコンタク
ト孔４の底部の拡散層２表面に被着される。ここで、こ
のバリアメタル５は膜厚が５０ｎｍ程度の窒化チタン膜
で構成される。なお、拡散層２とバリアメタル５との接
触抵抗を低減するためには、コンタクト孔４の底部の拡
散層上にチタン薄膜をコリメーテッド・スパッタ法で形
成し、熱処理を加えてシリコンとチタン薄膜との熱反応
を起させ、この領域にチタンシリサイド層を形成すると
よい。After this, a metal film for the refractory metal wiring is formed as shown in FIG. As shown in FIG. 3, barrier metal 5 is deposited on the surface of interlayer insulating film 3 and on the surface of diffusion layer 2 at the bottom of contact hole 4. Here, the barrier metal 5 is composed of a titanium nitride film having a film thickness of about 50 nm. In order to reduce the contact resistance between the diffusion layer 2 and the barrier metal 5, a titanium thin film is formed on the diffusion layer at the bottom of the contact hole 4 by the collimated sputtering method, and heat treatment is applied to form a silicon and titanium thin film. It is advisable to cause a thermal reaction of to form a titanium silicide layer in this region.
【００１９】次に、膜厚３００ｎｍ程度のタングステン
膜６がＣＶＤ法で堆積される。この場合の反応ガスはＷ
Ｆ6 とＨ2 であり成膜温度は４５０℃に設定される。こ
こで、タングステン膜がコンタクト孔４内に高いステッ
プカバレッジで堆積されるように成膜条件が設定され
る。半導体デバイスが高密度化しコンタクト孔が微細に
なるとコンタクト孔の深さ寸法と横寸法の比すなわちア
スペト比が増大するため、タングステン膜は高いステッ
プカバレッジで成膜されることが要求される。Next, a tungsten film 6 having a film thickness of about 300 nm is deposited by the CVD method. The reaction gas in this case is W
F 6 and H 2 and the film forming temperature is set to 450 ° C. Here, the film forming conditions are set so that the tungsten film is deposited in the contact hole 4 with high step coverage. As the density of semiconductor devices increases and the size of contact holes becomes finer, the ratio of the depth dimension to the lateral dimension of the contact hole, that is, the aspet ratio, increases, so that the tungsten film is required to be formed with high step coverage.
【００２０】このような成膜条件の場合には、６インチ
径のウェハでのシリコン基板１の反り量、すなわち凹状
に反ったウェハの最大高低差は６０μｍ以上に達する。
そして、タングステン膜６には、１×１０10ｄｙｎ／ｃ
ｍ2 程度の引っ張り応力が生じるようになる。Under such film forming conditions, the warp amount of the silicon substrate 1 in a wafer having a diameter of 6 inches, that is, the maximum height difference of the wafer warped in a concave shape reaches 60 μm or more.
Then, the tungsten film 6 has 1 × 10 10 dyn / c
A tensile stress of about m 2 is generated.
【００２１】次に、先述した歪み矯正絶縁膜形成が行わ
れる。シリコン基板１の表面部に拡散層２が形成され、
層間絶縁膜３に設けたコンタクト孔４を通して拡散層２
と接続するバリアメタル５とタングステン膜６が形成さ
れたウェハの裏面、すなわち図４に示すシリコン基板１
の裏面に歪み矯正絶縁膜７が形成される。この歪み矯正
絶縁膜７は、常圧ＣＶＤ法で形成される多孔質性を有す
るシリコン酸化膜である。そして、このシリコン酸化膜
の膜厚は２μｍ程度である。ここで、この常圧ＣＶＤの
成膜温度は４００℃程度に設定される。そして、反応ガ
スとしてはＳｉＨ4 とＯ2 が用いられる。このようにし
て形成される多孔質のシリコン酸化膜は、所定の膜厚に
形成された後成膜温度から室温に冷却される時に大きな
膜収縮を生じる。そして、このシリコン酸化膜には大き
な引っ張り応力が形成されるようになる。Next, the above-described strain correction insulating film is formed. The diffusion layer 2 is formed on the surface of the silicon substrate 1,
Diffusion layer 2 through contact hole 4 provided in interlayer insulating film 3
The back surface of the wafer on which the barrier metal 5 and the tungsten film 6 to be connected are formed, that is, the silicon substrate 1 shown in FIG.
A strain correction insulating film 7 is formed on the back surface of the. The strain correction insulating film 7 is a porous silicon oxide film formed by an atmospheric pressure CVD method. The thickness of this silicon oxide film is about 2 μm. Here, the film forming temperature of the atmospheric pressure CVD is set to about 400 ° C. Then, SiH 4 and O 2 are used as the reaction gas. The porous silicon oxide film thus formed causes a large film shrinkage when it is cooled to room temperature from the film forming temperature after being formed to a predetermined film thickness. Then, a large tensile stress is formed in this silicon oxide film.
【００２２】このような条件で歪み矯正絶縁膜７がウェ
ハ裏面に形成されると、先述した凹状の反りを有してい
たウェハは、その反り量が６０μｍから１０μｍ程度に
低減し大幅に改善されるようになる。この場合には、歪
み矯正絶縁膜７には強い引っ張り応力が形成される。When the strain-correcting insulating film 7 is formed on the back surface of the wafer under such conditions, the wafer having the above-described concave warp has its warp amount reduced from about 60 μm to about 10 μm, which is greatly improved. Become so. In this case, a strong tensile stress is formed in the strain correction insulating film 7.
【００２３】しかし、この状態で大気中に放置される
と、歪み矯正絶縁膜７を構成する多孔質のシリコン酸化
膜は大気中の水分を吸湿し、反り量の低減効果が低下す
る。そこで、この水分吸湿の影響を無くするため、歪み
矯正絶縁膜７表面に保護絶縁膜８が被着される。ここ
で、この保護絶縁膜８は膜厚１００ｎｍのシリコン窒化
膜で構成される。このシリコン窒化膜は反応ガスとして
ＳｉＨ4 とＮＨ3 の混合ガスを用いたプラズマＣＶＤで
形成される。そして、この成膜温度は歪み矯正絶縁膜７
の成膜温度より低くなるように設定される。すなわち、
今の場合には３５０℃程度に設定される。これは、保護
絶縁膜８の成膜工程で歪み矯正絶縁膜７が熱処理され緻
密化されて多孔質度が低下するのを防止するためであ
る。この歪み矯正絶縁膜７の多孔質度の低下は、先述し
たのと同様にウェハ反り量の低減効果を低下させる。な
お、このシリコン窒化膜はウェハの反り量を増加させる
ように働くのでその膜厚は薄くなるように設定される。However, if left in the air in this state, the porous silicon oxide film forming the strain relieving insulating film 7 absorbs moisture in the air, and the effect of reducing the amount of warp decreases. Therefore, in order to eliminate the influence of this moisture absorption, a protective insulating film 8 is deposited on the surface of the strain correction insulating film 7. Here, the protective insulating film 8 is composed of a silicon nitride film having a film thickness of 100 nm. This silicon nitride film is formed by plasma CVD using a mixed gas of SiH 4 and NH 3 as a reaction gas. Then, this film forming temperature is set to the strain correction insulating film 7
It is set to be lower than the film forming temperature of. That is,
In the present case, it is set to about 350 ° C. This is to prevent the strain straightening insulating film 7 from being heat-treated and densified in the step of forming the protective insulating film 8 to lower the porosity. The decrease in the porosity of the strain-correcting insulating film 7 reduces the effect of reducing the amount of wafer warp as described above. Since this silicon nitride film acts to increase the amount of warp of the wafer, its thickness is set to be thin.
【００２４】先述した歪み矯正絶縁膜７は、プラズマＣ
ＶＤ法で形成してもよい。この場合には、反応ガスとし
てＳｉＨ4 とＮ2 Ｏの混合ガスが用いられる。ここで、
この成膜温度は３５０℃である。そして、引き続いて同
一の装置内の別チャンバーで先述したような条件でシリ
コン窒化膜が堆積され保護絶縁膜８が形成されるように
なる。この場合には、プラズマを発生させるＲＦ電源の
発信周波数は１３．５６ＭＨｚと高周波にする必要があ
る。このような高周波にすることで、堆積するシリコン
酸化膜の多孔質度は高くなり膜収縮が生じ易くなり、反
り量の低減効果が高くなる。そして、必要とされる歪み
矯正絶縁膜７の膜厚が薄くなる。The above-described strain correction insulating film 7 is formed of plasma C
It may be formed by the VD method. In this case, a mixed gas of SiH 4 and N 2 O is used as the reaction gas. here,
The film forming temperature is 350 ° C. Then, subsequently, a silicon nitride film is deposited in another chamber in the same apparatus under the above-mentioned conditions to form the protective insulating film 8. In this case, the oscillation frequency of the RF power source for generating plasma needs to be as high as 13.56 MHz. By setting such a high frequency, the porosity of the deposited silicon oxide film becomes high, the film shrinkage easily occurs, and the effect of reducing the warp amount becomes high. Then, the required film thickness of the strain correction insulating film 7 becomes thin.
【００２５】次に、フォトリソグラフィ工程で図４に示
したタングステン膜６上のフォトレジスト（図示され
ず）に公知の方法で配線パターンが転写される。Next, in the photolithography process, the wiring pattern is transferred to the photoresist (not shown) on the tungsten film 6 shown in FIG. 4 by a known method.
【００２６】そして、図５に示すように、このフォトレ
ジストに転写された配線パターンをドライエッチングの
マスクにしてタングステン膜６とバリアメタル５が順次
エッチグされる。そして、バリアメタル配線パターン９
とタングステン配線パターン１０が形成され、高融点金
属配線１１が形成されるようになる。Then, as shown in FIG. 5, the tungsten film 6 and the barrier metal 5 are sequentially etched using the wiring pattern transferred to the photoresist as a mask for dry etching. Then, the barrier metal wiring pattern 9
Then, the tungsten wiring pattern 10 is formed, and the refractory metal wiring 11 is formed.
【００２７】そして、ウェハの反り量の低減のために用
いた歪み矯正絶縁膜７と保護絶縁膜８は公知の化学薬液
によるウェットエッチングあるいはドライエッチングで
除去される。Then, the strain correcting insulating film 7 and the protective insulating film 8 used for reducing the warp amount of the wafer are removed by wet etching or dry etching using a known chemical solution.
【００２８】このように本発明の方法によれば、配線材
料であるタングステン膜の成膜後シリコン基板の裏面に
ウェハの反り量を低減させるための絶縁膜が形成され
る。このため、このウェハの反り量は従来の場合の１／
５程度に低減されシリコン基板は平坦化される。そし
て、配線パターン転写のためのフォトリソグラフィ工程
で、微細な配線パターンの転写が容易に行われるような
り、微細な多層配線が形成できるようになる。As described above, according to the method of the present invention, the insulating film for reducing the warp amount of the wafer is formed on the back surface of the silicon substrate after forming the tungsten film which is the wiring material. Therefore, the amount of warp of this wafer is 1 /
It is reduced to about 5 and the silicon substrate is flattened. Then, in the photolithography process for transferring the wiring pattern, the transfer of the fine wiring pattern can be easily performed, and the fine multilayer wiring can be formed.
【００２９】以上の実施例では、保護絶縁膜８がシリコ
ン窒化膜で構成される場合について説明した。この保護
絶縁膜８がシリコンオキシナイトライド膜で形成される
場合も同様な効果のあることに言及しておく。このオキ
シナイトライド膜は、反応ガスをＳｉＨ4 、ＮＨ3 およ
びＮ2 Ｏの混合ガスとするプラズマＣＶＤで堆積され
る。このオキシナイトライド膜は耐湿性に優れ、しかも
ほとんど応力を発生させない。このため、シリコン窒化
膜の場合よりも先述したウェハの反り量の低減が容易に
なる。In the above embodiments, the case where the protective insulating film 8 is made of a silicon nitride film has been described. It should be noted that the same effect can be obtained when the protective insulating film 8 is formed of a silicon oxynitride film. This oxynitride film is deposited by plasma CVD using a reaction gas as a mixed gas of SiH 4 , NH 3 and N 2 O. This oxynitride film has excellent moisture resistance and generates almost no stress. Therefore, the amount of warp of the wafer described above can be reduced more easily than in the case of the silicon nitride film.
【００３０】このような歪み矯正絶縁膜７は、多孔質の
シリコン酸化膜に限定するものではない。例えば、アル
ミナ膜等その内部に引っ張り応力が生じる絶縁膜であれ
ばよい。この場合、耐湿性のある絶縁膜であれば保護絶
縁膜８は不要になる。The strain correcting insulating film 7 is not limited to the porous silicon oxide film. For example, an insulating film, such as an alumina film, in which a tensile stress is generated may be used. In this case, the protective insulating film 8 is not necessary if it is a moisture resistant insulating film.
【００３１】なお、実施例ではタングステン配線に対す
る本発明の適用例について説明したが、その他の高融点
金属の配線あるいは高融点金属のシリサイド配線の形成
においても同様に適用できる。Although the example of applying the present invention to the tungsten wiring has been described in the embodiment, the same can be applied to the formation of other refractory metal wiring or refractory metal silicide wiring.
【００３２】[0032]
【発明の効果】以上に説明したように、本発明は高融点
金属配線の形成で、タングステン膜等の高融点金属膜の
堆積後にシリコン基板の裏面に歪み矯正絶縁膜を堆積さ
せ、ウェハの反り量を低減させる。As described above, according to the present invention, in the formation of the refractory metal wiring, after the refractory metal film such as the tungsten film is deposited, the strain correction insulating film is deposited on the back surface of the silicon substrate to warp the wafer. Reduce the amount.
【００３３】このようにすることで、配線パターン転写
のフォトリソグラフィ工程において、ステッパによる縮
小投影露光での焦点ズレはなくなり、ウェハ位置による
配線寸法のバラツキは大幅に低減する。そして、高融点
金属を用いた微細な多層配線が容易に形成できるように
なる。By doing so, in the photolithography process of transferring the wiring pattern, the focus shift due to the reduction projection exposure by the stepper is eliminated, and the variation of the wiring size depending on the wafer position is greatly reduced. Then, it becomes possible to easily form a fine multi-layered wiring using a refractory metal.
【００３４】更に、縮小投影露光装置であるステッパの
ステージにウェハが容易に真空吸着されるため、フォト
リソグラフィ工程での作業時間が短縮されるようにな
る。更に、ウェハの搬送トラブルは低減し稼働率が大幅
に向上する。Further, since the wafer is easily vacuum-adsorbed on the stage of the stepper which is the reduction projection exposure apparatus, the work time in the photolithography process can be shortened. Further, wafer transfer troubles are reduced and the operation rate is significantly improved.
【図１】本発明に従う実施例の概略工程図である。FIG. 1 is a schematic process diagram of an embodiment according to the present invention.
【図２】本発明の製造方法を説明するための断面図であ
る。FIG. 2 is a cross-sectional view for explaining the manufacturing method of the present invention.
【図３】本発明の製造方法を説明するための断面図であ
る。FIG. 3 is a cross-sectional view for explaining the manufacturing method of the present invention.
【図４】本発明の製造方法を説明するための断面図であ
る。FIG. 4 is a cross-sectional view for explaining the manufacturing method of the present invention.
【図５】本発明の製造方法を説明するための断面図であ
る。FIG. 5 is a cross-sectional view for explaining the manufacturing method of the present invention.
【図６】従来の技術を説明するための工程順の略断面図
である。FIG. 6 is a schematic cross-sectional view in process order for explaining a conventional technique.
【図７】従来の技術を説明するためのステージ部の断面
図である。FIG. 7 is a cross-sectional view of a stage portion for explaining a conventional technique.
１，２１ シリコン基板 ２，２２ 拡散層 ３，２３ 層間絶縁膜 ４，２４ コンタクト孔 ５，２５ バリアメタル ６，２６ タングステン膜 ７ 歪み矯正絶縁膜 ８ 保護絶縁膜 ９，２７ バリアメタル配線パターン １０，２８ タングステン配線パターン １１，２９ 高融点金属配線 ３０ ステージ ３１ 空洞 ３２ 真空引き ３３ ウェハ 1, 21 Silicon substrate 2, 22 Diffusion layer 3, 23 Interlayer insulating film 4, 24 Contact hole 5, 25 Barrier metal 6, 26 Tungsten film 7 Strain correction insulating film 8 Protective insulating film 9, 27 Barrier metal wiring pattern 10, 28 Tungsten wiring pattern 11,29 Refractory metal wiring 30 Stage 31 Cavity 32 Vacuum suction 33 Wafer
Claims (4)
成された層間絶縁膜上に高融点金属薄膜を成膜する工程
と、前記高融点金属薄膜を成膜した後、前記半導体基板
の裏面全体に引っ張り応力を有する絶縁膜を堆積させる
工程とを含むことを特徴とする半導体装置の製造方法。1. A step of forming a refractory metal thin film on an interlayer insulating film formed on a surface of a semiconductor substrate having a semiconductor element, and a step of forming the refractory metal thin film on the entire back surface of the semiconductor substrate. And a step of depositing an insulating film having a tensile stress.
成された層間絶縁膜上に高融点金属膜を成膜する工程
と、前記高融点金属膜を成膜した後、前記半導体基板の
裏面全体に引っ張り応力を有する多項質のシリコン酸化
膜を堆積させる工程と、前記シリコン酸化膜に被着して
耐湿性を有する絶縁膜を堆積させる工程とを含むことを
特徴とする半導体装置の製造方法。2. A step of forming a refractory metal film on an interlayer insulating film formed on the surface of a semiconductor substrate having a semiconductor element, and a step of forming the refractory metal film, and then forming an entire back surface of the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: a step of depositing a polynomial silicon oxide film having a tensile stress; and a step of depositing an insulating film having moisture resistance by being deposited on the silicon oxide film.
が、前記多項質のシリコン酸化膜の堆積温度より低いこ
とを特徴とする請求項２記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 2, wherein a deposition temperature of the insulating film having moisture resistance is lower than a deposition temperature of the polymorphic silicon oxide film.
を堆積させた後、フォトリソグラフィ工程において前記
高融点金属薄膜上のフォトレジストに配線パターン転写
するための投影露光をする工程とを含むことを特徴とす
る請求項１、請求項２または請求項３記載の半導体装置
の製造方法。4. A step of depositing the insulating film on the entire back surface of the semiconductor substrate, and then performing projection exposure for transferring a wiring pattern to a photoresist on the refractory metal thin film in a photolithography step. The method of manufacturing a semiconductor device according to claim 1, 2, or 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19357195A JPH0945680A (en) | 1995-07-28 | 1995-07-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19357195A JPH0945680A (en) | 1995-07-28 | 1995-07-28 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945680A true JPH0945680A (en) | 1997-02-14 |
Family
ID=16310230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19357195A Pending JPH0945680A (en) | 1995-07-28 | 1995-07-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945680A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6767782B2 (en) | 2001-05-11 | 2004-07-27 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2014216474A (en) * | 2013-04-25 | 2014-11-17 | コバレントマテリアル株式会社 | Nitride semiconductor substrate |
| KR20230125843A (en) | 2021-01-20 | 2023-08-29 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method and substrate processing apparatus |
-
1995
- 1995-07-28 JP JP19357195A patent/JPH0945680A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6767782B2 (en) | 2001-05-11 | 2004-07-27 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2014216474A (en) * | 2013-04-25 | 2014-11-17 | コバレントマテリアル株式会社 | Nitride semiconductor substrate |
| KR20230125843A (en) | 2021-01-20 | 2023-08-29 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method and substrate processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020507207A (en) | Etching of platinum-containing thin films using protective cap layers | |
| JPH08222559A (en) | Method for manufacturing semiconductor device | |
| US20070093069A1 (en) | Purge process after dry etching | |
| JPH0945680A (en) | Manufacture of semiconductor device | |
| JP3957856B2 (en) | Manufacturing method of semiconductor device | |
| JPH06177085A (en) | Wiring formation method | |
| JPH02260639A (en) | Manufacture of semiconductor device | |
| JPH05206282A (en) | Manufacturing method of multilayer wiring structure of semiconductor device | |
| JPS6197825A (en) | Manufacture of semiconductor device | |
| JPH0878414A (en) | Semiconductor device and its manufacture | |
| JPH08203892A (en) | Semiconductor device manufacturing method and semiconductor manufacturing device | |
| KR100318686B1 (en) | Multi-gate electrode in semiconductor device and method of manufacturing the same | |
| JPH07183299A (en) | Method for forming copper wirings | |
| JP2004119754A (en) | Wiring, method of manufacturing wiring, semiconductor device and method of manufacturing the same | |
| JPH08195439A (en) | Method for manufacturing semiconductor device | |
| JP4207284B2 (en) | Manufacturing method of semiconductor device | |
| KR100645194B1 (en) | MIM Capacitor Formation Method | |
| KR20040009789A (en) | Semiconductor device and fabrication method thereof | |
| US7601633B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2998719B2 (en) | Semiconductor device | |
| JP2001168100A (en) | Method for manufacturing semiconductor device | |
| JP2000232077A (en) | Semiconductor manufacturing equipment | |
| CN117976614A (en) | Method for forming semiconductor device | |
| JPH06151410A (en) | Method for forming titanium nitride film | |
| JPH10107029A (en) | Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus used therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |