JPH0945749A - 静電気の抑制方法 - Google Patents
静電気の抑制方法Info
- Publication number
- JPH0945749A JPH0945749A JP19074195A JP19074195A JPH0945749A JP H0945749 A JPH0945749 A JP H0945749A JP 19074195 A JP19074195 A JP 19074195A JP 19074195 A JP19074195 A JP 19074195A JP H0945749 A JPH0945749 A JP H0945749A
- Authority
- JP
- Japan
- Prior art keywords
- tft panel
- collet
- static electricity
- dicing tape
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Elimination Of Static Electricity (AREA)
- Manipulator (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 製造時に静電気の発生による半導体素子の静
電破壊を防止でき、半導体素子の不良率を低減できる静
電気の抑制方法を実現する。 【解決手段】 ＴＦＴパネル１の端子Ｔ２〜Ｔ１６をコ
レット２ａと接触させ、さらにコレット２ａがＴＦＴパ
ネル１をダイシングテ−プ３から剥離する過程において
接地する（グランドに接続する）。ＴＦＴパネル１をダ
イシングテ−プ３から剥離したとき、発生した静電気が
ＴＦＴパネル１の端子からコレット２ａに流れ、さらに
グランドに流れていく。このため、ＴＦＴパネル１に静
電気の発生により電荷が蓄積することがなく、ＴＦＴパ
ネル１内のトランジスタなどの半導体素子を静電破壊か
ら防止できる。
電破壊を防止でき、半導体素子の不良率を低減できる静
電気の抑制方法を実現する。 【解決手段】 ＴＦＴパネル１の端子Ｔ２〜Ｔ１６をコ
レット２ａと接触させ、さらにコレット２ａがＴＦＴパ
ネル１をダイシングテ−プ３から剥離する過程において
接地する（グランドに接続する）。ＴＦＴパネル１をダ
イシングテ−プ３から剥離したとき、発生した静電気が
ＴＦＴパネル１の端子からコレット２ａに流れ、さらに
グランドに流れていく。このため、ＴＦＴパネル１に静
電気の発生により電荷が蓄積することがなく、ＴＦＴパ
ネル１内のトランジスタなどの半導体素子を静電破壊か
ら防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
過程における静電破壊を防止する方法に関するものであ
る。
過程における静電破壊を防止する方法に関するものであ
る。
【０００２】
【従来の技術】一般的に、半導体素子の製造過程におい
て、ダイシングテ−プから半導体チップ、たとえば、薄
膜トランジスタパネルを剥離するとき、コレットによ
り、半導体チップを吸着して、次の工程へ移送する。こ
のとき、半導体チップ上の端子への打痕傷を防止するた
め、端子とコレットとの間に５０μｍのクリアランスを
設け、端子とコレットが接触しないように設定されてい
る。
て、ダイシングテ−プから半導体チップ、たとえば、薄
膜トランジスタパネルを剥離するとき、コレットによ
り、半導体チップを吸着して、次の工程へ移送する。こ
のとき、半導体チップ上の端子への打痕傷を防止するた
め、端子とコレットとの間に５０μｍのクリアランスを
設け、端子とコレットが接触しないように設定されてい
る。
【０００３】図４は薄膜トランジスタ（以下ＴＦＴとい
う）パネルをダイシングテ−プから剥離するときに、ピ
ックアップ機のＴＦＴパネル、コレットおよびダイシン
グテ−プなど各部分の動作を示す図である。図４におい
ては、１はＴＦＴパネル、２はコレット、３はダイシン
グテ−プ、４はイオナイザ−、５は吸着筒、６は１段目
プランジャ−、７は２段目プランジャ−をそれぞれ示し
ている。また、コレット２は超硬材質のものによって構
成されている。
う）パネルをダイシングテ−プから剥離するときに、ピ
ックアップ機のＴＦＴパネル、コレットおよびダイシン
グテ−プなど各部分の動作を示す図である。図４におい
ては、１はＴＦＴパネル、２はコレット、３はダイシン
グテ−プ、４はイオナイザ−、５は吸着筒、６は１段目
プランジャ−、７は２段目プランジャ−をそれぞれ示し
ている。また、コレット２は超硬材質のものによって構
成されている。
【０００４】以下、図４を参照しながら、ピックアップ
機によるダイシングテ−プ３の剥離時の各部分の動作に
ついて説明する。図４（ａ）に示すように、ＴＦＴパネ
ル１がダイシングテ−プ３と粘着したまま、吸着筒５に
よって、基台の上に吸着される。そして、ＴＦＴパネル
１をダイシングテ−プ３から剥離するとき、図４（ｂ）
に示すように、まず１段目のプランジャ−６が上昇し、
ＴＦＴパネル１が持ち上げられる。その後、図４（ｃ）
示すように、コレット２が下降し、ＴＦＴパネル１と接
触する。そして、図４（ｄ）に示すように、１段目のプ
ランジャ−６に続き、２段目のプランジャ−７も上昇
し、ＴＦＴパネル１がさらに持ち上げられ、コレット２
に吸着される。最後に、図４（ｅ）に示すように、コレ
ット２が上昇し、それに吸着されているＴＦＴパネル１
がダイシングテ−プ３から剥離される。
機によるダイシングテ−プ３の剥離時の各部分の動作に
ついて説明する。図４（ａ）に示すように、ＴＦＴパネ
ル１がダイシングテ−プ３と粘着したまま、吸着筒５に
よって、基台の上に吸着される。そして、ＴＦＴパネル
１をダイシングテ−プ３から剥離するとき、図４（ｂ）
に示すように、まず１段目のプランジャ−６が上昇し、
ＴＦＴパネル１が持ち上げられる。その後、図４（ｃ）
示すように、コレット２が下降し、ＴＦＴパネル１と接
触する。そして、図４（ｄ）に示すように、１段目のプ
ランジャ−６に続き、２段目のプランジャ−７も上昇
し、ＴＦＴパネル１がさらに持ち上げられ、コレット２
に吸着される。最後に、図４（ｅ）に示すように、コレ
ット２が上昇し、それに吸着されているＴＦＴパネル１
がダイシングテ−プ３から剥離される。
【０００５】
【発明が解決しようとする課題】ところで、上述した従
来のコレット２によるＴＦＴパネル１の剥離方法におい
ては、ＴＦＴパネル１がダイシングテ−プ３から剥離さ
れた時、ＴＦＴパネル１に電荷が蓄積され、その電荷が
コレット２に放電する。このため、ＴＦＴパネル１の端
子からコレット２に放電による過電流が流れ、ＴＦＴパ
ネル１内のトランジスタなどの素子が破壊されてしまう
という問題がある。
来のコレット２によるＴＦＴパネル１の剥離方法におい
ては、ＴＦＴパネル１がダイシングテ−プ３から剥離さ
れた時、ＴＦＴパネル１に電荷が蓄積され、その電荷が
コレット２に放電する。このため、ＴＦＴパネル１の端
子からコレット２に放電による過電流が流れ、ＴＦＴパ
ネル１内のトランジスタなどの素子が破壊されてしまう
という問題がある。
【０００６】図５（ａ）はＴＦＴパネル１からパッド
（端子）を介して、コレット２に放電する様子を示す図
である。図５（ａ）において、８はＴＦＴパネル１内の
端子を示す。図５（ｂ）はＴＦＴパネル１に蓄積された
電荷Ｃの量を示す図である。以下、図４および図５を参
照しながら、静電放電によるＴＦＴパネル１の静電破壊
について説明する。
（端子）を介して、コレット２に放電する様子を示す図
である。図５（ａ）において、８はＴＦＴパネル１内の
端子を示す。図５（ｂ）はＴＦＴパネル１に蓄積された
電荷Ｃの量を示す図である。以下、図４および図５を参
照しながら、静電放電によるＴＦＴパネル１の静電破壊
について説明する。
【０００７】図４（ｂ）および図４（ｃ）に示す過程に
おいては、ＴＦＴパネル１が１段目のプランジャ−６に
よって持ち上げられ、そしてコレット２が下降すると
き、イオナイザ−４によって、ＴＦＴパネル１が上昇時
に発生した静電気が除去されるため、このときＴＦＴパ
ネル１の静電破壊は起こらない。そして、図４（ｄ），
（ｅ）に示す過程において、２段目のプランジャ−７が
突き上げ、コレット２に吸着される。そして、コレット
２が上昇し、コレット２に吸着されているＴＦＴパネル
１がダイシングテ−プ３から剥離される。このとき、図
５に示すように、ＴＦＴパネル１とダイシングテ−プ３
の剥離により静電気が発生し、ＴＦＴパネル１内に電荷
が蓄積される。図５（ｂ）はＴＦＴパネル１に蓄積され
た電荷量の経時的変化を示す。時間ｔ0 から、２段目の
プランジャ−７が上昇しはじめ、これに伴い、ＴＦＴパ
ネル１に蓄積された電荷の量も増加していく。蓄積され
た電荷が一定の量に達すると、たとえば、図５（ｂ）に
示す時間ｔ1 になると、蓄積された電荷がＴＦＴパネル
１の端子を介して、ＴＦＴパネル１からコレット２に放
電する。静電放電により、ＴＦＴパネル１に蓄積された
電荷がコレット２に移り、ＴＦＴパネル１に蓄積された
電荷の量が急激に減少する。この静電放電に伴い、ＴＦ
Ｔパネル１の端子に過電流が流れ、ＴＦＴパネル１内に
あるトランジスタなどの素子が静電放電によって破壊さ
れてしまう。
おいては、ＴＦＴパネル１が１段目のプランジャ−６に
よって持ち上げられ、そしてコレット２が下降すると
き、イオナイザ−４によって、ＴＦＴパネル１が上昇時
に発生した静電気が除去されるため、このときＴＦＴパ
ネル１の静電破壊は起こらない。そして、図４（ｄ），
（ｅ）に示す過程において、２段目のプランジャ−７が
突き上げ、コレット２に吸着される。そして、コレット
２が上昇し、コレット２に吸着されているＴＦＴパネル
１がダイシングテ−プ３から剥離される。このとき、図
５に示すように、ＴＦＴパネル１とダイシングテ−プ３
の剥離により静電気が発生し、ＴＦＴパネル１内に電荷
が蓄積される。図５（ｂ）はＴＦＴパネル１に蓄積され
た電荷量の経時的変化を示す。時間ｔ0 から、２段目の
プランジャ−７が上昇しはじめ、これに伴い、ＴＦＴパ
ネル１に蓄積された電荷の量も増加していく。蓄積され
た電荷が一定の量に達すると、たとえば、図５（ｂ）に
示す時間ｔ1 になると、蓄積された電荷がＴＦＴパネル
１の端子を介して、ＴＦＴパネル１からコレット２に放
電する。静電放電により、ＴＦＴパネル１に蓄積された
電荷がコレット２に移り、ＴＦＴパネル１に蓄積された
電荷の量が急激に減少する。この静電放電に伴い、ＴＦ
Ｔパネル１の端子に過電流が流れ、ＴＦＴパネル１内に
あるトランジスタなどの素子が静電放電によって破壊さ
れてしまう。
【０００８】図６は吸着時にコレット２およびＴＦＴパ
ネル１との接触状態を示す図である。図６において、Ｔ
１〜Ｔ１７はＴＦＴパネル１内の端子を示している。
ネル１との接触状態を示す図である。図６において、Ｔ
１〜Ｔ１７はＴＦＴパネル１内の端子を示している。
【０００９】図６に示すように、コレット２により、Ｔ
ＦＴパネル１を吸着するとき、コレット２はＴＦＴパネ
ル１のガ−ドリングのみと接触して、ＴＦＴパネル１の
端子８と接触していない。このため、ＴＦＴパネル１が
ダイシングテ−プ３から剥離されたときに発生した静電
気がＴＦＴパネル１に蓄積され、ＴＦＴパネル１の端子
を介して、コレット２に放電し、ＴＦＴパネル１が破壊
される。
ＦＴパネル１を吸着するとき、コレット２はＴＦＴパネ
ル１のガ−ドリングのみと接触して、ＴＦＴパネル１の
端子８と接触していない。このため、ＴＦＴパネル１が
ダイシングテ−プ３から剥離されたときに発生した静電
気がＴＦＴパネル１に蓄積され、ＴＦＴパネル１の端子
を介して、コレット２に放電し、ＴＦＴパネル１が破壊
される。
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、半導体素子の製造時における静
電気による半導体素子の静電破壊を防止でき、半導体素
子の不良率を低減できる静電気の抑制方法を提供するこ
とにある。
のであり、その目的は、半導体素子の製造時における静
電気による半導体素子の静電破壊を防止でき、半導体素
子の不良率を低減できる静電気の抑制方法を提供するこ
とにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の静電気の抑制方法は、所定の基台上に載置
された端子を有する半導体素子を吸着装置により、吸着
して次工程へ移送する半導体素子の製造過程における静
電気の抑制方法であって、上記吸着時に、接地された吸
着装置と上記半導体素子の端子とを接触させる。
め、本発明の静電気の抑制方法は、所定の基台上に載置
された端子を有する半導体素子を吸着装置により、吸着
して次工程へ移送する半導体素子の製造過程における静
電気の抑制方法であって、上記吸着時に、接地された吸
着装置と上記半導体素子の端子とを接触させる。
【００１２】また、本発明は、配向性を有する素子をラ
ビングする工程における静電気の抑制方法であって、上
記ラビング時に、上記素子の端子を接地させる。
ビングする工程における静電気の抑制方法であって、上
記ラビング時に、上記素子の端子を接地させる。
【００１３】本発明によれば、吸着装置であるコレット
を用いて、半導体素子を、たとえばダイシングテ−プか
ら剥離するとき、接地されたコレットが半導体素子の端
子と接触するように操作される。これによって、半導体
素子がダイシングテ−プから剥離されたとき、静電気の
発生によって半導体素子に蓄積された電荷が半導体素子
の端子および端子と接触するコレットを介して、グラン
ドに流れ、半導体素子の静電放電が回避される。このた
め、半導体素子の端子に静電放電による過電流が流れる
ことがなく、半導体素子の静電破壊が防止される。
を用いて、半導体素子を、たとえばダイシングテ−プか
ら剥離するとき、接地されたコレットが半導体素子の端
子と接触するように操作される。これによって、半導体
素子がダイシングテ−プから剥離されたとき、静電気の
発生によって半導体素子に蓄積された電荷が半導体素子
の端子および端子と接触するコレットを介して、グラン
ドに流れ、半導体素子の静電放電が回避される。このた
め、半導体素子の端子に静電放電による過電流が流れる
ことがなく、半導体素子の静電破壊が防止される。
【００１４】また、本発明によれば、配向性を有する素
子をラビングするとき、素子の端子が接地されることに
より、ラビングするとき素子に静電気の発生により電荷
が蓄積されることなく、ラビング時における素子の静電
破壊が防止される。
子をラビングするとき、素子の端子が接地されることに
より、ラビングするとき素子に静電気の発生により電荷
が蓄積されることなく、ラビング時における素子の静電
破壊が防止される。
【００１５】
【発明の実施の形態】図１は本発明にかかる静電気の抑
制方法の一実施の形態を示す図である。図１はＴＦＴパ
ネルをダイシングテ−プから剥離するときに用いられる
コレットの形状を示している。図１において、１はＴＦ
Ｔパネル、２ａはコレットを示している。ここで、コレ
ット２ａは、導電性のものにより構成される。図１に示
すように、従来例の図６に示すコレット２と比べると、
本発明のコレット２ａは形状が異なるため、たとえば、
ＴＦＴパネルの１７本の端子の内、第２の端子Ｔ２から
第１６の端子Ｔ１６までの端子がコレット２ａと接触す
る。さらに、コレット２ａを用いて、ＴＦＴパネル１を
ダイシングテ−プ３から剥離するとき、コレット２ａが
接地される。
制方法の一実施の形態を示す図である。図１はＴＦＴパ
ネルをダイシングテ−プから剥離するときに用いられる
コレットの形状を示している。図１において、１はＴＦ
Ｔパネル、２ａはコレットを示している。ここで、コレ
ット２ａは、導電性のものにより構成される。図１に示
すように、従来例の図６に示すコレット２と比べると、
本発明のコレット２ａは形状が異なるため、たとえば、
ＴＦＴパネルの１７本の端子の内、第２の端子Ｔ２から
第１６の端子Ｔ１６までの端子がコレット２ａと接触す
る。さらに、コレット２ａを用いて、ＴＦＴパネル１を
ダイシングテ−プ３から剥離するとき、コレット２ａが
接地される。
【００１６】本発明のコレット２ａによるＴＦＴパネル
１の剥離作業は、図４に示す従来の剥離作業と同様であ
り、ただし、剥離作業の過程において、コレット２ａが
接地されている。
１の剥離作業は、図４に示す従来の剥離作業と同様であ
り、ただし、剥離作業の過程において、コレット２ａが
接地されている。
【００１７】本発明の静電気の抑制方法によって、ＴＦ
Ｔパネル１の端子Ｔ２〜Ｔ１６がコレット２ａと接触す
る。さらにコレット２ａがＴＦＴパネル１をダイシング
テ−プ３から剥離する過程において接地される（グラン
ドに接続される）。ＴＦＴパネル１がダイシングテ−プ
３から剥離されたとき、発生した静電気がＴＦＴパネル
１の端子からコレット２ａに流れ、さらにグランドに流
れていく。このため、ＴＦＴパネル１内にあるトランジ
スタなどの素子が静電破壊から防止される。
Ｔパネル１の端子Ｔ２〜Ｔ１６がコレット２ａと接触す
る。さらにコレット２ａがＴＦＴパネル１をダイシング
テ−プ３から剥離する過程において接地される（グラン
ドに接続される）。ＴＦＴパネル１がダイシングテ−プ
３から剥離されたとき、発生した静電気がＴＦＴパネル
１の端子からコレット２ａに流れ、さらにグランドに流
れていく。このため、ＴＦＴパネル１内にあるトランジ
スタなどの素子が静電破壊から防止される。
【００１８】図２はコレット２ａにより、ＴＦＴパネル
１がダイシングテ−プ３から剥離されたときに発生した
静電気がコレット２ａに流れる様子を示す図である。こ
の図によると、コレット２ａがＴＦＴパネル１の端子と
接触しているため、ＴＦＴパネル１がダイシングテ−プ
３から剥離されたとき、ＴＦＴパネル１に静電気の発生
により蓄積された電荷がＴＦＴパネル１の端子を介し
て、コレット２ａに流れ、さらにグランドに流れてい
く。このため、ＴＦＴパネル１に静電放電による過電流
が抑制され、ＴＦＴパネル１内の素子が静電放電による
破壊が防止される。
１がダイシングテ−プ３から剥離されたときに発生した
静電気がコレット２ａに流れる様子を示す図である。こ
の図によると、コレット２ａがＴＦＴパネル１の端子と
接触しているため、ＴＦＴパネル１がダイシングテ−プ
３から剥離されたとき、ＴＦＴパネル１に静電気の発生
により蓄積された電荷がＴＦＴパネル１の端子を介し
て、コレット２ａに流れ、さらにグランドに流れてい
く。このため、ＴＦＴパネル１に静電放電による過電流
が抑制され、ＴＦＴパネル１内の素子が静電放電による
破壊が防止される。
【００１９】以上、コレット２ａによるＴＦＴパネル１
がダイシングテ−プ３から剥離されるときに、コレット
２ａとＴＦＴパネル１の端子とを接触させ、さらにコレ
ット２ａを接地させることにより、静電破壊を防止でき
ることを述べた。ＴＦＴパネル１がダイシングテ−プ３
から剥離するときのみではなく、他の場合でも、ＴＦＴ
パネル１の端子をグランドに接続し、静電気の発生によ
り、電荷が蓄積されることなく、ＴＦＴパネル１内の素
子が静電破壊から保護できることはいうまでもない。
がダイシングテ−プ３から剥離されるときに、コレット
２ａとＴＦＴパネル１の端子とを接触させ、さらにコレ
ット２ａを接地させることにより、静電破壊を防止でき
ることを述べた。ＴＦＴパネル１がダイシングテ−プ３
から剥離するときのみではなく、他の場合でも、ＴＦＴ
パネル１の端子をグランドに接続し、静電気の発生によ
り、電荷が蓄積されることなく、ＴＦＴパネル１内の素
子が静電破壊から保護できることはいうまでもない。
【００２０】図３はＴＦＴパネル１をラビング時におい
て、静電気の抑制方法を示す図である。図３において、
９は導電性材料、たとえば、銅あるいはアルミによって
構成された板状のものである。ＴＦＴパネル１をラビン
グするとき、接地された導電性材料９は図示していない
昇降装置により、ＴＦＴパネル１の端子Ｔ１〜Ｔ１７と
接触するように制御される。これによって、ラビング作
業中に発生された静電気により、ＴＦＴパネル１に電荷
が蓄積されることがなくなり、ＴＦＴパネル１内の素子
が静電破壊から保護される。
て、静電気の抑制方法を示す図である。図３において、
９は導電性材料、たとえば、銅あるいはアルミによって
構成された板状のものである。ＴＦＴパネル１をラビン
グするとき、接地された導電性材料９は図示していない
昇降装置により、ＴＦＴパネル１の端子Ｔ１〜Ｔ１７と
接触するように制御される。これによって、ラビング作
業中に発生された静電気により、ＴＦＴパネル１に電荷
が蓄積されることがなくなり、ＴＦＴパネル１内の素子
が静電破壊から保護される。
【００２１】さらに、ダイシング作業以前のウェハ状態
において、ウェハの中にある各ＴＦＴパネル１の端子を
接地状態にすることで、ウェハ状態に発生された静電気
により、ウェハに電荷が蓄積することがなくなる。これ
によって、ウェハ状態において、各ＴＦＴパネル１内の
素子が静電破壊から保護される。
において、ウェハの中にある各ＴＦＴパネル１の端子を
接地状態にすることで、ウェハ状態に発生された静電気
により、ウェハに電荷が蓄積することがなくなる。これ
によって、ウェハ状態において、各ＴＦＴパネル１内の
素子が静電破壊から保護される。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
トランジスタなどの半導体素子の静電放電による静電破
壊が防止でき、半導体素子の不良率が低減できる。
トランジスタなどの半導体素子の静電放電による静電破
壊が防止でき、半導体素子の不良率が低減できる。
【００２３】また、半導体素子の端子をグラウンドと接
触させるだけで、大きな変更がなく、容易に実現でき
る。
触させるだけで、大きな変更がなく、容易に実現でき
る。
【００２４】さらに、半導体素子、たとえば、ＴＦＴパ
ネルがラビング中およびダイシングする前のウェハ状態
において、端子を接地させることによって、ラビング中
およびウェハ状態に発生した静電気による静電破壊から
半導体素子を保護できる利点がある。
ネルがラビング中およびダイシングする前のウェハ状態
において、端子を接地させることによって、ラビング中
およびウェハ状態に発生した静電気による静電破壊から
半導体素子を保護できる利点がある。
【図１】本発明に係る静電気の抑制方法の一実施の形態
を示す図である。
を示す図である。
【図２】静電破壊が防止される原理を示す図である。
【図３】ラビング時における静電気の抑制方法を示す図
である。
である。
【図４】ＴＦＴパネルがダイシングテ−プから剥離され
る作業の過程を示す図である。
る作業の過程を示す図である。
【図５】静電放電による静電破壊の原理を示す図であ
る。
る。
【図６】従来例のコレットとＴＦＴパネルとの接触状態
を示す図である。
を示す図である。
１…ＴＦＴパネル ２，２ａ…コレット ３…ダイシングテ−プ ４…イオナイザ− ５…吸着筒 ６…１段目のプランジャ− ７…２段目のプランジャ− ８…端子 ９…導電性材料により構成された板 Ｔ１〜Ｔ１７…端子 ＧＮＤ…接地電位
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｆ 3/02 Ｈ０１Ｌ 29/78 ６２３Ａ
Claims (2)
- 【請求項１】 所定の基台上に載置された端子を有する
半導体素子を吸着装置により吸着して、次工程へ移送す
る半導体素子の製造工程における静電気の抑制方法であ
って、 上記吸着時に、接地された吸着装置と上記半導体素子の
端子とを接触させる静電気の抑制方法。 - 【請求項２】 配向性を有する素子をラビングする工程
における静電気の抑制方法であって、 上記ラビング時に上記素子の端子を接地させる静電気の
抑制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19074195A JPH0945749A (ja) | 1995-07-26 | 1995-07-26 | 静電気の抑制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19074195A JPH0945749A (ja) | 1995-07-26 | 1995-07-26 | 静電気の抑制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945749A true JPH0945749A (ja) | 1997-02-14 |
Family
ID=16262996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19074195A Pending JPH0945749A (ja) | 1995-07-26 | 1995-07-26 | 静電気の抑制方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945749A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555487A (zh) * | 2020-04-23 | 2021-10-26 | 群创光电股份有限公司 | 电子装置的制造方法 |
| JP2023050875A (ja) * | 2021-09-30 | 2023-04-11 | 芝浦メカトロニクス株式会社 | 成膜装置 |
-
1995
- 1995-07-26 JP JP19074195A patent/JPH0945749A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555487A (zh) * | 2020-04-23 | 2021-10-26 | 群创光电股份有限公司 | 电子装置的制造方法 |
| CN113555487B (zh) * | 2020-04-23 | 2023-08-15 | 群创光电股份有限公司 | 电子装置的制造方法 |
| JP2023050875A (ja) * | 2021-09-30 | 2023-04-11 | 芝浦メカトロニクス株式会社 | 成膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147538A (en) | CMOS triggered NMOS ESD protection circuit | |
| JPH08293583A (ja) | 集積回路の入出力静電放電保護回路 | |
| US20050146821A1 (en) | Insulating substrate for IC packages having integral ESD protection | |
| US6386432B1 (en) | Semiconductor die pickup method that prevents electrostatic discharge | |
| CN1650420A (zh) | 用于保持晶片上的接合焊垫超洁净的方法和晶片 | |
| JPH09321220A (ja) | 薄膜型の静電放電保護構造を有するマイクロエレクトロニクス・デバイス | |
| US5990519A (en) | Electrostatic discharge structure | |
| US6043539A (en) | Electro-static discharge protection of CMOS integrated circuits | |
| US20080099149A1 (en) | Rework process for removing residual uv adhesive from c4 wafer surfaces | |
| US6046073A (en) | Process for producing very thin semiconductor chips | |
| JP2001093864A (ja) | 半導体ウェーハ固定治具及び半導体装置の製造方法 | |
| CN1150622C (zh) | 电子元件及含在其中的保护结构的应用 | |
| JPH0945749A (ja) | 静電気の抑制方法 | |
| JPH09120974A (ja) | 半導体装置 | |
| US8753960B1 (en) | Integrated circuit devices with electrostatic discharge (ESD) protection in scribe line regions | |
| JP2003273043A (ja) | 半導体装置の製造方法 | |
| CN1691318A (zh) | 半导体装置及其制造方法 | |
| JPS62287638A (ja) | ウエハ保持具 | |
| EP1610359A2 (en) | Bonding apparatus, bonding method, and method for manufacturing semiconductor device | |
| JPH0272638A (ja) | 半導体装置の製造方法 | |
| US6143586A (en) | Electrostatic protected substrate | |
| US20080277727A1 (en) | Apparatus and method for electrostatic discharge protection with p-well integrated components | |
| JP2000243677A (ja) | 回路装置の製造装置 | |
| JP2007281241A (ja) | 半導体装置の製造方法 | |
| JP2000232085A (ja) | 半導体装置の製造方法 |