JPH0945864A - 抵抗素子及び混成集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 電流検出などに用いられ、シリコン基体上に
抵抗体が形成されてなる抵抗素子と、その抵抗素子を搭
載した混成集積回路装置の改善に関する。 【解決手段】 一導電型の半導体基板21の表層に形成さ
れた逆導電型の不純物拡散層22と、不純物拡散層22上に
形成された第１の電極24と、不純物拡散層22の形成領域
以外の領域の半導体基板21上に形成された第２の電極25
と、第１の電極24と第２の電極25とに接続し、かつ絶縁
膜23を介して半導体基板21上に形成された抵抗体26を有
すること。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は抵抗素子及び混成集
積回路装置に関し、更に詳しく言えば、電流検出などに
用いられ、シリコン基体上に抵抗体が形成されてなる抵
抗素子と、その抵抗素子を搭載した混成集積回路装置の
改善に関する。

【０００２】

【従来の技術】以下で、従来例に係る抵抗素子について
説明する。この抵抗素子は、混成集積回路装置に搭載さ
れる電流検出用の抵抗素子（以下これを電流検出抵抗と
称する）である。例えばモータの駆動回路を搭載した混
成集積回路装置の場合、モータに過電流が流れた場合に
はモータを保護するために回路の駆動を停止してしまう
などというように、モータに流れる電流を検出しつつ、
駆動制御を行うことが多い。

【０００３】その際、モータの接続端子に電流検出抵抗
を接続し、モータに流れる電流を電流検出抵抗で電圧変
換して、この電圧を制御回路に帰還させてモータに流れ
る電流の検出をしていた。特にモータに流れる電流を検
出する電流検出抵抗には、数Ａから数十Ａ程度と比較的
大きな電流が流れるので、図６に示すように、母体とな
る銅板（１）上に、接着樹脂（２）を用いて、銅とマン
ガンの合金である銅マンガリン材（３）を形成した抵抗
素子が用いられていた（以下でこれを銅基体の抵抗素子
と称する）。

【０００４】この銅マンガリン材（３）は、温度上昇に
よる抵抗素子値の変動が少なく、抵抗素子値のばらつき
も少なく、かつ低抵抗素子なので、高精度が要求される
電流検出抵抗の抵抗素子として用いるには非常に適した
材質であるが、図３に示すような銅基体の抵抗素子で
は、接着樹脂（２）を用いて銅板（１）上に銅マンガリ
ン材（３）を接着しており、コスト的に高価である問題
があった。

【０００５】そこで、図７に示すようにシリコン基体
（２４）の上に、シリコン酸化膜（２５）を形成し、そ
の上に抵抗素子である銅マンガリン材（２６）をスパッ
タで形成し、所定のパターンにパターニングすることに
よって形成される抵抗素子が提案されている（以下でこ
れをシリコン基体の抵抗素子と称する）。これは銅板を
抵抗素子の基体として用いたものと異なり、接着樹脂を
要しないので熱劣化のおそれがなく、同じ形成面積の抵
抗素子でも大電流に対応することができ、また半導体デ
バイスの製造プロセスで製造することができるので、製
造が容易で量産にむき、コストも安く出来るなどという
利点があるので、今後の抵抗素子として注目されてい
る。

【０００６】図８に、このようなシリコン基体の抵抗素
子を電流検出抵抗として用いた混成集積回路装置の一部
を示す。この混成集積回路装置は、アルミ基板（１２）
上に酸化アルミニウム膜（１３），接着樹脂（１４）が
順次形成された厚膜基板上に、銅箔からなる回路配線
（９Ａ，９Ｂ，９Ｃ）が形成されている。回路配線（９
Ａ）上には、半田（７Ｂ）で銅板（８）が接着され、そ
の上に半田（７Ａ）で図７に示す構成を有する抵抗素子
（ＲＢ）のシリコン（６）が接着されている。銅板
（８）は、抵抗素子（ＲＢ）の放熱用に設けられてい
る。

【０００７】回路配線（９Ｂ，９Ｃ）は、この抵抗素子
（ＲＢ）への電流供給用の端子であって、抵抗素子（Ｒ
Ｂ）の抵抗素子である銅マンガリン材（２６）の一端と
回路配線（９Ｂ）とはボンディングワイヤ（１０Ａ）で
ボンディングされ、銅マンガリン材（２６）の他端と回
路配線（９Ｃ）とはボンディングワイヤ（１０Ｂ）でボ
ンディングされている。また、銅マンガリン材（６）の
両端と不図示の制御回路とはボンディングワイヤ（１１
Ｃ）でボンディングされている。

【０００８】抵抗素子（ＲＢ）に電流を供給すると、そ
の電流は回路配線（９Ｂ）→銅マンガリン材（２６）→
回路配線（９Ｃ）といった経路で流れ、銅マンガリン材
（２６）の両端にかかる電位差が電圧変換された電流と
してボンディングワイヤ（１１Ｃ）で不図示の制御回路
に伝達されて検出される。

【０００９】

【発明が解決しようとする課題】しかしながら、実際に
上記の図７に示す抵抗素子を電流検出抵抗として用いた
場合、以下に示すような問題が生じる。すなわち、モー
タの電流検出などに用いる抵抗素子には、大電流が流
れ、面積のわりには高い電圧が印加される。

【００１０】特に混成集積回路装置においては、縮小
化、集積化のために抵抗の面積はできるだけ小さく設計
したいという要求があるが、大電流が流れる抵抗の面積
を小さくすると過電流で素子破壊が生じるおそれがある
ので、ある程度抵抗の形成面積を大きめにとることが必
要になる。これが原因で集積化の妨げになり、また抵抗
が大きくなることで消費電力もまた必要以上に大きくな
ってしまうという問題が生じていた。

【００１１】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、例えば図１に示すように、一導
電型の半導体基板と、前記半導体基板の表層に形成され
た逆導電型の不純物拡散層と、前記不純物拡散層上に形
成された第１の電極と、前記不純物拡散層の形成領域以
外の領域の前記半導体基板上に形成された第２の電極
と、前記第１の電極と第２の電極とに接続し、かつ絶縁
膜を介して前記半導体基板上に形成された抵抗体を有す
ることにより、チップ抵抗体の基板内にダイオードを設
けることで、高電圧が印加されたときに、抵抗体の破壊
を抑止しつつ、抵抗の形成面積の縮小化、消費電力の低
減が可能になる抵抗素子及びそれを搭載した混成集積回
路装置の提供を目的とする。

【００１２】本発明に係る抵抗素子によれば、図１に例
示するように、一導電型の半導体基板上に逆導電型の不
純物拡散層が形成されており、第１，第２の電極の間に
はダイオードが形成されていることになる。一方第１、
第２の電極間には抵抗体が接続されているので、結局第
１の電極と第２の電極の間には図２に示すように、抵抗
体とダイオードが並列接続されていることになる。

【００１３】このような抵抗素子に電流を流すとその両
端には電位差が生じるが、その電位差がダイオードの導
通電圧の０．６Ｖ以下では図３に示すように抵抗素子の
方に電流が流れ、この電位差が０．６Ｖ以上になるとダ
イオードが導通して図４に示すようにダイオードの方に
電流が流れる。したがって、抵抗体を０．６Ｖ程度の電
圧に耐えうるような大きさに設計しておけば、０．６Ｖ
以上になったときには電流は抵抗体の方に流れないの
で、抵抗体が過電流、高電圧で破壊することを抑止する
ことが可能になる。またダイオードは、半田を介して銅
材の上にあるので、ダイオードで発生する熱を有効に放
熱できる。

【００１４】また、本発明に係る混成集積回路装置によ
れば、図５に例示するように、本発明に係る抵抗素子を
搭載しているので、素子破壊防止のために抵抗の形成面
積を大きめにとらなくとも抵抗素子の保護ができる。従
って、面積を小さくしてかつ素子破壊を防ぐことがで
き、さらに抵抗に比べてダイオードでは、同じ電流値で
あっても消費電力が小さくなるので、消費電力の低減も
可能になるので、縮小化、集積化のために抵抗の面積は
できるだけ小さく設計したいという要求がある混成集積
回路装置においては、特に有効である。

【００１５】

【発明の実施の形態】以下で、本発明の実施例に係る抵
抗素子について図面を参照しながら説明する。図１は本
実施例に係る抵抗素子の図であって、図２はその等価回
路図である。本実施例に係る抵抗素子は、図１に示すよ
うに、ｎ型のシリコン基体（２１）の表面にｐ型の不純
物拡散層（２２）が形成され、その表面にシリコン酸化
膜（２３）が形成され、ｐ型の不純物拡散層（２２）の
形成領域のシリコン基体（２１）表面のシリコン酸化膜
（２３）が選択除去されて、アルミからなる第１の電極
（２４）が形成され、ｐ型の不純物拡散層（２２）の形
成領域以外の領域のシリコン基体（２１）表面のシリコ
ン酸化膜（２３）が選択除去されて、アルミからなる第
２の電極（２５）が形成され、第１の電極（２４）と第
２の電極（２５）の間のシリコン酸化膜（２３）上に、
第１の電極（２４）と第２の電極（２５）とに接続され
るように銅マンガリン材からなる抵抗体（２６）が形成
されることで構成される。

【００１６】この抵抗素子は、第１，第２の電極（２
４，２５）の間で、抵抗体（２６）と並列にｐ型の不純
物拡散層（２２）とｎ型のシリコン基体（２１）の間で
ダイオード（Ｄ）が形成されており、その等価回路は図
２に示すように抵抗体（２６）とダイオード（Ｄ）とが
並列接続されている。ここでＮ型基板の中にダイオード
が形成されているが、Ｐ型基板内にＮ型不純物拡散層が
形成されても良く、またＰ型の基板の上にＮ型のエピタ
キシャル層が形成され、このエビ層にＰ型の不純物拡散
層が形成されても良い。

【００１７】このような抵抗素子に電流を流すと第１、
第２の電極（２４，２５）の間には電位差が生じるが、
その電位差がダイオード（Ｄ）の導通電圧の０．６Ｖ以
下では図３に示すように抵抗体（２６）に電流が流れ、
この電位差が０．６Ｖ以上になるとダイオードが導通し
て図４に示すようにダイオード（Ｄ）に電流が流れる。

【００１８】したがって、抵抗体（２６）を０．６Ｖ程
度の電圧に耐えうるように設計をしておけば、０．６Ｖ
以上になったときには図４に示すようにダイオード
（Ｄ）側の方に電流が流れ、抵抗体（２６）には流れな
いので、過電流、高電圧で抵抗体（２６）が破壊するこ
とを抑止することが可能になる。以下で、上記の抵抗素
子を搭載した混成集積回路装置の一例を示す。

【００１９】この混成集積回路装置は図５に示すよう
に、アルミ基板（３１）上に、第１の絶縁膜の一例であ
る酸化アルミニウム膜（３２）が形成された厚膜基板上
に、銅箔からなる第１〜第３の回路配線（３３Ａ，３３
Ｂ，３３Ｃ）が形成されている。第１の回路配線（３３
Ａ）上には、半田（３４）でヒートシンクとなる銅板
（３５）が接着され、その上に半田（３６）で図１に示
す抵抗素子のシリコン基体（２１）が接着されている。
銅板（３５）は、抵抗素子の熱を放熱するためのもので
ある。

【００２０】第２，第３の回路配線（３３Ｂ，３３Ｃ）
は、抵抗体（２６）への電流供給用の端子である。抵抗
体（２６）の一端と第１の回路配線（３３Ｂ）とはボン
ディングワイヤ（３７Ｂ）でボンディングされ、抵抗体
（２６）の他端と第２の回路配線（３３Ｃ）とはボンデ
ィングワイヤ（３７Ａ）でボンディングされている。

【００２１】抵抗（ＲＢ）に電流を供給すると、その電
流は第２の回路配線（３３Ｂ）→抵抗体（２６）→第３
の回路配線（３３Ｃ）といった経路で流れ、抵抗体（２
６）の両端にかかる電位差が電圧変換された電流として
不図示の制御回路に伝達されて検出される。このような
抵抗素子には、最大電流を考えて通常０．３〜０．４Ｖ
程度の電圧が印加されるように、抵抗値が選定される。
この範囲では抵抗素子の抵抗体（２６）の方に電流は流
れるが、何らかの原因でそれ以上の電圧が印加されて、
ダイオードの導通電圧の０．６Ｖを超えると、ダイオー
ドが導通してダイオードの方に電流が流れ、抵抗体（２
６）の方には電流は流れないので、抵抗体（２６）を
０．６Ｖ程度の電圧に耐えうるように設計をしておけ
ば、過電流、高電圧で抵抗体（２６）が破壊することを
抑止することが可能になる。

【００２２】特に混成集積回路装置においては、縮小
化、集積化のために抵抗の面積はできるだけ小さく設計
したいという要求があるが、上記の抵抗素子をこれに用
いることにより、素子破壊防止のために程度抵抗の形成
面積を大きめにとらなくとも素子の保護ができるので、
面積を小さくしてかつ素子破壊を防ぐことができ、さら
に、抵抗に比べてダイオードでは同じ電流値でも消費電
力が小さくなるので、消費電力の低減も可能になるの
で、有効である。

【００２３】なお、本実施例では抵抗体（２６）の材料
として銅マンガリン材を用いているが本発明はこれに限
らず、カーボンやセラミックなどを用いた、一般的な抵
抗体を用いても同様の効果を奏する。また、本実施例で
は混成集積回路装置に搭載する際に、この抵抗素子を電
流検出抵抗として用いているが本発明はこれに限らず、
他の箇所に用いられる抵抗に適用しても、同様の効果を
奏する。

【００２４】

【発明の効果】以上説明したように本発明に係る抵抗素
子によれば、第１の電極と第２の電極の間には抵抗体と
ダイオードが並列接続されていることになるので、抵抗
体を０．６Ｖ程度の電圧に耐えうるような大きさに設計
しておけば、０．６Ｖ以上になったときには電流は抵抗
体の方に流れないので、抵抗体が過電流で破壊すること
を抑止することが可能になる。またダイオードの放熱効
果が高いので、過電流にも耐えられる。

【００２５】また、本発明に係る混成集積回路装置によ
れば、本発明に係る抵抗素子を搭載しているので、素子
破壊防止のために抵抗の形成面積を大きめにとらなくと
も抵抗素子の保護ができ、面積を小さくしてかつ素子破
壊を防ぐことができ、さらに消費電力の低減も可能にな
るので、縮小化、集積化のために抵抗の面積はできるだ
け小さく設計したいという要求がある混成集積回路装置
においては、特に有効である。

【図面の簡単な説明】

【図１】本発明の実施例に係る抵抗素子を説明する断面
図である。

【図２】本発明の実施例に係る抵抗素子の等価回路図で
ある。

【図３】本発明の実施例に係る抵抗素子の動作を説明す
る第１の図である。

【図４】本発明の実施例に係る抵抗素子の動作を説明す
る第２の図である。

【図５】本発明の実施例に係る混成集積回路装置を説明
する断面図である。

【図６】銅基体の抵抗素子を説明する図面である。

【図７】シリコン基体の抵抗素子を説明する図面であ
る。

【図８】従来例に係る混成集積回路装置の斜視図であ
る。

【符号の説明】

（２１） シリコン基体 （２２） 不純物拡散層 （２３） シリコン酸化膜 （２４） 第１の電極 （２５） 第２の電極 （２６） 抵抗体 （３１） アルミ基板 （３２） 酸化アルミニウム膜 （３３Ａ） 第１の回路配線 （３３Ｂ） 第２の回路配線 （３３Ｃ） 第３の回路配線 （２９Ｂ） 第２の回路配線 （３４，３６） 半田 （３５） 銅板 （３７Ａ，３７Ｂ）ボンディングワイヤ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に絶縁膜を介して抵抗体を
   形成し、これをチップ抵抗として活用する抵抗素子にお
   いて、 前記抵抗体の両端とコンタクトする第１の電極および第
   ２の電極の間には、前記半導体基板内に形成されたダイ
   オードが接続されて成ることを特徴とする抵抗素子。
2. 【請求項２】 請求項１記載の抵抗素子が搭載されたこ
   とを特徴とする混成集積回路装置。