JPH0945882A - Semiconductor substrate and method of manufacturing the same - Google Patents
Semiconductor substrate and method of manufacturing the sameInfo
- Publication number
- JPH0945882A JPH0945882A JP19384095A JP19384095A JPH0945882A JP H0945882 A JPH0945882 A JP H0945882A JP 19384095 A JP19384095 A JP 19384095A JP 19384095 A JP19384095 A JP 19384095A JP H0945882 A JPH0945882 A JP H0945882A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thickness
- wafer
- silicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 SOIウェーハに発生する反りを大幅に低減
することができる半導体基板及びその製造方法を提供す
る。
【構成】 SOIウェーハを構成することとなる2枚の
シリコンウェーハにそれぞれ形成する酸化膜の厚さを異
なったものとする。反りをより低減するためには、研摩
加工され半導体素子が形成され活性層となるシリコンウ
ェーハの酸化膜を他方より厚く形成する。逆に、研摩加
工されない方のシリコンウェーハの酸化膜を厚く形成し
ても良い。この構成により、SOIウェーハに発生する
反りを大幅に低減することができる。
(57) [Summary] [Object] To provide a semiconductor substrate and a method for manufacturing the same capable of significantly reducing warpage occurring in an SOI wafer. [Structure] The thickness of the oxide film formed on each of the two silicon wafers forming the SOI wafer is different. In order to further reduce the warpage, an oxide film of a silicon wafer which is subjected to polishing to form a semiconductor element and serves as an active layer is formed thicker than the other. On the contrary, the oxide film of the silicon wafer which is not polished may be formed thick. With this configuration, warpage that occurs in the SOI wafer can be significantly reduced.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体基板及びその
製造方法に係り、特にSOI(SiliconOn I
nsulator)ウェーハの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate and a method for manufacturing the same, and more particularly, to SOI (Silicon On I).
and a method for manufacturing a wafer.
【0002】[0002]
【従来の技術】半導体装置に用いられる半導体基板のな
かには、SOIウェーハと呼ばれる基板がある。SOI
ウェーハとは、MOSトランジスタ等の高速化を図るう
えで障害となる、半導体素子領域と基板との間の寄生容
量を低減するために、絶縁膜上にシリコンからなる薄膜
を形成し、そのシリコン膜中に集積回路を配設するSO
I技術により作製された半導体基板である。2. Description of the Related Art Among semiconductor substrates used for semiconductor devices, there is a substrate called an SOI wafer. SOI
A wafer is a silicon film formed by forming a thin film of silicon on an insulating film in order to reduce the parasitic capacitance between the semiconductor element region and the substrate, which is an obstacle to speeding up MOS transistors and the like. SO with integrated circuit inside
It is a semiconductor substrate manufactured by the I technique.
【0003】SOIウェーハの構造には、用途に応じて
いくつかの種類があり、そのうちの一つに、2枚のシリ
コン基板の一方または両方の表面に絶縁膜として酸化シ
リコン膜を形成して、これらを直接接着法により接着し
た後、一方の表面を研摩して素子形成領域を形成するも
のがある。There are several types of SOI wafer structures depending on the application. One of them has a silicon oxide film formed as an insulating film on one or both surfaces of two silicon substrates. There is one in which these are bonded by a direct bonding method and then one surface is polished to form an element forming region.
【0004】図3(a)は、上記SOIウェーハの構造
を示す略断面図である。シリコンにより形成され支持基
台となる支持基台側ウェーハ10上に、酸化シリコンに
より酸化絶縁膜30が形成され、さらにその上に素子形
成領域となる活性層20がシリコンにより形成されてい
る。SOIウェーハの酸化シリコン膜の膜厚は、形成さ
れる素子の種類や用途により異なるが、通常、1〜3μ
m程度が必要とされる。FIG. 3A is a schematic sectional view showing the structure of the SOI wafer. An oxide insulating film 30 is formed of silicon oxide on a support base side wafer 10 formed of silicon and serving as a support base, and an active layer 20 serving as an element formation region is further formed of silicon on the oxide insulating film 30. The film thickness of the silicon oxide film on the SOI wafer varies depending on the type of element to be formed and its application, but is usually 1 to 3 μm.
About m is required.
【0005】従来のSOIウェーハの製造方法には、支
持基台側ウェーハと活性層側ウェーハとのうちいずれか
一方に酸化絶縁膜を形成した後これらを接合する方法
と、支持基台側ウェーハ及び活性層側ウェーハの両方に
同一の膜厚の酸化絶縁膜を形成した後これらを接合する
方法とがある。以下、図面を参照しながら前述のSOI
ウェーハの製造方法について、図面を参照しながら説明
する。The conventional method for manufacturing an SOI wafer includes a method of forming an oxide insulating film on one of a support base side wafer and an active layer side wafer and then joining them, and a support base side wafer and There is a method in which an oxide insulating film having the same thickness is formed on both of the active layer side wafers and then these are bonded. Hereinafter, the above-mentioned SOI will be described with reference to the drawings.
A method of manufacturing a wafer will be described with reference to the drawings.
【0006】図4は、従来のSOIウェーハの第1の製
造方法についての説明図である。ここでは、支持基台側
ウェーハ1及び活性層側ウェーハ2として、6インチ、
P型、面方位(100)、比抵抗5Ω・cm、厚さ62
5μmのシリコンウェーハを用いる。FIG. 4 is an explanatory view of a first conventional method for manufacturing an SOI wafer. Here, as the support base side wafer 1 and the active layer side wafer 2, 6 inches,
P type, plane orientation (100), specific resistance 5Ω · cm, thickness 62
A 5 μm silicon wafer is used.
【0007】第1の製造方法においては、活性層側ウェ
ーハ2のみに、約1100℃の温度条件の下で酸素/水
素の燃焼酸化により酸化シリコン絶縁膜11を形成する
(図4(a))。一方のウェーハのみに酸化シリコン絶
縁膜11を形成する場合の酸化シリコン絶縁膜11は、
最終的に完成するSOIウェーハに必要な厚さと同一の
厚さに形成する。酸化シリコン絶縁膜11は、前述のよ
うに1〜3μmの範囲の所定の厚さに形成されている。In the first manufacturing method, the silicon oxide insulating film 11 is formed only on the active layer side wafer 2 by the combustion oxidation of oxygen / hydrogen under the temperature condition of about 1100 ° C. (FIG. 4A). . When the silicon oxide insulating film 11 is formed only on one wafer, the silicon oxide insulating film 11 is
The thickness is the same as that required for the finally completed SOI wafer. The silicon oxide insulating film 11 is formed to have a predetermined thickness in the range of 1 to 3 μm as described above.
【0008】次に、支持基台側ウェーハ1と、酸化シリ
コン絶縁膜11が形成された活性層側ウェーハ2とを直
接接着法により接合する(図4(b))。Next, the support base side wafer 1 and the active layer side wafer 2 on which the silicon oxide insulating film 11 is formed are bonded by a direct bonding method (FIG. 4 (b)).
【0009】最後に、酸化シリコン絶縁膜11及び活性
層側ウェーハ2を研摩加工し、厚さ約10μmの活性層
12を形成して、SOIウェーハが完成する(図4
(c))。Finally, the silicon oxide insulating film 11 and the active layer side wafer 2 are polished to form an active layer 12 having a thickness of about 10 μm to complete the SOI wafer (FIG. 4).
(C)).
【0010】図5は、従来のSOIウェーハの第2の製
造方法についての説明図である。ここでも図4の第1の
製造方法の場合と同様に、支持基台側ウェーハ1及び活
性層側ウェーハ2として、直径6インチ、P型、面方位
(100)、比抵抗5Ω・cm、厚さ625μmのシリ
コンウェーハを用いる。FIG. 5 is an explanatory view of a second conventional method for manufacturing an SOI wafer. Also here, as in the case of the first manufacturing method of FIG. 4, the support base side wafer 1 and the active layer side wafer 2 have a diameter of 6 inches, a P type, a plane orientation (100), a specific resistance of 5 Ω · cm, and a thickness. A silicon wafer having a size of 625 μm is used.
【0011】第2の製造方法においては、支持基台側ウ
ェーハ1及び活性層側ウェーハ2の両方に、約1100
℃の温度条件の下で酸素/水素の燃焼酸化により酸化シ
リコン絶縁膜13、14を形成する(図5(a))。両
方のウェーハに酸化シリコン絶縁膜13、14を形成す
る場合の酸化シリコン絶縁膜13、14は、それぞれ最
終的に完成するSOIウェーハに必要な厚さの半分の厚
さに形成する。したがって、酸化シリコン絶縁膜13、
14は、それぞれ0.5〜1.5μmの範囲の所定の厚
さに形成されており、かつ、酸化シリコン絶縁膜13、
14は同一の厚さである。In the second manufacturing method, both the support base side wafer 1 and the active layer side wafer 2 have a thickness of about 1100.
The silicon oxide insulating films 13 and 14 are formed by oxygen / hydrogen combustion oxidation under the temperature condition of ° C (Fig. 5A). When the silicon oxide insulating films 13 and 14 are formed on both wafers, the silicon oxide insulating films 13 and 14 are each formed to have a thickness half that required for the finally completed SOI wafer. Therefore, the silicon oxide insulating film 13,
14 are each formed to a predetermined thickness in the range of 0.5 to 1.5 μm, and the silicon oxide insulating film 13 and
14 has the same thickness.
【0012】次に、支持基台側ウェーハ1上の酸化シリ
コン絶縁膜13と、活性層側ウェーハ2上の酸化シリコ
ン絶縁膜14とを直接接着法により接合し、支持基台側
ウェーハ1と活性層側ウェーハ2との間に酸化シリコン
絶縁膜15を形成する。(図5(b))。Next, the silicon oxide insulating film 13 on the support base side wafer 1 and the silicon oxide insulating film 14 on the active layer side wafer 2 are bonded by a direct bonding method, and the support base side wafer 1 and the active base side wafer 1 are activated. A silicon oxide insulating film 15 is formed between the layer side wafer 2. (FIG. 5 (b)).
【0013】最後に、酸化シリコン絶縁膜14及び活性
層側ウェーハ2を研摩加工し、厚さ約10μmの活性層
16を形成して、SOIウェーハが完成する(図5
(c))。Finally, the silicon oxide insulating film 14 and the active layer side wafer 2 are polished to form an active layer 16 having a thickness of about 10 μm to complete the SOI wafer (FIG. 5).
(C)).
【0014】上述のように、従来のSOIウェーハの製
造方法は、酸化膜形成その他加工の容易性等の理由か
ら、支持基台側ウェーハと活性層側ウェーハとのうちい
ずれか一方のみに所定の膜厚の酸化絶縁膜を形成した後
これらを接合する方法と、支持基台側ウェーハ及び活性
層側ウェーハの両方に同一の膜厚の酸化絶縁膜を形成し
た後これらを接合する方法との2通りのパターンに限ら
れていた。As described above, according to the conventional method for manufacturing an SOI wafer, a predetermined amount is given to only one of the support base side wafer and the active layer side wafer because of the ease of forming an oxide film and other processing. A method of forming an oxide insulating film having a thickness and then joining them together, and a method of forming an oxide insulating film having the same thickness on both the support base side wafer and the active layer side wafer and then joining them together. It was limited to street patterns.
【0015】[0015]
【発明が解決しようとする課題】しかしながら、従来の
製造方法に係るSOIウェーハにおいては、反りの発生
という問題点があり、その原因はシリコンと酸化シリコ
ン絶縁膜の熱膨張率のちがいにより支持基台側ウェーハ
10及び活性層20に作用する引っ張り応力と、酸化シ
リコン絶縁膜30に作用する圧縮応力との不均衡に起因
すると考えられる。However, the SOI wafer according to the conventional manufacturing method has a problem of warpage, which is caused by the difference in the coefficient of thermal expansion between silicon and the silicon oxide insulating film. It is considered that this is due to the imbalance between the tensile stress acting on the side wafer 10 and the active layer 20 and the compressive stress acting on the silicon oxide insulating film 30.
【0016】このSOIウェーハに発生する反りは、ほ
ぼ例外なく図3(b)に示すような凸面状の反りであ
る。The warp generated in this SOI wafer is almost always a convex warp as shown in FIG. 3 (b).
【0017】反りの測定は、稀弗酸を用いて支持基台側
ウェーハ10裏面の酸化膜を除去した後、ADE社製の
静電容量方式による反り測定装置(ADE−7200
E)を用いて測定した。The warp is measured by removing the oxide film on the back surface of the wafer 10 on the support base side using dilute hydrofluoric acid, and then measuring the warp by a capacitance method manufactured by ADE (ADE-7200).
It measured using E).
【0018】図2のグラフL2及び表1の左欄が、従来
の製造方法に係るSOIウェーハの反りの測定結果を示
している。表1の第1列の「SOIウェーハのSiO2
膜厚(μm)」は完成したSOIウェーハの酸化シリコ
ン絶縁膜の厚さ、第2列の「活性層ウェーハのSiO2
膜厚(μm)」は、活性層側ウェーハに形成した酸化シ
リコン絶縁膜の厚さ、第3列の「基台ウェーハのSiO
2 膜厚(μm)」は支持基台側ウェーハに形成した酸化
シリコン絶縁膜の厚さ、第4列の「反り(μm)」は、
完成したSOIウェーハに発生した反りの測定結果をそ
れぞれ示している。反りは、酸化シリコン絶縁膜の膜厚
にほぼ比例して増加し、膜厚1μmのとき50〜80μ
m、膜厚2μmのとき90〜120μm、膜厚3μmの
とき180〜220μm程度の範囲で発生する。The graph L2 of FIG. 2 and the left column of Table 1 show the measurement results of the warp of the SOI wafer according to the conventional manufacturing method. In the first column of Table 1, "SiO2 of SOI wafer
“Film thickness (μm)” is the thickness of the silicon oxide insulating film of the completed SOI wafer, and “SiO2 of the active layer wafer” in the second row.
“Film thickness (μm)” is the thickness of the silicon oxide insulating film formed on the active layer side wafer, “SiO of the base wafer” in the third row.
2 “Film thickness (μm)” is the thickness of the silicon oxide insulating film formed on the support base side wafer, and “Warp (μm)” in the fourth row is
The measurement results of the warp generated in the completed SOI wafer are shown. The warp increases substantially in proportion to the film thickness of the silicon oxide insulating film, and is 50 to 80 μm when the film thickness is 1 μm.
m, the film thickness is 2 μm, the film thickness is 90 to 120 μm, and the film thickness is 3 μm, the film thickness is 180 to 220 μm.
【0019】SOIウェーハにおける反りの発生は、デ
バイス製造工程における各種の不良を引き起こし、結果
として歩留り低下を招く。The occurrence of warpage in the SOI wafer causes various defects in the device manufacturing process, resulting in a decrease in yield.
【0020】本発明は、上記問題点に鑑みてなされたも
ので、その目的は、反りの発生を低減することができる
SOIウェーハの製造方法を提供することである。The present invention has been made in view of the above problems, and an object thereof is to provide a method for manufacturing an SOI wafer which can reduce the occurrence of warpage.
【0021】[0021]
【課題を解決するための手段】本発明に係る半導体基板
の製造方法によれば、第1のシリコンウェーハの少なく
とも一方の面に第1の厚さの酸化膜を、第2のシリコン
ウェーハの少なくとも一方の面に第1の厚さと異なる第
2の厚さの酸化膜をそれぞれ形成する酸化膜形成工程
と、第1の厚さの酸化膜が形成された第1のシリコンウ
ェーハと第2の厚さの酸化膜が形成された第2のシリコ
ンウェーハとを、第1の厚さの酸化膜及び第2の厚さの
酸化膜を介して、直接接着法により張り合わせる接着工
程と、第1のシリコンウェーハを所定の厚さに研摩加工
する研摩加工工程とを備えたことを特徴とする。According to the method of manufacturing a semiconductor substrate of the present invention, an oxide film having a first thickness is formed on at least one surface of a first silicon wafer, and at least one surface of a second silicon wafer is formed. An oxide film forming step of forming an oxide film having a second thickness different from the first thickness on one surface, and a first silicon wafer having the oxide film having the first thickness and a second thickness. And a second silicon wafer on which an oxide film having a thickness of 1 μm is formed by a direct adhesion method through an oxide film having a first thickness and an oxide film having a second thickness; And a polishing step of polishing a silicon wafer to a predetermined thickness.
【0022】第1の厚さの酸化膜は、第2の厚さの酸化
膜より厚い酸化膜であるものとすると良い。The oxide film having the first thickness may be thicker than the oxide film having the second thickness.
【0023】あるいは、第2の厚さの酸化膜は、第1の
厚さの酸化膜より厚い酸化膜であるものとしても良い。Alternatively, the oxide film of the second thickness may be an oxide film thicker than the oxide film of the first thickness.
【0024】半導体素子が形成され活性層となる第1の
シリコンウェーハの少なくとも一方の面には第1の厚さ
の酸化シリコン膜を、第1のシリコンウェーハを保持し
て基台となる第2のシリコンウェーハの少なくとも一方
の面には第1の厚さと異なる第2の厚さの酸化シリコン
膜をそれぞれ形成する酸化シリコン膜形成工程と、第1
のシリコンウェーハ上に形成された第1の厚さの酸化シ
リコン膜と、第2のシリコンウェーハ上に形成された第
2の厚さの酸化シリコン膜とを直接接着法により張り合
わせて、第1のシリコンウェーハと第2のシリコンウェ
ーハとを絶縁分離する絶縁酸化シリコン膜を形成する絶
縁分離膜形成工程と、第1のシリコンウェーハを所定の
厚さに研摩加工してSOIウェーハを構成する活性層を
形成する研摩加工工程とを備えたことを特徴とする。A silicon oxide film having a first thickness is formed on at least one surface of the first silicon wafer on which a semiconductor element is formed and which serves as an active layer, and a second silicon wafer which serves as a base for holding the first silicon wafer. A silicon oxide film forming step of forming a silicon oxide film having a second thickness different from the first thickness on at least one surface of the first silicon wafer,
The silicon oxide film of the first thickness formed on the silicon wafer of No. 1 and the silicon oxide film of the second thickness formed on the second silicon wafer are bonded together by a direct bonding method, An insulating separation film forming step of forming an insulating silicon oxide film for insulatingly separating a silicon wafer and a second silicon wafer, and an active layer constituting an SOI wafer by polishing the first silicon wafer to a predetermined thickness. And a polishing step for forming.
【0025】第1の厚さの酸化シリコン膜は、第2の厚
さの酸化シリコン膜より厚い酸化シリコン膜であるもの
とすると良い。The silicon oxide film having the first thickness may be thicker than the silicon oxide film having the second thickness.
【0026】あるいは、第2の厚さの酸化シリコン膜
は、第1の厚さの酸化シリコン膜より厚い酸化シリコン
膜であるものとしても良い。Alternatively, the silicon oxide film having the second thickness may be a silicon oxide film thicker than the silicon oxide film having the first thickness.
【0027】本発明に係る半導体基板によれば、第1の
シリコンウェーハと、第1のシリコンウェーハの一方の
面に接着される第2のシリコンウェーハと、第1及び第
2のシリコンウェーハの界面に設けられる酸化膜とを具
備し、酸化膜は第1のシリコンウェーハ側に設けられる
第1の厚さの酸化膜と、第2のシリコンウェーハ側に設
けられる第2の厚さの酸化膜とを有し、第1及び第2の
厚さの酸化膜の厚さが異なることを特徴とする。According to the semiconductor substrate of the present invention, the interface between the first silicon wafer, the second silicon wafer adhered to one surface of the first silicon wafer, and the first and second silicon wafers. And an oxide film of a first thickness provided on the first silicon wafer side, and an oxide film of a second thickness provided on the second silicon wafer side. And the thicknesses of the oxide films having the first and second thicknesses are different.
【0028】[0028]
【発明の実施の形態】以下、本発明に係る半導体基板及
びその製造方法につき、図面及び表を参照しながら説明
する。DETAILED DESCRIPTION OF THE INVENTION A semiconductor substrate and a method of manufacturing the same according to the present invention will be described below with reference to the drawings and tables.
【0029】図1は、本発明に係る半導体基板の製造方
法の説明図であり、主な製造工程におけるシリコンウェ
ーハ等の略断面図から構成されている。使用するシリコ
ンウェーハは、従来例の場合と同様に、支持基台側ウェ
ーハ1及び活性層側ウェーハ2として、6インチ、P
型、面方位(100)、比抵抗5Ω・cm、厚さ625
μmのシリコンウェーハを用いる。FIG. 1 is an explanatory view of a method for manufacturing a semiconductor substrate according to the present invention, which is composed of schematic sectional views of a silicon wafer or the like in the main manufacturing steps. As in the case of the conventional example, the silicon wafer to be used is 6 inches of P as the support base side wafer 1 and the active layer side wafer 2 and P.
Mold, plane orientation (100), specific resistance 5Ω · cm, thickness 625
A μm silicon wafer is used.
【0030】本発明に係るSOIウェーハの製造方法に
おいては、約1100℃の温度条件の下で酸素/水素の
燃焼酸化により、支持基台側ウェーハ1には酸化シリコ
ン絶縁膜3を、活性層側ウェーハ2には酸化シリコン絶
縁膜4を、それぞれ形成する(図1(a))。この際、
酸化シリコン絶縁膜4は、酸化シリコン絶縁膜3よりも
厚く形成し、かつ、酸化シリコン絶縁膜3および4の膜
厚の合計が、支持基台側ウェーハ1と活性層側ウェーハ
2とを絶縁分離する絶縁膜の所定の厚さとなるようにす
る。In the method for manufacturing an SOI wafer according to the present invention, the silicon oxide insulating film 3 is formed on the support base side wafer 1 and the active layer side by the combustion oxidation of oxygen / hydrogen under the temperature condition of about 1100 ° C. A silicon oxide insulating film 4 is formed on each wafer 2 (FIG. 1A). On this occasion,
The silicon oxide insulating film 4 is formed thicker than the silicon oxide insulating film 3, and the total film thickness of the silicon oxide insulating films 3 and 4 insulates the support base side wafer 1 and the active layer side wafer 2 from each other. The insulating film has a predetermined thickness.
【0031】次に、支持基台側ウェーハ1上の酸化シリ
コン絶縁膜3と、活性層側ウェーハ2上の酸化シリコン
絶縁膜4とを直接接着法により接合し、支持基台側ウェ
ーハ1と活性層側ウェーハ2との間に酸化シリコン絶縁
膜5を形成する。(図1(b))。Next, the silicon oxide insulating film 3 on the support base side wafer 1 and the silicon oxide insulating film 4 on the active layer side wafer 2 are bonded by a direct bonding method, and the support base side wafer 1 and the active base side wafer 1 are activated. A silicon oxide insulating film 5 is formed between the layer side wafer 2. (FIG. 1 (b)).
【0032】最後に、酸化シリコン絶縁膜4及び活性層
側ウェーハ2を研摩加工し、厚さ約10μmの活性層6
を形成して、SOIウェーハが完成する。(図1
(c))。Finally, the silicon oxide insulating film 4 and the active layer side wafer 2 are polished to form an active layer 6 having a thickness of about 10 μm.
Are formed to complete the SOI wafer. (Figure 1
(C)).
【0033】図2及び表1は、本発明に係る半導体基板
の製造方法と、従来の製造方法とによりそれぞれ製造し
たSOIウェーハに発生した反りの量の測定結果であ
る。図2のグラフL1及び表1右欄は、本発明に係る半
導体基板の製造方法により作製したSOIウェーハ、図
2のグラフL2及び表1左欄は、従来の製造方法に係る
SOIウェーハの反りの測定結果を示している。表1の
左欄及び右欄の第1列の「SOIウェーハのSiO2 膜
厚(μm)」は完成したSOIウェーハの酸化シリコン
絶縁膜の厚さ、第2列の「活性層ウェーハのSiO2 膜
厚(μm)」は、活性層側ウェーハに形成した酸化シリ
コン絶縁膜の厚さ、第3列の「基台ウェーハのSiO2
膜厚(μm)」は支持基台側ウェーハに形成した酸化シ
リコン絶縁膜の厚さ、第4列の「反り(μm)」は、完
成したSOIウェーハに発生した反りの測定結果をそれ
ぞれ示している。FIG. 2 and Table 1 show the measurement results of the amount of warpage generated in the SOI wafers respectively manufactured by the semiconductor substrate manufacturing method according to the present invention and the conventional manufacturing method. The graph L1 of FIG. 2 and the right column of Table 1 show the SOI wafer manufactured by the method for manufacturing a semiconductor substrate according to the present invention, and the graph L2 of FIG. 2 and the left column of Table 1 show the warp of the SOI wafer according to the conventional manufacturing method. The measurement results are shown. In the left and right columns of Table 1, "SiO2 film thickness (μm) of SOI wafer" in the first column is the thickness of the silicon oxide insulating film of the completed SOI wafer, and "SiO2 film thickness of the active layer wafer" in the second column. (Μm) ”is the thickness of the silicon oxide insulating film formed on the active layer side wafer, and“ SiO2 of the base wafer ”in the third row.
“Film thickness (μm)” is the thickness of the silicon oxide insulating film formed on the support base side wafer, and “Warp (μm)” in the fourth row shows the measurement results of the warp that occurred in the completed SOI wafer. There is.
【表1】 [Table 1]
【0034】この測定結果から、反りは約40〜70μ
mも低減されており、したがって、約30〜45%と大
幅な反りの低減が実現されていることがわかる。反りが
低減する理由は、必ずしも明らかではないが、支持基台
側ウェーハ及び活性層側ウェーハに作用する引っ張り応
力と、酸化シリコン絶縁膜に作用する圧縮応力とが、均
衡状態に近づくことによると考えられる。すなわち、接
着界面が酸化シリコン絶縁膜の中心より支持基台側ウェ
ーハに近接し、活性層側ウェーハから離間することによ
り活性層側ウェーハに作用する引っ張り応力が緩和され
ること、および酸化シリコン絶縁膜同士の接着に起因し
て接着界面に発生する応力層と支持基台側ウェーハを構
成する厚いシリコン層との相互作用により酸化シリコン
絶縁膜に作用する圧縮応力が緩和されること等の理由か
ら、SOIウェーハの反りが低減されるものと考えられ
る。From this measurement result, the warp is about 40 to 70 μm.
It is also understood that m is also reduced, and therefore, the warp is significantly reduced to about 30 to 45%. The reason why the warp is reduced is not necessarily clear, but it is considered that the tensile stress acting on the support base side wafer and the active layer side wafer and the compressive stress acting on the silicon oxide insulating film come close to the equilibrium state. To be That is, the adhesive interface is closer to the support base side wafer than the center of the silicon oxide insulating film, and the tensile stress acting on the active layer side wafer is relaxed by separating from the active layer side wafer, and the silicon oxide insulating film. For the reason that the compressive stress acting on the silicon oxide insulating film is relaxed by the interaction between the stress layer generated at the bonding interface due to the mutual adhesion and the thick silicon layer forming the supporting base side wafer, It is considered that the warp of the SOI wafer is reduced.
【0035】なお、発明者による測定結果の分析結果か
ら、図1における酸化シリコン絶縁膜4を、酸化シリコ
ン絶縁膜3よりも0.5μm以上厚く形成した場合に、
特にSOIウェーハの反りの低減の効果が大きいことが
判明した。From the analysis result of the measurement result by the inventor, when the silicon oxide insulating film 4 in FIG. 1 is formed to be 0.5 μm or more thicker than the silicon oxide insulating film 3,
In particular, it has been found that the effect of reducing the warp of the SOI wafer is great.
【0036】以上の説明においては、酸化シリコン絶縁
膜4を酸化シリコン絶縁膜3よりも厚く形成した場合に
ついて説明したが、逆に酸化シリコン絶縁膜3を酸化シ
リコン絶縁膜4より厚く形成した場合にも、SOIウェ
ーハの反りを従来のものより低減することができる。In the above description, the case where the silicon oxide insulating film 4 is formed thicker than the silicon oxide insulating film 3 has been described. Conversely, when the silicon oxide insulating film 3 is formed thicker than the silicon oxide insulating film 4. Also, the warp of the SOI wafer can be reduced as compared with the conventional one.
【0037】[0037]
【発明の効果】以上説明したように、本発明に係る半導
体基板の製造方法によれば、SOIウェーハを構成する
2枚のシリコンウェーハに形成する酸化膜の厚さを異な
ったものとしたので、SOIウェーハに発生する反りを
大幅に低減することができる。As described above, according to the semiconductor substrate manufacturing method of the present invention, the thickness of the oxide film formed on the two silicon wafers constituting the SOI wafer is different. It is possible to significantly reduce the warpage of the SOI wafer.
【0038】2枚のシリコンウェーハのうち、研摩加工
されるシリコンウェーハの形成される酸化膜を他方のシ
リコンウェーハに形成する酸化膜より厚く形成したの
で、SOIウェーハに発生する反りをさらに低減するこ
とができる。Of the two silicon wafers, the oxide film formed on the silicon wafer to be polished is formed thicker than the oxide film formed on the other silicon wafer, so that the warpage occurring in the SOI wafer can be further reduced. You can
【0039】逆に、2枚のシリコンウェーハのうち、研
摩加工されるシリコンウェーハの形成される酸化膜を他
方のシリコンウェーハに形成する酸化膜より薄く形成し
たので、SOIウェーハに発生する反りを低減すること
ができる。On the contrary, of the two silicon wafers, the oxide film formed on the silicon wafer to be polished is formed thinner than the oxide film formed on the other silicon wafer, so that the warpage generated in the SOI wafer is reduced. can do.
【0040】SOIウェーハを構成する2枚のシリコン
ウェーハのうち、研摩加工され半導体素子が形成され活
性層となる活性層側ウェーハに形成する酸化シリコン絶
縁膜の厚さと、活性層を保持し基台となる支持基台側ウ
ェーハの厚さとを異なったものとしたので、SOIウェ
ーハに発生する反りを大幅に低減することができる。Of the two silicon wafers that make up the SOI wafer, the thickness of the silicon oxide insulating film formed on the active layer side wafer that is polished to form the semiconductor element and becomes the active layer, and the base that holds the active layer. Since the thickness of the supporting base side wafer is different from that of the supporting base side wafer, the warpage of the SOI wafer can be significantly reduced.
【0041】活性層側ウェーハに形成する酸化シリコン
絶縁膜を支持基台側ウェーハに形成する酸化シリコン絶
縁膜より厚く形成したので、SOIウェーハに発生する
反りをさらに低減することができる。Since the silicon oxide insulating film formed on the active layer side wafer is formed thicker than the silicon oxide insulating film formed on the support base side wafer, the warp generated on the SOI wafer can be further reduced.
【0042】逆に、活性層側ウェーハに形成する酸化シ
リコン絶縁膜を支持基台側ウェーハに形成する酸化シリ
コン絶縁膜より薄く形成したので、SOIウェーハに発
生する反りをさらに低減することができる。On the contrary, since the silicon oxide insulating film formed on the active layer side wafer is formed thinner than the silicon oxide insulating film formed on the support base side wafer, the warp generated on the SOI wafer can be further reduced.
【0043】本発明に係る半導体基板によれば、SOI
ウェーハを構成する2枚のシリコンウェーハに形成する
酸化膜の厚さを異なったものとしたので、SOIウェー
ハに発生する反りを大幅に低減することができる。According to the semiconductor substrate of the present invention, the SOI
Since the thicknesses of the oxide films formed on the two silicon wafers forming the wafer are different, the warp generated on the SOI wafer can be significantly reduced.
【図1】本発明に係る半導体基板の製造方法の説明図。FIG. 1 is an explanatory view of a method for manufacturing a semiconductor substrate according to the present invention.
【図2】本発明及び従来の製造方法に係るSOIウェー
ハに発生した反りの測定結果を示すグラフ。FIG. 2 is a graph showing the measurement results of the warp generated in the SOI wafer according to the present invention and the conventional manufacturing method.
【図3】SOIウェーハの構造を示す略断面図。FIG. 3 is a schematic cross-sectional view showing the structure of an SOI wafer.
【図4】従来のSOIウェーハの第1の製造方法の説明
図。FIG. 4 is an explanatory view of a first conventional method for manufacturing an SOI wafer.
【図5】従来のSOIウェーハの第2の製造方法の説明
図。FIG. 5 is an explanatory diagram of a second conventional method for manufacturing an SOI wafer.
1、10 支持基台側ウェーハ 2 活性層側ウェーハ 3、4、5、11、13、14、15、30 酸化シリ
コン絶縁膜 6、12、16、30 活性層1, 10 Support base side wafer 2 Active layer side wafer 3, 4, 5, 11, 13, 14, 15, 30 Silicon oxide insulating film 6, 12, 16, 30 Active layer
Claims (7)
の面に第1の厚さの酸化膜を、第2のシリコンウェーハ
の少なくとも一方の面に前記第1の厚さと異なる第2の
厚さの酸化膜をそれぞれ形成する酸化膜形成工程と、 前記第1の厚さの酸化膜が形成された前記第1のシリコ
ンウェーハと前記第2の厚さの酸化膜が形成された前記
第2のシリコンウェーハとを、前記第1の厚さの酸化膜
及び前記第2の厚さの酸化膜を介して、直接接着法によ
り張り合わせる接着工程と、 前記第1のシリコンウェーハを所定の厚さに研摩加工す
る研摩加工工程とを備えたことを特徴とする半導体基板
の製造方法。1. An oxide film having a first thickness on at least one surface of a first silicon wafer, and a second thickness different from the first thickness on at least one surface of a second silicon wafer. An oxide film forming step of forming an oxide film, respectively, the first silicon wafer having the oxide film of the first thickness formed thereon, and the second silicon having the oxide film of the second thickness formed thereon. A bonding step of bonding the wafer to the wafer by a direct bonding method through the oxide film having the first thickness and the oxide film having the second thickness, and polishing the first silicon wafer to a predetermined thickness. A method for manufacturing a semiconductor substrate, comprising a polishing step of processing.
おいて、前記第1の厚さの酸化膜は、前記第2の厚さの
酸化膜より厚い酸化膜であることを特徴とする半導体基
板の製造方法。2. The semiconductor substrate manufacturing method according to claim 1, wherein the oxide film having the first thickness is an oxide film thicker than the oxide film having the second thickness. Substrate manufacturing method.
おいて、前記第2の厚さの酸化膜は、前記第1の厚さの
酸化膜より厚い酸化膜であることを特徴とする半導体基
板の製造方法。3. The semiconductor substrate manufacturing method according to claim 1, wherein the oxide film having the second thickness is an oxide film thicker than the oxide film having the first thickness. Substrate manufacturing method.
シリコンウェーハの少なくとも一方の面には第1の厚さ
の酸化シリコン膜を、前記第1のシリコンウェーハを保
持して基台となる第2のシリコンウェーハの少なくとも
一方の面には前記第1の厚さと異なる第2の厚さの酸化
シリコン膜をそれぞれ形成する酸化シリコン膜形成工程
と、 前記第1のシリコンウェーハ上に形成された前記第1の
厚さの酸化シリコン膜と、前記第2のシリコンウェーハ
上に形成された前記第2の厚さの酸化シリコン膜とを直
接接着法により張り合わせて、前記第1のシリコンウェ
ーハと前記第2のシリコンウェーハとを絶縁分離する絶
縁酸化シリコン膜を形成する絶縁分離膜形成工程と、 前記第1のシリコンウェーハを所定の厚さに研摩加工し
てSOIウェーハを構成する前記活性層を形成する研摩
加工工程とを備えたことを特徴とする半導体基板の製造
方法。4. A silicon oxide film of a first thickness is formed on at least one surface of a first silicon wafer on which a semiconductor element is formed and becomes an active layer, and a silicon oxide film having a first thickness is used as a base for holding the first silicon wafer. A silicon oxide film forming step of forming a silicon oxide film having a second thickness different from the first thickness on at least one surface of the second silicon wafer, and forming the silicon oxide film on the first silicon wafer. The silicon oxide film having the first thickness and the silicon oxide film having the second thickness formed on the second silicon wafer are pasted together by a direct bonding method to form the first silicon wafer. An insulating separation film forming step of forming an insulating silicon oxide film that insulates and separates the second silicon wafer, and an SOI wafer by polishing the first silicon wafer to a predetermined thickness. The method of manufacturing a semiconductor substrate, characterized in that a polishing process step of forming the active layer constituting the wafer.
おいて、前記第1の厚さの酸化シリコン膜は、前記第2
の厚さの酸化シリコン膜より厚い酸化シリコン膜である
ことを特徴とする半導体基板の製造方法。5. The method for manufacturing a semiconductor substrate according to claim 4, wherein the silicon oxide film having the first thickness is the second silicon oxide film.
And a silicon oxide film thicker than the silicon oxide film having the thickness of 1.
おいて、前記第2の厚さの酸化シリコン膜は、前記第1
の厚さの酸化シリコン膜より厚い酸化シリコン膜である
ことを特徴とする半導体基板の製造方法。6. The method for manufacturing a semiconductor substrate according to claim 4, wherein the silicon oxide film having the second thickness is the first silicon oxide film.
And a silicon oxide film thicker than the silicon oxide film having the thickness of 1.
2のシリコンウェーハと、 前記第1及び第2のシリコンウェーハの界面に設けられ
る酸化膜とを具備し、 前記酸化膜は前記第1のシリコンウェーハ側に設けられ
る第1の厚さの酸化膜と、 前記第2のシリコンウェーハ側に設けられる第2の厚さ
の酸化膜とを有し、前記第1及び第2の厚さの酸化膜の
厚さが異なることを特徴とする半導体基板。7. A first silicon wafer, a second silicon wafer adhered to one surface of the first silicon wafer, and an oxide film provided at an interface between the first and second silicon wafers. The oxide film has an oxide film of a first thickness provided on the first silicon wafer side and an oxide film of a second thickness provided on the second silicon wafer side. A semiconductor substrate having different thicknesses of the oxide films having the first and second thicknesses.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19384095A JPH0945882A (en) | 1995-07-28 | 1995-07-28 | Semiconductor substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19384095A JPH0945882A (en) | 1995-07-28 | 1995-07-28 | Semiconductor substrate and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945882A true JPH0945882A (en) | 1997-02-14 |
Family
ID=16314618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19384095A Pending JPH0945882A (en) | 1995-07-28 | 1995-07-28 | Semiconductor substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945882A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002050912A1 (en) * | 2000-12-18 | 2002-06-27 | Shin-Etsu Handotai Co., Ltd. | Production method for soi wafer and soi wafer |
| JP2009246389A (en) * | 2009-07-23 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2009260369A (en) * | 2009-07-23 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| JP2009283974A (en) * | 2009-08-20 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US7638805B2 (en) | 1998-09-04 | 2009-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| JP2010016391A (en) * | 2009-08-20 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| JP2012243957A (en) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | Manufacturing method for bonded soi wafer |
| US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
| JP2024028041A (en) * | 2022-08-19 | 2024-03-01 | 株式会社Sumco | SOI wafer and its manufacturing method |
| JP2024031692A (en) * | 2022-08-26 | 2024-03-07 | 株式会社Sumco | SOI wafer and its manufacturing method |
-
1995
- 1995-07-28 JP JP19384095A patent/JPH0945882A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9070604B2 (en) | 1998-09-04 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42241E1 (en) | 1998-09-04 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US7642598B2 (en) | 1998-09-04 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42097E1 (en) | 1998-09-04 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42139E1 (en) | 1998-09-04 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US7638805B2 (en) | 1998-09-04 | 2009-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US6784494B2 (en) | 2000-12-18 | 2004-08-31 | Shin-Etsu Handotai, Co., Ltd. | Production method for SOI wafer and SOI wafer |
| WO2002050912A1 (en) * | 2000-12-18 | 2002-06-27 | Shin-Etsu Handotai Co., Ltd. | Production method for soi wafer and soi wafer |
| JP2009260369A (en) * | 2009-07-23 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| JP2009246389A (en) * | 2009-07-23 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2009283974A (en) * | 2009-08-20 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2010016391A (en) * | 2009-08-20 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| JP2012243957A (en) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | Manufacturing method for bonded soi wafer |
| US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
| JP2024028041A (en) * | 2022-08-19 | 2024-03-01 | 株式会社Sumco | SOI wafer and its manufacturing method |
| JP2024031692A (en) * | 2022-08-26 | 2024-03-07 | 株式会社Sumco | SOI wafer and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| JP2685819B2 (en) | Dielectric isolated semiconductor substrate and manufacturing method thereof | |
| JP2856030B2 (en) | Method for manufacturing bonded wafer | |
| JPH0945882A (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH0485827A (en) | Manufacture of semiconductor device | |
| JPH0462877A (en) | Semiconductor pressure sensor and manufacture of semiconductor device having it | |
| JP3480480B2 (en) | Method for manufacturing SOI substrate | |
| JPH07183477A (en) | Manufacture of semiconductor substrate | |
| JP2763107B2 (en) | Dielectric-isolated semiconductor substrate and method of manufacturing the same | |
| JPS63246841A (en) | Dielectric isolating method of silicon crystal body | |
| JP2721265B2 (en) | Semiconductor substrate manufacturing method | |
| JPH02219252A (en) | Manufacture of semiconductor device | |
| JPH04199632A (en) | Soi wafer and manufacture thereof | |
| JPH02237121A (en) | Manufacture of semiconductor device | |
| JP2766417B2 (en) | Manufacturing method of bonded dielectric separation wafer | |
| JPS6152572B2 (en) | ||
| JPH01215041A (en) | Semiconductor substrate | |
| JP2799035B2 (en) | Method for manufacturing semiconductor device | |
| JPH03136346A (en) | Manufacture of soi substrate | |
| JPH05160087A (en) | Method for manufacturing semiconductor substrate | |
| JPH05152427A (en) | Method for manufacturing semiconductor device | |
| JPH07161948A (en) | Semiconductor substrate and method of manufacturing the same | |
| JP3016512B2 (en) | Method for manufacturing dielectric-separated semiconductor substrate | |
| JPH06267804A (en) | Bonded semiconductor substrate and manufacturing method thereof | |
| JPH02298077A (en) | Manufacture of semiconductor pressure sensor |