JPH0945882A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH0945882A JPH0945882A JP19384095A JP19384095A JPH0945882A JP H0945882 A JPH0945882 A JP H0945882A JP 19384095 A JP19384095 A JP 19384095A JP 19384095 A JP19384095 A JP 19384095A JP H0945882 A JPH0945882 A JP H0945882A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thickness
- wafer
- silicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩウェーハに発生する反りを大幅に低減
することができる半導体基板及びその製造方法を提供す
る。 【構成】 ＳＯＩウェーハを構成することとなる２枚の
シリコンウェーハにそれぞれ形成する酸化膜の厚さを異
なったものとする。反りをより低減するためには、研摩
加工され半導体素子が形成され活性層となるシリコンウ
ェーハの酸化膜を他方より厚く形成する。逆に、研摩加
工されない方のシリコンウェーハの酸化膜を厚く形成し
ても良い。この構成により、ＳＯＩウェーハに発生する
反りを大幅に低減することができる。
することができる半導体基板及びその製造方法を提供す
る。 【構成】 ＳＯＩウェーハを構成することとなる２枚の
シリコンウェーハにそれぞれ形成する酸化膜の厚さを異
なったものとする。反りをより低減するためには、研摩
加工され半導体素子が形成され活性層となるシリコンウ
ェーハの酸化膜を他方より厚く形成する。逆に、研摩加
工されない方のシリコンウェーハの酸化膜を厚く形成し
ても良い。この構成により、ＳＯＩウェーハに発生する
反りを大幅に低減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板及びその
製造方法に係り、特にＳＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉ
ｎｓｕｌａｔｏｒ）ウェーハの製造方法に関する。
製造方法に係り、特にＳＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉ
ｎｓｕｌａｔｏｒ）ウェーハの製造方法に関する。
【０００２】
【従来の技術】半導体装置に用いられる半導体基板のな
かには、ＳＯＩウェーハと呼ばれる基板がある。ＳＯＩ
ウェーハとは、ＭＯＳトランジスタ等の高速化を図るう
えで障害となる、半導体素子領域と基板との間の寄生容
量を低減するために、絶縁膜上にシリコンからなる薄膜
を形成し、そのシリコン膜中に集積回路を配設するＳＯ
Ｉ技術により作製された半導体基板である。
かには、ＳＯＩウェーハと呼ばれる基板がある。ＳＯＩ
ウェーハとは、ＭＯＳトランジスタ等の高速化を図るう
えで障害となる、半導体素子領域と基板との間の寄生容
量を低減するために、絶縁膜上にシリコンからなる薄膜
を形成し、そのシリコン膜中に集積回路を配設するＳＯ
Ｉ技術により作製された半導体基板である。
【０００３】ＳＯＩウェーハの構造には、用途に応じて
いくつかの種類があり、そのうちの一つに、２枚のシリ
コン基板の一方または両方の表面に絶縁膜として酸化シ
リコン膜を形成して、これらを直接接着法により接着し
た後、一方の表面を研摩して素子形成領域を形成するも
のがある。
いくつかの種類があり、そのうちの一つに、２枚のシリ
コン基板の一方または両方の表面に絶縁膜として酸化シ
リコン膜を形成して、これらを直接接着法により接着し
た後、一方の表面を研摩して素子形成領域を形成するも
のがある。
【０００４】図３（ａ）は、上記ＳＯＩウェーハの構造
を示す略断面図である。シリコンにより形成され支持基
台となる支持基台側ウェーハ１０上に、酸化シリコンに
より酸化絶縁膜３０が形成され、さらにその上に素子形
成領域となる活性層２０がシリコンにより形成されてい
る。ＳＯＩウェーハの酸化シリコン膜の膜厚は、形成さ
れる素子の種類や用途により異なるが、通常、１〜３μ
ｍ程度が必要とされる。
を示す略断面図である。シリコンにより形成され支持基
台となる支持基台側ウェーハ１０上に、酸化シリコンに
より酸化絶縁膜３０が形成され、さらにその上に素子形
成領域となる活性層２０がシリコンにより形成されてい
る。ＳＯＩウェーハの酸化シリコン膜の膜厚は、形成さ
れる素子の種類や用途により異なるが、通常、１〜３μ
ｍ程度が必要とされる。
【０００５】従来のＳＯＩウェーハの製造方法には、支
持基台側ウェーハと活性層側ウェーハとのうちいずれか
一方に酸化絶縁膜を形成した後これらを接合する方法
と、支持基台側ウェーハ及び活性層側ウェーハの両方に
同一の膜厚の酸化絶縁膜を形成した後これらを接合する
方法とがある。以下、図面を参照しながら前述のＳＯＩ
ウェーハの製造方法について、図面を参照しながら説明
する。
持基台側ウェーハと活性層側ウェーハとのうちいずれか
一方に酸化絶縁膜を形成した後これらを接合する方法
と、支持基台側ウェーハ及び活性層側ウェーハの両方に
同一の膜厚の酸化絶縁膜を形成した後これらを接合する
方法とがある。以下、図面を参照しながら前述のＳＯＩ
ウェーハの製造方法について、図面を参照しながら説明
する。
【０００６】図４は、従来のＳＯＩウェーハの第１の製
造方法についての説明図である。ここでは、支持基台側
ウェーハ１及び活性層側ウェーハ２として、６インチ、
Ｐ型、面方位（１００）、比抵抗５Ω・ｃｍ、厚さ６２
５μｍのシリコンウェーハを用いる。
造方法についての説明図である。ここでは、支持基台側
ウェーハ１及び活性層側ウェーハ２として、６インチ、
Ｐ型、面方位（１００）、比抵抗５Ω・ｃｍ、厚さ６２
５μｍのシリコンウェーハを用いる。
【０００７】第１の製造方法においては、活性層側ウェ
ーハ２のみに、約１１００℃の温度条件の下で酸素／水
素の燃焼酸化により酸化シリコン絶縁膜１１を形成する
（図４（ａ））。一方のウェーハのみに酸化シリコン絶
縁膜１１を形成する場合の酸化シリコン絶縁膜１１は、
最終的に完成するＳＯＩウェーハに必要な厚さと同一の
厚さに形成する。酸化シリコン絶縁膜１１は、前述のよ
うに１〜３μｍの範囲の所定の厚さに形成されている。
ーハ２のみに、約１１００℃の温度条件の下で酸素／水
素の燃焼酸化により酸化シリコン絶縁膜１１を形成する
（図４（ａ））。一方のウェーハのみに酸化シリコン絶
縁膜１１を形成する場合の酸化シリコン絶縁膜１１は、
最終的に完成するＳＯＩウェーハに必要な厚さと同一の
厚さに形成する。酸化シリコン絶縁膜１１は、前述のよ
うに１〜３μｍの範囲の所定の厚さに形成されている。
【０００８】次に、支持基台側ウェーハ１と、酸化シリ
コン絶縁膜１１が形成された活性層側ウェーハ２とを直
接接着法により接合する（図４（ｂ））。
コン絶縁膜１１が形成された活性層側ウェーハ２とを直
接接着法により接合する（図４（ｂ））。
【０００９】最後に、酸化シリコン絶縁膜１１及び活性
層側ウェーハ２を研摩加工し、厚さ約１０μｍの活性層
１２を形成して、ＳＯＩウェーハが完成する（図４
（ｃ））。
層側ウェーハ２を研摩加工し、厚さ約１０μｍの活性層
１２を形成して、ＳＯＩウェーハが完成する（図４
（ｃ））。
【００１０】図５は、従来のＳＯＩウェーハの第２の製
造方法についての説明図である。ここでも図４の第１の
製造方法の場合と同様に、支持基台側ウェーハ１及び活
性層側ウェーハ２として、直径６インチ、Ｐ型、面方位
（１００）、比抵抗５Ω・ｃｍ、厚さ６２５μｍのシリ
コンウェーハを用いる。
造方法についての説明図である。ここでも図４の第１の
製造方法の場合と同様に、支持基台側ウェーハ１及び活
性層側ウェーハ２として、直径６インチ、Ｐ型、面方位
（１００）、比抵抗５Ω・ｃｍ、厚さ６２５μｍのシリ
コンウェーハを用いる。
【００１１】第２の製造方法においては、支持基台側ウ
ェーハ１及び活性層側ウェーハ２の両方に、約１１００
℃の温度条件の下で酸素／水素の燃焼酸化により酸化シ
リコン絶縁膜１３、１４を形成する（図５（ａ））。両
方のウェーハに酸化シリコン絶縁膜１３、１４を形成す
る場合の酸化シリコン絶縁膜１３、１４は、それぞれ最
終的に完成するＳＯＩウェーハに必要な厚さの半分の厚
さに形成する。したがって、酸化シリコン絶縁膜１３、
１４は、それぞれ０．５〜１．５μｍの範囲の所定の厚
さに形成されており、かつ、酸化シリコン絶縁膜１３、
１４は同一の厚さである。
ェーハ１及び活性層側ウェーハ２の両方に、約１１００
℃の温度条件の下で酸素／水素の燃焼酸化により酸化シ
リコン絶縁膜１３、１４を形成する（図５（ａ））。両
方のウェーハに酸化シリコン絶縁膜１３、１４を形成す
る場合の酸化シリコン絶縁膜１３、１４は、それぞれ最
終的に完成するＳＯＩウェーハに必要な厚さの半分の厚
さに形成する。したがって、酸化シリコン絶縁膜１３、
１４は、それぞれ０．５〜１．５μｍの範囲の所定の厚
さに形成されており、かつ、酸化シリコン絶縁膜１３、
１４は同一の厚さである。
【００１２】次に、支持基台側ウェーハ１上の酸化シリ
コン絶縁膜１３と、活性層側ウェーハ２上の酸化シリコ
ン絶縁膜１４とを直接接着法により接合し、支持基台側
ウェーハ１と活性層側ウェーハ２との間に酸化シリコン
絶縁膜１５を形成する。（図５（ｂ））。
コン絶縁膜１３と、活性層側ウェーハ２上の酸化シリコ
ン絶縁膜１４とを直接接着法により接合し、支持基台側
ウェーハ１と活性層側ウェーハ２との間に酸化シリコン
絶縁膜１５を形成する。（図５（ｂ））。
【００１３】最後に、酸化シリコン絶縁膜１４及び活性
層側ウェーハ２を研摩加工し、厚さ約１０μｍの活性層
１６を形成して、ＳＯＩウェーハが完成する（図５
（ｃ））。
層側ウェーハ２を研摩加工し、厚さ約１０μｍの活性層
１６を形成して、ＳＯＩウェーハが完成する（図５
（ｃ））。
【００１４】上述のように、従来のＳＯＩウェーハの製
造方法は、酸化膜形成その他加工の容易性等の理由か
ら、支持基台側ウェーハと活性層側ウェーハとのうちい
ずれか一方のみに所定の膜厚の酸化絶縁膜を形成した後
これらを接合する方法と、支持基台側ウェーハ及び活性
層側ウェーハの両方に同一の膜厚の酸化絶縁膜を形成し
た後これらを接合する方法との２通りのパターンに限ら
れていた。
造方法は、酸化膜形成その他加工の容易性等の理由か
ら、支持基台側ウェーハと活性層側ウェーハとのうちい
ずれか一方のみに所定の膜厚の酸化絶縁膜を形成した後
これらを接合する方法と、支持基台側ウェーハ及び活性
層側ウェーハの両方に同一の膜厚の酸化絶縁膜を形成し
た後これらを接合する方法との２通りのパターンに限ら
れていた。
【００１５】
【発明が解決しようとする課題】しかしながら、従来の
製造方法に係るＳＯＩウェーハにおいては、反りの発生
という問題点があり、その原因はシリコンと酸化シリコ
ン絶縁膜の熱膨張率のちがいにより支持基台側ウェーハ
１０及び活性層２０に作用する引っ張り応力と、酸化シ
リコン絶縁膜３０に作用する圧縮応力との不均衡に起因
すると考えられる。
製造方法に係るＳＯＩウェーハにおいては、反りの発生
という問題点があり、その原因はシリコンと酸化シリコ
ン絶縁膜の熱膨張率のちがいにより支持基台側ウェーハ
１０及び活性層２０に作用する引っ張り応力と、酸化シ
リコン絶縁膜３０に作用する圧縮応力との不均衡に起因
すると考えられる。
【００１６】このＳＯＩウェーハに発生する反りは、ほ
ぼ例外なく図３（ｂ）に示すような凸面状の反りであ
る。
ぼ例外なく図３（ｂ）に示すような凸面状の反りであ
る。
【００１７】反りの測定は、稀弗酸を用いて支持基台側
ウェーハ１０裏面の酸化膜を除去した後、ＡＤＥ社製の
静電容量方式による反り測定装置（ＡＤＥ−７２００
Ｅ）を用いて測定した。
ウェーハ１０裏面の酸化膜を除去した後、ＡＤＥ社製の
静電容量方式による反り測定装置（ＡＤＥ−７２００
Ｅ）を用いて測定した。
【００１８】図２のグラフＬ２及び表１の左欄が、従来
の製造方法に係るＳＯＩウェーハの反りの測定結果を示
している。表１の第１列の「ＳＯＩウェーハのＳｉＯ2
膜厚（μｍ）」は完成したＳＯＩウェーハの酸化シリコ
ン絶縁膜の厚さ、第２列の「活性層ウェーハのＳｉＯ2
膜厚（μｍ）」は、活性層側ウェーハに形成した酸化シ
リコン絶縁膜の厚さ、第３列の「基台ウェーハのＳｉＯ
2 膜厚（μｍ）」は支持基台側ウェーハに形成した酸化
シリコン絶縁膜の厚さ、第４列の「反り（μｍ）」は、
完成したＳＯＩウェーハに発生した反りの測定結果をそ
れぞれ示している。反りは、酸化シリコン絶縁膜の膜厚
にほぼ比例して増加し、膜厚１μｍのとき５０〜８０μ
ｍ、膜厚２μｍのとき９０〜１２０μｍ、膜厚３μｍの
とき１８０〜２２０μｍ程度の範囲で発生する。
の製造方法に係るＳＯＩウェーハの反りの測定結果を示
している。表１の第１列の「ＳＯＩウェーハのＳｉＯ2
膜厚（μｍ）」は完成したＳＯＩウェーハの酸化シリコ
ン絶縁膜の厚さ、第２列の「活性層ウェーハのＳｉＯ2
膜厚（μｍ）」は、活性層側ウェーハに形成した酸化シ
リコン絶縁膜の厚さ、第３列の「基台ウェーハのＳｉＯ
2 膜厚（μｍ）」は支持基台側ウェーハに形成した酸化
シリコン絶縁膜の厚さ、第４列の「反り（μｍ）」は、
完成したＳＯＩウェーハに発生した反りの測定結果をそ
れぞれ示している。反りは、酸化シリコン絶縁膜の膜厚
にほぼ比例して増加し、膜厚１μｍのとき５０〜８０μ
ｍ、膜厚２μｍのとき９０〜１２０μｍ、膜厚３μｍの
とき１８０〜２２０μｍ程度の範囲で発生する。
【００１９】ＳＯＩウェーハにおける反りの発生は、デ
バイス製造工程における各種の不良を引き起こし、結果
として歩留り低下を招く。
バイス製造工程における各種の不良を引き起こし、結果
として歩留り低下を招く。
【００２０】本発明は、上記問題点に鑑みてなされたも
ので、その目的は、反りの発生を低減することができる
ＳＯＩウェーハの製造方法を提供することである。
ので、その目的は、反りの発生を低減することができる
ＳＯＩウェーハの製造方法を提供することである。
【００２１】
【課題を解決するための手段】本発明に係る半導体基板
の製造方法によれば、第１のシリコンウェーハの少なく
とも一方の面に第１の厚さの酸化膜を、第２のシリコン
ウェーハの少なくとも一方の面に第１の厚さと異なる第
２の厚さの酸化膜をそれぞれ形成する酸化膜形成工程
と、第１の厚さの酸化膜が形成された第１のシリコンウ
ェーハと第２の厚さの酸化膜が形成された第２のシリコ
ンウェーハとを、第１の厚さの酸化膜及び第２の厚さの
酸化膜を介して、直接接着法により張り合わせる接着工
程と、第１のシリコンウェーハを所定の厚さに研摩加工
する研摩加工工程とを備えたことを特徴とする。
の製造方法によれば、第１のシリコンウェーハの少なく
とも一方の面に第１の厚さの酸化膜を、第２のシリコン
ウェーハの少なくとも一方の面に第１の厚さと異なる第
２の厚さの酸化膜をそれぞれ形成する酸化膜形成工程
と、第１の厚さの酸化膜が形成された第１のシリコンウ
ェーハと第２の厚さの酸化膜が形成された第２のシリコ
ンウェーハとを、第１の厚さの酸化膜及び第２の厚さの
酸化膜を介して、直接接着法により張り合わせる接着工
程と、第１のシリコンウェーハを所定の厚さに研摩加工
する研摩加工工程とを備えたことを特徴とする。
【００２２】第１の厚さの酸化膜は、第２の厚さの酸化
膜より厚い酸化膜であるものとすると良い。
膜より厚い酸化膜であるものとすると良い。
【００２３】あるいは、第２の厚さの酸化膜は、第１の
厚さの酸化膜より厚い酸化膜であるものとしても良い。
厚さの酸化膜より厚い酸化膜であるものとしても良い。
【００２４】半導体素子が形成され活性層となる第１の
シリコンウェーハの少なくとも一方の面には第１の厚さ
の酸化シリコン膜を、第１のシリコンウェーハを保持し
て基台となる第２のシリコンウェーハの少なくとも一方
の面には第１の厚さと異なる第２の厚さの酸化シリコン
膜をそれぞれ形成する酸化シリコン膜形成工程と、第１
のシリコンウェーハ上に形成された第１の厚さの酸化シ
リコン膜と、第２のシリコンウェーハ上に形成された第
２の厚さの酸化シリコン膜とを直接接着法により張り合
わせて、第１のシリコンウェーハと第２のシリコンウェ
ーハとを絶縁分離する絶縁酸化シリコン膜を形成する絶
縁分離膜形成工程と、第１のシリコンウェーハを所定の
厚さに研摩加工してＳＯＩウェーハを構成する活性層を
形成する研摩加工工程とを備えたことを特徴とする。
シリコンウェーハの少なくとも一方の面には第１の厚さ
の酸化シリコン膜を、第１のシリコンウェーハを保持し
て基台となる第２のシリコンウェーハの少なくとも一方
の面には第１の厚さと異なる第２の厚さの酸化シリコン
膜をそれぞれ形成する酸化シリコン膜形成工程と、第１
のシリコンウェーハ上に形成された第１の厚さの酸化シ
リコン膜と、第２のシリコンウェーハ上に形成された第
２の厚さの酸化シリコン膜とを直接接着法により張り合
わせて、第１のシリコンウェーハと第２のシリコンウェ
ーハとを絶縁分離する絶縁酸化シリコン膜を形成する絶
縁分離膜形成工程と、第１のシリコンウェーハを所定の
厚さに研摩加工してＳＯＩウェーハを構成する活性層を
形成する研摩加工工程とを備えたことを特徴とする。
【００２５】第１の厚さの酸化シリコン膜は、第２の厚
さの酸化シリコン膜より厚い酸化シリコン膜であるもの
とすると良い。
さの酸化シリコン膜より厚い酸化シリコン膜であるもの
とすると良い。
【００２６】あるいは、第２の厚さの酸化シリコン膜
は、第１の厚さの酸化シリコン膜より厚い酸化シリコン
膜であるものとしても良い。
は、第１の厚さの酸化シリコン膜より厚い酸化シリコン
膜であるものとしても良い。
【００２７】本発明に係る半導体基板によれば、第１の
シリコンウェーハと、第１のシリコンウェーハの一方の
面に接着される第２のシリコンウェーハと、第１及び第
２のシリコンウェーハの界面に設けられる酸化膜とを具
備し、酸化膜は第１のシリコンウェーハ側に設けられる
第１の厚さの酸化膜と、第２のシリコンウェーハ側に設
けられる第２の厚さの酸化膜とを有し、第１及び第２の
厚さの酸化膜の厚さが異なることを特徴とする。
シリコンウェーハと、第１のシリコンウェーハの一方の
面に接着される第２のシリコンウェーハと、第１及び第
２のシリコンウェーハの界面に設けられる酸化膜とを具
備し、酸化膜は第１のシリコンウェーハ側に設けられる
第１の厚さの酸化膜と、第２のシリコンウェーハ側に設
けられる第２の厚さの酸化膜とを有し、第１及び第２の
厚さの酸化膜の厚さが異なることを特徴とする。
【００２８】
【発明の実施の形態】以下、本発明に係る半導体基板及
びその製造方法につき、図面及び表を参照しながら説明
する。
びその製造方法につき、図面及び表を参照しながら説明
する。
【００２９】図１は、本発明に係る半導体基板の製造方
法の説明図であり、主な製造工程におけるシリコンウェ
ーハ等の略断面図から構成されている。使用するシリコ
ンウェーハは、従来例の場合と同様に、支持基台側ウェ
ーハ１及び活性層側ウェーハ２として、６インチ、Ｐ
型、面方位（１００）、比抵抗５Ω・ｃｍ、厚さ６２５
μｍのシリコンウェーハを用いる。
法の説明図であり、主な製造工程におけるシリコンウェ
ーハ等の略断面図から構成されている。使用するシリコ
ンウェーハは、従来例の場合と同様に、支持基台側ウェ
ーハ１及び活性層側ウェーハ２として、６インチ、Ｐ
型、面方位（１００）、比抵抗５Ω・ｃｍ、厚さ６２５
μｍのシリコンウェーハを用いる。
【００３０】本発明に係るＳＯＩウェーハの製造方法に
おいては、約１１００℃の温度条件の下で酸素／水素の
燃焼酸化により、支持基台側ウェーハ１には酸化シリコ
ン絶縁膜３を、活性層側ウェーハ２には酸化シリコン絶
縁膜４を、それぞれ形成する（図１（ａ））。この際、
酸化シリコン絶縁膜４は、酸化シリコン絶縁膜３よりも
厚く形成し、かつ、酸化シリコン絶縁膜３および４の膜
厚の合計が、支持基台側ウェーハ１と活性層側ウェーハ
２とを絶縁分離する絶縁膜の所定の厚さとなるようにす
る。
おいては、約１１００℃の温度条件の下で酸素／水素の
燃焼酸化により、支持基台側ウェーハ１には酸化シリコ
ン絶縁膜３を、活性層側ウェーハ２には酸化シリコン絶
縁膜４を、それぞれ形成する（図１（ａ））。この際、
酸化シリコン絶縁膜４は、酸化シリコン絶縁膜３よりも
厚く形成し、かつ、酸化シリコン絶縁膜３および４の膜
厚の合計が、支持基台側ウェーハ１と活性層側ウェーハ
２とを絶縁分離する絶縁膜の所定の厚さとなるようにす
る。
【００３１】次に、支持基台側ウェーハ１上の酸化シリ
コン絶縁膜３と、活性層側ウェーハ２上の酸化シリコン
絶縁膜４とを直接接着法により接合し、支持基台側ウェ
ーハ１と活性層側ウェーハ２との間に酸化シリコン絶縁
膜５を形成する。（図１（ｂ））。
コン絶縁膜３と、活性層側ウェーハ２上の酸化シリコン
絶縁膜４とを直接接着法により接合し、支持基台側ウェ
ーハ１と活性層側ウェーハ２との間に酸化シリコン絶縁
膜５を形成する。（図１（ｂ））。
【００３２】最後に、酸化シリコン絶縁膜４及び活性層
側ウェーハ２を研摩加工し、厚さ約１０μｍの活性層６
を形成して、ＳＯＩウェーハが完成する。（図１
（ｃ））。
側ウェーハ２を研摩加工し、厚さ約１０μｍの活性層６
を形成して、ＳＯＩウェーハが完成する。（図１
（ｃ））。
【００３３】図２及び表１は、本発明に係る半導体基板
の製造方法と、従来の製造方法とによりそれぞれ製造し
たＳＯＩウェーハに発生した反りの量の測定結果であ
る。図２のグラフＬ１及び表１右欄は、本発明に係る半
導体基板の製造方法により作製したＳＯＩウェーハ、図
２のグラフＬ２及び表１左欄は、従来の製造方法に係る
ＳＯＩウェーハの反りの測定結果を示している。表１の
左欄及び右欄の第１列の「ＳＯＩウェーハのＳｉＯ2 膜
厚（μｍ）」は完成したＳＯＩウェーハの酸化シリコン
絶縁膜の厚さ、第２列の「活性層ウェーハのＳｉＯ2 膜
厚（μｍ）」は、活性層側ウェーハに形成した酸化シリ
コン絶縁膜の厚さ、第３列の「基台ウェーハのＳｉＯ2
膜厚（μｍ）」は支持基台側ウェーハに形成した酸化シ
リコン絶縁膜の厚さ、第４列の「反り（μｍ）」は、完
成したＳＯＩウェーハに発生した反りの測定結果をそれ
ぞれ示している。
の製造方法と、従来の製造方法とによりそれぞれ製造し
たＳＯＩウェーハに発生した反りの量の測定結果であ
る。図２のグラフＬ１及び表１右欄は、本発明に係る半
導体基板の製造方法により作製したＳＯＩウェーハ、図
２のグラフＬ２及び表１左欄は、従来の製造方法に係る
ＳＯＩウェーハの反りの測定結果を示している。表１の
左欄及び右欄の第１列の「ＳＯＩウェーハのＳｉＯ2 膜
厚（μｍ）」は完成したＳＯＩウェーハの酸化シリコン
絶縁膜の厚さ、第２列の「活性層ウェーハのＳｉＯ2 膜
厚（μｍ）」は、活性層側ウェーハに形成した酸化シリ
コン絶縁膜の厚さ、第３列の「基台ウェーハのＳｉＯ2
膜厚（μｍ）」は支持基台側ウェーハに形成した酸化シ
リコン絶縁膜の厚さ、第４列の「反り（μｍ）」は、完
成したＳＯＩウェーハに発生した反りの測定結果をそれ
ぞれ示している。
【表１】
【００３４】この測定結果から、反りは約４０〜７０μ
ｍも低減されており、したがって、約３０〜４５％と大
幅な反りの低減が実現されていることがわかる。反りが
低減する理由は、必ずしも明らかではないが、支持基台
側ウェーハ及び活性層側ウェーハに作用する引っ張り応
力と、酸化シリコン絶縁膜に作用する圧縮応力とが、均
衡状態に近づくことによると考えられる。すなわち、接
着界面が酸化シリコン絶縁膜の中心より支持基台側ウェ
ーハに近接し、活性層側ウェーハから離間することによ
り活性層側ウェーハに作用する引っ張り応力が緩和され
ること、および酸化シリコン絶縁膜同士の接着に起因し
て接着界面に発生する応力層と支持基台側ウェーハを構
成する厚いシリコン層との相互作用により酸化シリコン
絶縁膜に作用する圧縮応力が緩和されること等の理由か
ら、ＳＯＩウェーハの反りが低減されるものと考えられ
る。
ｍも低減されており、したがって、約３０〜４５％と大
幅な反りの低減が実現されていることがわかる。反りが
低減する理由は、必ずしも明らかではないが、支持基台
側ウェーハ及び活性層側ウェーハに作用する引っ張り応
力と、酸化シリコン絶縁膜に作用する圧縮応力とが、均
衡状態に近づくことによると考えられる。すなわち、接
着界面が酸化シリコン絶縁膜の中心より支持基台側ウェ
ーハに近接し、活性層側ウェーハから離間することによ
り活性層側ウェーハに作用する引っ張り応力が緩和され
ること、および酸化シリコン絶縁膜同士の接着に起因し
て接着界面に発生する応力層と支持基台側ウェーハを構
成する厚いシリコン層との相互作用により酸化シリコン
絶縁膜に作用する圧縮応力が緩和されること等の理由か
ら、ＳＯＩウェーハの反りが低減されるものと考えられ
る。
【００３５】なお、発明者による測定結果の分析結果か
ら、図１における酸化シリコン絶縁膜４を、酸化シリコ
ン絶縁膜３よりも０．５μｍ以上厚く形成した場合に、
特にＳＯＩウェーハの反りの低減の効果が大きいことが
判明した。
ら、図１における酸化シリコン絶縁膜４を、酸化シリコ
ン絶縁膜３よりも０．５μｍ以上厚く形成した場合に、
特にＳＯＩウェーハの反りの低減の効果が大きいことが
判明した。
【００３６】以上の説明においては、酸化シリコン絶縁
膜４を酸化シリコン絶縁膜３よりも厚く形成した場合に
ついて説明したが、逆に酸化シリコン絶縁膜３を酸化シ
リコン絶縁膜４より厚く形成した場合にも、ＳＯＩウェ
ーハの反りを従来のものより低減することができる。
膜４を酸化シリコン絶縁膜３よりも厚く形成した場合に
ついて説明したが、逆に酸化シリコン絶縁膜３を酸化シ
リコン絶縁膜４より厚く形成した場合にも、ＳＯＩウェ
ーハの反りを従来のものより低減することができる。
【００３７】
【発明の効果】以上説明したように、本発明に係る半導
体基板の製造方法によれば、ＳＯＩウェーハを構成する
２枚のシリコンウェーハに形成する酸化膜の厚さを異な
ったものとしたので、ＳＯＩウェーハに発生する反りを
大幅に低減することができる。
体基板の製造方法によれば、ＳＯＩウェーハを構成する
２枚のシリコンウェーハに形成する酸化膜の厚さを異な
ったものとしたので、ＳＯＩウェーハに発生する反りを
大幅に低減することができる。
【００３８】２枚のシリコンウェーハのうち、研摩加工
されるシリコンウェーハの形成される酸化膜を他方のシ
リコンウェーハに形成する酸化膜より厚く形成したの
で、ＳＯＩウェーハに発生する反りをさらに低減するこ
とができる。
されるシリコンウェーハの形成される酸化膜を他方のシ
リコンウェーハに形成する酸化膜より厚く形成したの
で、ＳＯＩウェーハに発生する反りをさらに低減するこ
とができる。
【００３９】逆に、２枚のシリコンウェーハのうち、研
摩加工されるシリコンウェーハの形成される酸化膜を他
方のシリコンウェーハに形成する酸化膜より薄く形成し
たので、ＳＯＩウェーハに発生する反りを低減すること
ができる。
摩加工されるシリコンウェーハの形成される酸化膜を他
方のシリコンウェーハに形成する酸化膜より薄く形成し
たので、ＳＯＩウェーハに発生する反りを低減すること
ができる。
【００４０】ＳＯＩウェーハを構成する２枚のシリコン
ウェーハのうち、研摩加工され半導体素子が形成され活
性層となる活性層側ウェーハに形成する酸化シリコン絶
縁膜の厚さと、活性層を保持し基台となる支持基台側ウ
ェーハの厚さとを異なったものとしたので、ＳＯＩウェ
ーハに発生する反りを大幅に低減することができる。
ウェーハのうち、研摩加工され半導体素子が形成され活
性層となる活性層側ウェーハに形成する酸化シリコン絶
縁膜の厚さと、活性層を保持し基台となる支持基台側ウ
ェーハの厚さとを異なったものとしたので、ＳＯＩウェ
ーハに発生する反りを大幅に低減することができる。
【００４１】活性層側ウェーハに形成する酸化シリコン
絶縁膜を支持基台側ウェーハに形成する酸化シリコン絶
縁膜より厚く形成したので、ＳＯＩウェーハに発生する
反りをさらに低減することができる。
絶縁膜を支持基台側ウェーハに形成する酸化シリコン絶
縁膜より厚く形成したので、ＳＯＩウェーハに発生する
反りをさらに低減することができる。
【００４２】逆に、活性層側ウェーハに形成する酸化シ
リコン絶縁膜を支持基台側ウェーハに形成する酸化シリ
コン絶縁膜より薄く形成したので、ＳＯＩウェーハに発
生する反りをさらに低減することができる。
リコン絶縁膜を支持基台側ウェーハに形成する酸化シリ
コン絶縁膜より薄く形成したので、ＳＯＩウェーハに発
生する反りをさらに低減することができる。
【００４３】本発明に係る半導体基板によれば、ＳＯＩ
ウェーハを構成する２枚のシリコンウェーハに形成する
酸化膜の厚さを異なったものとしたので、ＳＯＩウェー
ハに発生する反りを大幅に低減することができる。
ウェーハを構成する２枚のシリコンウェーハに形成する
酸化膜の厚さを異なったものとしたので、ＳＯＩウェー
ハに発生する反りを大幅に低減することができる。
【図１】本発明に係る半導体基板の製造方法の説明図。
【図２】本発明及び従来の製造方法に係るＳＯＩウェー
ハに発生した反りの測定結果を示すグラフ。
ハに発生した反りの測定結果を示すグラフ。
【図３】ＳＯＩウェーハの構造を示す略断面図。
【図４】従来のＳＯＩウェーハの第１の製造方法の説明
図。
図。
【図５】従来のＳＯＩウェーハの第２の製造方法の説明
図。
図。
１、１０ 支持基台側ウェーハ ２ 活性層側ウェーハ ３、４、５、１１、１３、１４、１５、３０ 酸化シリ
コン絶縁膜 ６、１２、１６、３０ 活性層
コン絶縁膜 ６、１２、１６、３０ 活性層
Claims (7)
- 【請求項１】第１のシリコンウェーハの少なくとも一方
の面に第１の厚さの酸化膜を、第２のシリコンウェーハ
の少なくとも一方の面に前記第１の厚さと異なる第２の
厚さの酸化膜をそれぞれ形成する酸化膜形成工程と、 前記第１の厚さの酸化膜が形成された前記第１のシリコ
ンウェーハと前記第２の厚さの酸化膜が形成された前記
第２のシリコンウェーハとを、前記第１の厚さの酸化膜
及び前記第２の厚さの酸化膜を介して、直接接着法によ
り張り合わせる接着工程と、 前記第１のシリコンウェーハを所定の厚さに研摩加工す
る研摩加工工程とを備えたことを特徴とする半導体基板
の製造方法。 - 【請求項２】請求項１に記載の半導体基板の製造方法に
おいて、前記第１の厚さの酸化膜は、前記第２の厚さの
酸化膜より厚い酸化膜であることを特徴とする半導体基
板の製造方法。 - 【請求項３】請求項１に記載の半導体基板の製造方法に
おいて、前記第２の厚さの酸化膜は、前記第１の厚さの
酸化膜より厚い酸化膜であることを特徴とする半導体基
板の製造方法。 - 【請求項４】半導体素子が形成され活性層となる第１の
シリコンウェーハの少なくとも一方の面には第１の厚さ
の酸化シリコン膜を、前記第１のシリコンウェーハを保
持して基台となる第２のシリコンウェーハの少なくとも
一方の面には前記第１の厚さと異なる第２の厚さの酸化
シリコン膜をそれぞれ形成する酸化シリコン膜形成工程
と、 前記第１のシリコンウェーハ上に形成された前記第１の
厚さの酸化シリコン膜と、前記第２のシリコンウェーハ
上に形成された前記第２の厚さの酸化シリコン膜とを直
接接着法により張り合わせて、前記第１のシリコンウェ
ーハと前記第２のシリコンウェーハとを絶縁分離する絶
縁酸化シリコン膜を形成する絶縁分離膜形成工程と、 前記第１のシリコンウェーハを所定の厚さに研摩加工し
てＳＯＩウェーハを構成する前記活性層を形成する研摩
加工工程とを備えたことを特徴とする半導体基板の製造
方法。 - 【請求項５】請求項４に記載の半導体基板の製造方法に
おいて、前記第１の厚さの酸化シリコン膜は、前記第２
の厚さの酸化シリコン膜より厚い酸化シリコン膜である
ことを特徴とする半導体基板の製造方法。 - 【請求項６】請求項４に記載の半導体基板の製造方法に
おいて、前記第２の厚さの酸化シリコン膜は、前記第１
の厚さの酸化シリコン膜より厚い酸化シリコン膜である
ことを特徴とする半導体基板の製造方法。 - 【請求項７】第１のシリコンウェーハと、 前記第１のシリコンウェーハの一方の面に接着される第
２のシリコンウェーハと、 前記第１及び第２のシリコンウェーハの界面に設けられ
る酸化膜とを具備し、 前記酸化膜は前記第１のシリコンウェーハ側に設けられ
る第１の厚さの酸化膜と、 前記第２のシリコンウェーハ側に設けられる第２の厚さ
の酸化膜とを有し、前記第１及び第２の厚さの酸化膜の
厚さが異なることを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19384095A JPH0945882A (ja) | 1995-07-28 | 1995-07-28 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19384095A JPH0945882A (ja) | 1995-07-28 | 1995-07-28 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945882A true JPH0945882A (ja) | 1997-02-14 |
Family
ID=16314618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19384095A Pending JPH0945882A (ja) | 1995-07-28 | 1995-07-28 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945882A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002050912A1 (en) * | 2000-12-18 | 2002-06-27 | Shin-Etsu Handotai Co., Ltd. | Production method for soi wafer and soi wafer |
| JP2009246389A (ja) * | 2009-07-23 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2009260369A (ja) * | 2009-07-23 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009283974A (ja) * | 2009-08-20 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7638805B2 (en) | 1998-09-04 | 2009-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| JP2010016391A (ja) * | 2009-08-20 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2012243957A (ja) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
| JP2024028041A (ja) * | 2022-08-19 | 2024-03-01 | 株式会社Sumco | Ｓｏｉウェーハ及びその製造方法 |
| JP2024031692A (ja) * | 2022-08-26 | 2024-03-07 | 株式会社Sumco | Ｓｏｉウェーハ及びその製造方法 |
-
1995
- 1995-07-28 JP JP19384095A patent/JPH0945882A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9070604B2 (en) | 1998-09-04 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42241E1 (en) | 1998-09-04 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US7642598B2 (en) | 1998-09-04 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42097E1 (en) | 1998-09-04 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42139E1 (en) | 1998-09-04 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US7638805B2 (en) | 1998-09-04 | 2009-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US6784494B2 (en) | 2000-12-18 | 2004-08-31 | Shin-Etsu Handotai, Co., Ltd. | Production method for SOI wafer and SOI wafer |
| WO2002050912A1 (en) * | 2000-12-18 | 2002-06-27 | Shin-Etsu Handotai Co., Ltd. | Production method for soi wafer and soi wafer |
| JP2009260369A (ja) * | 2009-07-23 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009246389A (ja) * | 2009-07-23 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2009283974A (ja) * | 2009-08-20 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2010016391A (ja) * | 2009-08-20 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2012243957A (ja) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
| JP2024028041A (ja) * | 2022-08-19 | 2024-03-01 | 株式会社Sumco | Ｓｏｉウェーハ及びその製造方法 |
| JP2024031692A (ja) * | 2022-08-26 | 2024-03-07 | 株式会社Sumco | Ｓｏｉウェーハ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPH0462877A (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPS6152572B2 (ja) | ||
| JPH01215041A (ja) | 半導体基板 | |
| JP2799035B2 (ja) | 半導体装置の製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JPH05152427A (ja) | 半導体装置の製造方法 | |
| JPH07161948A (ja) | 半導体基体及びその製造方法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPH06267804A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH02298077A (ja) | 半導体圧力センサの製造方法 |