JPH0946781A - 入力信号制御装置 - Google Patents
入力信号制御装置Info
- Publication number
- JPH0946781A JPH0946781A JP19280895A JP19280895A JPH0946781A JP H0946781 A JPH0946781 A JP H0946781A JP 19280895 A JP19280895 A JP 19280895A JP 19280895 A JP19280895 A JP 19280895A JP H0946781 A JPH0946781 A JP H0946781A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- time width
- gate
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 11
- 230000005856 abnormality Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【課題】 予め定められた時間範囲内の入力信号のみを
正常信号として取込み、他の信号は異常信号として排除
して、システムの信頼性を向上させる。 【解決手段】 入力信号ａのパルス幅と基準パルスｂの
パルス幅Ｔ１との大小をノアゲート９で比較し小のとき
ノイズと見なしてアンドゲート１１，オアゲート１３を
介して警報ｆを生成する。入力信号ａのパルス幅がＴ１
を越えた時、パルス幅Ｔ２を更に越えるかどうかをアン
ドゲート１０で検出し、（Ｔ１＋Ｔ２）を越えればやは
り異常と見なしてアンドゲート１０でマスクする。同時
に、ゲート１２を介して異常信号を生成してオアゲート
を介して警報ｆを生成する。
正常信号として取込み、他の信号は異常信号として排除
して、システムの信頼性を向上させる。 【解決手段】 入力信号ａのパルス幅と基準パルスｂの
パルス幅Ｔ１との大小をノアゲート９で比較し小のとき
ノイズと見なしてアンドゲート１１，オアゲート１３を
介して警報ｆを生成する。入力信号ａのパルス幅がＴ１
を越えた時、パルス幅Ｔ２を更に越えるかどうかをアン
ドゲート１０で検出し、（Ｔ１＋Ｔ２）を越えればやは
り異常と見なしてアンドゲート１０でマスクする。同時
に、ゲート１２を介して異常信号を生成してオアゲート
を介して警報ｆを生成する。
Description
【０００１】
【発明の属する技術分野】本発明は入力信号制御装置に
関し、特に遠隔制御システムにおいて遠隔操作部からの
遠隔制御信号を取込み被制御対象を制御するための入力
信号制御装置に関するものである。
関し、特に遠隔制御システムにおいて遠隔操作部からの
遠隔制御信号を取込み被制御対象を制御するための入力
信号制御装置に関するものである。
【０００２】
【従来の技術】従来のこの種の入力信号制御装置の概略
ブロック図を図３に示している。図３において、遠隔操
作部における操作スイッチ１からの遠隔制御信号はコネ
クタ２を介してバッファ８へ入力され、このバッファ８
を介してマイクロコンピュータ等の制御部７の入力とな
る。
ブロック図を図３に示している。図３において、遠隔操
作部における操作スイッチ１からの遠隔制御信号はコネ
クタ２を介してバッファ８へ入力され、このバッファ８
を介してマイクロコンピュータ等の制御部７の入力とな
る。
【０００３】図４はこの図３に示した遠隔制御信号ａと
制御部７への制御入力信号ｇとの波形例を示したもので
あり、遠隔制御信号ａはいわゆるモーメンタリ信号であ
り、このモーメンタリ信号ａはバッファ８を介してその
まま制御部７への入力信号ｇとなっている。
制御部７への制御入力信号ｇとの波形例を示したもので
あり、遠隔制御信号ａはいわゆるモーメンタリ信号であ
り、このモーメンタリ信号ａはバッファ８を介してその
まま制御部７への入力信号ｇとなっている。
【０００４】また、特開昭６２−２２２３０７号公報に
は、入力信号の異常を排他的論理和演算処理により検出
して、この異常を外部へ警報として出力する技術が開示
されている。
は、入力信号の異常を排他的論理和演算処理により検出
して、この異常を外部へ警報として出力する技術が開示
されている。
【０００５】
【発明が解決しようとする課題】図３，４に示した従来
例においては、正常な入力信号の他に異常な信号までも
そのまま取込んでしまうために誤動作を生じるという問
題がある。図４ａにおいては、ロで示す時間幅の信号が
正常な制御入力信号であり、短いパルス状のイで示す信
号や、長いオールタネート状のハで示す信号等は誤動作
を発生させる原因となる信号である。これ等イやハで示
す異常信号も制御部７へ取込まれるという欠点がある。
例においては、正常な入力信号の他に異常な信号までも
そのまま取込んでしまうために誤動作を生じるという問
題がある。図４ａにおいては、ロで示す時間幅の信号が
正常な制御入力信号であり、短いパルス状のイで示す信
号や、長いオールタネート状のハで示す信号等は誤動作
を発生させる原因となる信号である。これ等イやハで示
す異常信号も制御部７へ取込まれるという欠点がある。
【０００６】特開昭６２−２２２３０７号公報の例にお
いては、入力信号が異常となってもイやハで示した様な
時間幅の短いものや長いものは検出することはできず、
これまたこれ等異常信号をそのまま取込んでしまうとい
う問題がある。
いては、入力信号が異常となってもイやハで示した様な
時間幅の短いものや長いものは検出することはできず、
これまたこれ等異常信号をそのまま取込んでしまうとい
う問題がある。
【０００７】本発明の目的は、予め定められた最小と最
大の時間幅内の信号のみを正常と見なして選択的に取り
込む様にした入力信号制御装置を提供することである。
大の時間幅内の信号のみを正常と見なして選択的に取り
込む様にした入力信号制御装置を提供することである。
【０００８】本発明の他の目的は、上記の正常と見なさ
れた信号以外の信号は異常信号として警報を生成するよ
うにした入力信号制御装置を提供することである。
れた信号以外の信号は異常信号として警報を生成するよ
うにした入力信号制御装置を提供することである。
【０００９】
【課題を解決するための手段】本発明による入力信号制
御装置は、予め定められた最小時間幅と最大時間幅との
間の長さの時間幅を有する入力信号を選択的に取込むよ
うにした入力信号制御装置であって、前記入力信号の時
間幅が前記最小時間幅と前記最大時間幅との間に存在す
る時に前記入力信号をその間通過せしめるゲート手段
と、前記入力信号の時間幅が前記最小時間幅より小のと
き、または前記最大時間幅より大のときに警報を生成す
る警報手段とを含むことを特徴としている。
御装置は、予め定められた最小時間幅と最大時間幅との
間の長さの時間幅を有する入力信号を選択的に取込むよ
うにした入力信号制御装置であって、前記入力信号の時
間幅が前記最小時間幅と前記最大時間幅との間に存在す
る時に前記入力信号をその間通過せしめるゲート手段
と、前記入力信号の時間幅が前記最小時間幅より小のと
き、または前記最大時間幅より大のときに警報を生成す
る警報手段とを含むことを特徴としている。
【００１０】
【発明の実施の形態】本発明の作用は次の通りである。
すなわち、予め定められた一定時間以内の入力信号と、
一定時間以上続く入力信号とを夫々異常信号と見なして
排除すると同時に、夫々に警報を発生させるようにして
いる。そのために、入力信号の時間幅を基準タイマ回路
からの基準時間幅のパルスと比較し、この比較結果に応
じて入力信号の通過制御，警報発生制御を行うものであ
る。
すなわち、予め定められた一定時間以内の入力信号と、
一定時間以上続く入力信号とを夫々異常信号と見なして
排除すると同時に、夫々に警報を発生させるようにして
いる。そのために、入力信号の時間幅を基準タイマ回路
からの基準時間幅のパルスと比較し、この比較結果に応
じて入力信号の通過制御，警報発生制御を行うものであ
る。
【００１１】以下に本発明の実施例について図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１２】図１は本発明の実施例の回路ブロック図で
ある。図１において、入力信号ａは遠隔操作スイッチ１
のオン操作により生成され、入力コネクタ２を介してト
リガ回路３へ入力されタイマ回路４のトリガ信号が生成
される。このタイマ回路４はトリガ信号に応答して予め
定められた最小の時間幅Ｔ１（図２参照）を有する基準
パルスｂを生成するものである。
ある。図１において、入力信号ａは遠隔操作スイッチ１
のオン操作により生成され、入力コネクタ２を介してト
リガ回路３へ入力されタイマ回路４のトリガ信号が生成
される。このタイマ回路４はトリガ信号に応答して予め
定められた最小の時間幅Ｔ１（図２参照）を有する基準
パルスｂを生成するものである。
【００１３】この基準パルスｂは２入力ノアゲート９の
一入力となっており、その他入力である入力信号ａと時
間幅の比較が行われるものである。この比較出力ｃは次
段のトリガ回路５へ入力されタイマ回路６のトリガ信号
が生成される。
一入力となっており、その他入力である入力信号ａと時
間幅の比較が行われるものである。この比較出力ｃは次
段のトリガ回路５へ入力されタイマ回路６のトリガ信号
が生成される。
【００１４】このタイマ回路６はトリガ信号に応答して
予め定められた最大の時間幅から最小の時間幅Ｔ１を差
引いた時間幅Ｔ２（図２参照）を有するゲートパルスｄ
を生成するものである。尚、（Ｔ１＋Ｔ２）なる時間幅
が最大時間幅となり、本発明では、Ｔ１〜（Ｔ１＋Ｔ
２）の間の時間幅の入力信号のみを選択的に取込むよう
にするものである。
予め定められた最大の時間幅から最小の時間幅Ｔ１を差
引いた時間幅Ｔ２（図２参照）を有するゲートパルスｄ
を生成するものである。尚、（Ｔ１＋Ｔ２）なる時間幅
が最大時間幅となり、本発明では、Ｔ１〜（Ｔ１＋Ｔ
２）の間の時間幅の入力信号のみを選択的に取込むよう
にするものである。
【００１５】この時間幅Ｔ２のゲートパルスの存在期
間、２入力アンドゲート１０を開として、ノアゲート９
の比較出力ｃを通過せしめて制御部７への入力制御信号
ｅとするものである。
間、２入力アンドゲート１０を開として、ノアゲート９
の比較出力ｃを通過せしめて制御部７への入力制御信号
ｅとするものである。
【００１６】一方、入力信号ａとタイマ回路４の基準パ
ルス（Ｔ１）ｂとを２入力とするアンドゲート１１は、
入力信号が基準パルスｂの時間幅Ｔ１（最小時間幅）以
内のときに警報信号を生成するためのものである。
ルス（Ｔ１）ｂとを２入力とするアンドゲート１１は、
入力信号が基準パルスｂの時間幅Ｔ１（最小時間幅）以
内のときに警報信号を生成するためのものである。
【００１７】また、２入力アンドゲート９の比較出力ｃ
とタイマ回路６のゲートパルスｄの反転値とを２入力と
するアンドゲート１２は、入力信号が最大時間幅（Ｔ１
＋Ｔ２）を越えた時に警報信号を生成するためのもので
ある。
とタイマ回路６のゲートパルスｄの反転値とを２入力と
するアンドゲート１２は、入力信号が最大時間幅（Ｔ１
＋Ｔ２）を越えた時に警報信号を生成するためのもので
ある。
【００１８】これ等２つの警報信号は２入力オアゲート
１３を介して最終的な警報出力ｆとなって制御部７へ印
加されるようになっている。
１３を介して最終的な警報出力ｆとなって制御部７へ印
加されるようになっている。
【００１９】図２は図１のブロックにおける各部信号ａ
〜ｆの波形例を示しており、図２のａで示す如く入力信
号が到来した場合のものである。尚、波形イはノイズ等
の短いパルス状波形であり、誤動作信号である。また、
波形ロは正常信号を示し、波形ハは異常に長い時間幅を
有する誤動作信号を示すものであり、この波形ハは、操
作スイッチ１等の異常時に生ずる。
〜ｆの波形例を示しており、図２のａで示す如く入力信
号が到来した場合のものである。尚、波形イはノイズ等
の短いパルス状波形であり、誤動作信号である。また、
波形ロは正常信号を示し、波形ハは異常に長い時間幅を
有する誤動作信号を示すものであり、この波形ハは、操
作スイッチ１等の異常時に生ずる。
【００２０】入力信号ａが波形イに示す如く最小時間幅
Ｔ１より短いと、ノアゲート９にて基準パルスの幅Ｔ１
と比較されることにより、マスクされ出力ｃは生成され
ない。その代りに、アンドゲート１１の出力において警
報（チ）が生成され、オアゲート１３を介して制御部７
へ警報出力ｆが印加されてその旨報告される。
Ｔ１より短いと、ノアゲート９にて基準パルスの幅Ｔ１
と比較されることにより、マスクされ出力ｃは生成され
ない。その代りに、アンドゲート１１の出力において警
報（チ）が生成され、オアゲート１３を介して制御部７
へ警報出力ｆが印加されてその旨報告される。
【００２１】入力信号ａが波形ロに示す如くＴ１〜（Ｔ
１＋Ｔ２）の間のパルス幅を有する正常信号であれば、
ノアゲート９による比較出力ｃは図２ｃのホに示す如
く、Ｔ１経過後から入力信号ａの存在期間だけハイレベ
ルとなって導出される。
１＋Ｔ２）の間のパルス幅を有する正常信号であれば、
ノアゲート９による比較出力ｃは図２ｃのホに示す如
く、Ｔ１経過後から入力信号ａの存在期間だけハイレベ
ルとなって導出される。
【００２２】このハイレベルの信号ホはアンドゲート１
０にてゲートパルスｄ（ヘ）の期間通過して制御信号ｅ
（ト）となって制御部７へ通知される。
０にてゲートパルスｄ（ヘ）の期間通過して制御信号ｅ
（ト）となって制御部７へ通知される。
【００２３】入力信号ａが波形ハに示す如く異常に長い
時間幅を有するものであっても、アンドゲート９により
（Ｔ１＋Ｔ２）以降の入力信号は異常と見なして、これ
またマスクされ、期間Ｔ２の間の入力信号（ト）のみが
制御部７へ入力信号ｅとして供給されるのである。
時間幅を有するものであっても、アンドゲート９により
（Ｔ１＋Ｔ２）以降の入力信号は異常と見なして、これ
またマスクされ、期間Ｔ２の間の入力信号（ト）のみが
制御部７へ入力信号ｅとして供給されるのである。
【００２４】このとき、アンドゲート１２の出力からは
警報信号（チ）が生成されてオアゲート１３を介して制
御部７へ警報出力ｆが供給され、その旨報告されること
になる。
警報信号（チ）が生成されてオアゲート１３を介して制
御部７へ警報出力ｆが供給され、その旨報告されること
になる。
【００２５】
【発明の効果】叙上の如く、本発明によれば、入力信号
のうちある一定範囲の時間幅を有する正常信号のみを選
択的に抽出して制御部へ供給し、それ以外の入力信号は
異常信号であると見なしてマスクしかつ警報を発生する
様にしているので、システムの信頼性が大幅に向上する
という効果がある。
のうちある一定範囲の時間幅を有する正常信号のみを選
択的に抽出して制御部へ供給し、それ以外の入力信号は
異常信号であると見なしてマスクしかつ警報を発生する
様にしているので、システムの信頼性が大幅に向上する
という効果がある。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックの各部信号波形を示す図であ
る。
る。
【図３】従来の入力信号制御装置のブロック図である。
【図４】図３のブロックの各部信号波形を示す図であ
る。
る。
１ 操作スイッチ ２ 入力コネクタ ３，５ トリガ回路 ４，６ タイマ回路 ７ 制御部 ９ ノアゲート １０，１１，１２ アンドゲート １３ オアゲート
Claims (3)
- 【請求項１】 予め定められた最小時間幅と最大時間幅
との間の長さの時間幅を有する入力信号を選択的に取込
むようにした入力信号制御装置であって、前記入力信号
の時間幅が前記最小時間幅と前記最大時間幅との間に存
在する時に前記入力信号をその間通過せしめるゲート手
段と、前記入力信号の時間幅が前記最小時間幅より小の
とき、または前記最大時間幅より大のときに警報を生成
する警報手段とを含むことを特徴とする入力信号制御装
置。 - 【請求項２】 前記ゲート手段は、前記入力信号の発生
に応答して前記最小時間幅の信号を生成する第１のタイ
マ手段と、このタイマ手段の出力と前記入力信号とを比
較して前記入力信号の時間幅が大なるときに比較出力を
生成する第１の比較手段と、この比較出力に応答して前
記最大時間幅から前記最小時間幅を差し引いた時間幅の
信号を生成する第２のタイマ手段と、この第２のタイマ
手段の信号をゲート制御信号として前記第１の比較手段
の比較出力を通過制御せしめる手段とを有することを特
徴とする請求項１記載の入力信号制御装置。 - 【請求項３】 前記警報手段は、前記第１のタイマ手段
の出力と前記入力信号とを比較して前記入力信号の時間
幅が小なるときに比較出力を生成する第２の比較手段
と、前記第２のタイマ手段の出力と前記第１の比較手段
の比較出力とを比較してこの比較出力の時間幅が大なる
ときに比較出力を生成する第３の比較手段と、これ等第
２及び第３の比較手段の比較出力を夫々警報とて導出す
る手段とを有することを特徴とする請求項２記載の入力
信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19280895A JPH0946781A (ja) | 1995-07-28 | 1995-07-28 | 入力信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19280895A JPH0946781A (ja) | 1995-07-28 | 1995-07-28 | 入力信号制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0946781A true JPH0946781A (ja) | 1997-02-14 |
Family
ID=16297338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19280895A Withdrawn JPH0946781A (ja) | 1995-07-28 | 1995-07-28 | 入力信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0946781A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011130305A (ja) * | 2009-12-18 | 2011-06-30 | Anywire:Kk | 制御・監視信号伝送システムにおける信号伝送方式 |
-
1995
- 1995-07-28 JP JP19280895A patent/JPH0946781A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011130305A (ja) * | 2009-12-18 | 2011-06-30 | Anywire:Kk | 制御・監視信号伝送システムにおける信号伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0707250A4 (en) | METHOD AND DEVICE FOR DETECTING ERRORS | |
| US20020130695A1 (en) | System and method for dynamically controlling an integrated circuit's clock | |
| JPH0946781A (ja) | 入力信号制御装置 | |
| JP2011202753A (ja) | 電磁弁の制御装置 | |
| KR100289341B1 (ko) | 반도체 메모리 장치의 어드레스 천이 검출 회로 | |
| JP4384745B2 (ja) | Ｍｃｕのパワーノイズ防止回路 | |
| JPH0876769A (ja) | 能動消音装置の異常検出装置及び異常検出方法 | |
| JP4935782B2 (ja) | 自己診断回路 | |
| KR0146057B1 (ko) | 센스증폭기의 래치장치 | |
| KR100232233B1 (ko) | 감지신호 합성회로 | |
| JP4331351B2 (ja) | セキュリティインターホン装置 | |
| JP2002193578A (ja) | マンコンベアの安全装置の動作検出装置 | |
| KR0165012B1 (ko) | Dsp프로세서의 인터럽트 오류 방지방법 및 인터럽트 오류방지장치 | |
| JPH05183410A (ja) | ゲート制御回路の異常判定装置 | |
| JPH08249058A (ja) | 制御機器 | |
| JPH05316081A (ja) | 誤り検出回路 | |
| JPS62231319A (ja) | 電源投入装置 | |
| JP2006269930A (ja) | パルス制御回路 | |
| KR960043521A (ko) | 멀티비트 집적회로의 출력 버퍼 동작 제어 회로 | |
| JPH05100889A (ja) | 自己診断回路 | |
| JP2697964B2 (ja) | モータ駆動装置 | |
| JPH05165542A (ja) | クロック判定回路 | |
| JP2022161888A5 (ja) | ||
| JPH1032921A (ja) | 電源装置の不足電流検出方式 | |
| JPH03273347A (ja) | マイクロプロセッサ監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |