JPH05183410A - ゲート制御回路の異常判定装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＧＴＯ素子のゲートドライブ回路の異常動作
時に、ゲート信号発生回路のゲート信号側に原因がある
場合の検出とその表示を可能にする。 【構成】 オンゲート信号およびオフゲート信号のオン
最小制限時間およびオフ最小制限時間を予め設定するタ
イマー回路４を設け、論理回路５にて該タイマー回路４
からの出力信号と上記オンゲート信号およびオフゲート
信号とを時間比較させ、該論理回路５の出力にもとづき
ゲート信号の異常を表示部６に表示させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ゲートターンオフ素
子のゲートドライブ回路の異常動作を判定して表示する
ゲート制御回路の異常判定装置に関するものである。

【０００２】

【従来の技術】図４は例えば特公平３ー６２６１３号公
報に示された従来のゲート制御回路の異常判定装置を示
すブロック図であり、図において、１はゲートターンオ
フ（以下ＧＴＯという）素子、２はＧＴＯ素子１にオン
ゲート電流とオフゲート電流を供給するゲートドライブ
回路である。

【０００３】また、３はゲートドライブ回路２にオンゲ
ート信号およびオフゲート信号を出力するゲート信号発
生回路、９はゲートドライブ回路２内のゲート電流制限
抵抗器、１０はゲート制御回路異常判別装置で、ゲート
電流およびカソード電圧を入力として動作するシュミッ
トトリガ回路１１，このシュミットトリガ回路１１の出
力信号およびオンゲート信号，オフゲート信号を入力と
する排他的論理和回路１２，フィルター回路１３および
ラッチ１４とから構成されている。

【０００４】次に動作について説明する。まず、ゲート
信号発生回路３からのオンゲート信号を受けて、ゲート
ドライブ回路２がＧＴＯ素子１のゲートにオンゲート電
流を供給すると、そのＧＴＯ素子１がオンするととも
に、それによって生ずるゲート電流制限抵抗器９の端子
電圧と、そのゲート電流制限抵抗器９およびＧＴＯ素子
１のカソード間の電圧とがシュミットトリガ回路１１に
入力される。

【０００５】従って、シュミットトリガ回路１１はこれ
らの一方の電圧レベルに応じて、論理｀１´または論理
｀０´の信号を出力する。また、排他的論理和回路１２
は、その論理信号出力とゲート信号発生回路３が出力す
るオン信号との排他的論理和をとる。

【０００６】すなわち、ゲートドライブ回路２が正常動
作している場合には、シュミットトリガ回路１１および
ゲート信号発生回路３の各出力信号ともオン時に、入力
論理が｀１´となり、従って、排他的論理和回路１２の
出力は論理｀０´となり、ラッチ回路１４の出力も｀０
´である。なお、この時、シュミットトリガ回路１１の
出力がしきい値に達するまでに生じる排他的論理和回路
１２からの短いパルス信号は、フィルター回路１３で除
かれる。

【０００７】一方、ゲート信号発生回路３からのオン信
号が論理｀１´であるが、ゲートドライブ回路２にオン
電流が流れない場合、すなわち、シュミットトリガレベ
ルが論理｀０´の場合あるいは、その逆の場合は、排他
的論理和回路１２の論理出力は｀１´となり、これをゲ
ートドライブ回路２の異常として判別することとなる。

【０００８】

【発明が解決しようとする課題】従来のゲート制御回路
の異常判定装置は以上のように構成されているので、ゲ
ート制御回路の動作異常以外の原因については究明する
ことができず、また、オンゲート動作のみでしか異常を
検出できず、加えて、ゲートドライブ回路２が複数ある
場合にも故障表示部がないため、どの回路に異常があっ
たのかを特定するのに時間がかかるなどの問題点があっ
た。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので、オン時，オフ時の両方に関して
ゲート信号発生回路側に原因があるかどうかを判別する
ことができるとともに、ゲートドライブ回路が複数ある
場合、どの回路の信号に異常があったのかを素早く特定
することができるＧＴＯゲートドライブ回路の異常判定
装置を得ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係るゲート制
御回路の異常判定装置は、ゲート信号発生回路が出力す
るオンゲート信号およびオフゲート信号にもとづいて、
それぞれオンゲート電流およびオフゲート電流を、ＧＴ
Ｏ素子のゲートに入力するゲートドライブ回路と、上記
オンゲート信号およびオフゲート信号のオン最小制限時
間およびオフ最小制限時間を予め設定するタイマー回路
とを設け、論理回路にて該タイマー回路からの出力信号
と上記オンゲート信号およびオフゲート信号とを時間比
較させ、該論理回路の出力にもとづきゲート信号の異常
を表示部に表示させるようにしたものである。

【００１１】

【作用】この発明における論理回路は、オンゲート信号
およびオフゲート信号を、これらの各オン，オフ最小制
限時間ごとに、タイマー回路の出力と比較することで、
ゲート入力側におけるオンゲート動作およびオフゲート
動作の異常を判定できるようにし、その判定結果を表示
部に出力表示する。

【００１２】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１はＧＴＯ素子、２は
ゲートドライブ回路、３はゲート信号発生回路である。

【００１３】４はオンゲート信号とオフゲート信号の最
小制限時間を設定するタイマー回路である。５はタイマ
ー回路４からの信号とゲート信号発生回路３からの信号
とを比較してラッチ信号を出力する論理回路、６は論理
回路５の信号にもとづいて回路状態の異常を表示する表
示部である。７は上記タイマー回路４，論理回路５およ
び表示部６を備えている故障判別回路である。

【００１４】次に動作について、図２に示すオン動作時
のタイミングチャートおよび図３に示すオフ動作時のタ
イミングチャートを用いて説明する。まず、タイマー回
路４には、予めＧＴＯ素子１に固有のオン最小制限時間
およびオフ最小制限時間を設定しておく。

【００１５】そして、論理回路５はゲート信号発生回路
３からの入力信号Ａ１またはＡ２とタイマー回路４から
のタイマー出力ＢまたはＣとをそれぞれ比較し、入力信
号Ａ１またはＡ２がタイマー出力ＢまたはＣよりそれぞ
れ長い場合に、出力の論理を｀０´とし、逆に短い場合
には論理を｀１´とする。

【００１６】すなわち、オンゲート信号としての入力信
号Ａ１が図２に示すようにタイマー回路４が出力するオ
ン最小制限時間Ｔ１より長い場合には、論理回路５の出
力Ｄは｀０´となり、逆に短い場合には｀１´となり、
この結果にしたがって、表示部６はゲート信号側にオン
ゲート動作における異常があることを表示する。

【００１７】また、オフゲート信号としての入力信号Ａ
２が図３に示すようにタイマー回路４が出力するオフ最
小制限時間Ｔ２より長い場合には、論理回路５の出力Ｄ
は｀０´となり、逆に短い場合には｀１´となり、この
結果に従って、表示器６はゲート信号側にオフゲート動
作における異常があることを表示する。

【００１８】

【発明の効果】以上のように、この発明によればゲート
信号発生回路が出力するオンゲート信号およびオフゲー
ト信号にもとづいて、それぞれオンゲート電流およびオ
フゲート電流を、ＧＴＯ素子のゲートに入力するゲート
ドライブ回路と、上記オンゲート信号およびオフゲート
信号のオン最小制限時間およびオフ最小制限時間を予め
設定するタイマー回路とを設け、論理回路にて該タイマ
ー回路からの出力信号と上記オンゲート信号およびオフ
ゲート信号とを時間比較させ、該論理回路の出力にもと
づきゲート信号の異常を表示部に表示させるように構成
したので、入力信号であるオンゲート信号およびオフゲ
ート信号の異常判定を行うことができ、従って、ゲート
ドライブ回路など異常回路の特定も容易に行えるものが
得られる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるゲート制御回路の異
常判定装置を示すブロック図である。

【図２】図１において、オンゲート信号入力時のブロッ
ク各部の信号を示すタイミングチャート図である。

【図３】図１において、オフゲート信号入力時のブロッ
ク各部の信号を示すタイミングチャート図である。

【図４】従来のゲート制御回路の異常判定装置を示すブ
ロック図である。

【符号の説明】

１ ＧＴＯ素子（ゲートターンオフ素子） ２ ゲートドライブ回路 ３ ゲート信号発生回路 ４ タイマー回路 ５ 論理回路 ６ 表示部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ゲート信号発生回路が出力するオンゲー
   ト信号およびオフゲート信号にもとづいて、それぞれオ
   ンゲート電流およびオフゲート電流を、ゲートターンオ
   フ素子のゲートに入力するゲートドライブ回路と、上記
   オンゲート信号およびオフゲート信号のオン最小制限時
   間およびオフ最小制限時間を予め設定するタイマー回路
   と、該タイマー回路からの出力信号と上記オンゲート信
   号およびオフゲート信号とを時間比較する論理回路と、
   該論理回路の出力にもとづきゲート信号の異常を表示す
   る表示部とを備えたゲート制御回路の異常判定装置。