JPH0947077A - センサレス・モータ駆動回路用論理回路 - Google Patents
センサレス・モータ駆動回路用論理回路Info
- Publication number
- JPH0947077A JPH0947077A JP8095175A JP9517596A JPH0947077A JP H0947077 A JPH0947077 A JP H0947077A JP 8095175 A JP8095175 A JP 8095175A JP 9517596 A JP9517596 A JP 9517596A JP H0947077 A JPH0947077 A JP H0947077A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- sensorless motor
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
- H02P6/16—Circuit arrangements for detecting position
- H02P6/18—Circuit arrangements for detecting position without separate position detecting elements
- H02P6/182—Circuit arrangements for detecting position without separate position detecting elements using back-emf in windings
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【課題】 回路構成を簡略にして、消費電力の削減を可
能とするセンサレス・モータ駆動回路用論理回路を提供
すること。 【解決手段】 センサレス・モータの回転時に発生する
各逆起電圧信号を第１ないし第３比較器１〜３で比較
し、第１Ｄフリップ・フロップ４に第３マルチプレクサ
９の反転出力を入力し、第２Ｄフリップ・フロップ５に
第１マルチプレクサ７の出力を入力し、第３Ｄフリップ
・フロップ６に第２マルチプレクサ８の出力を入力し、
第１〜第３Ｄフリップ・フロップ４〜６によりカウンタ
を構成し、センサレス・モータの停止時に選択入力信号
により第１〜第３マルチプレクサ７〜９により第１〜第
３Ｄフリップ・フロップ４〜６の出力を選択して第１〜
第３マルチプレクサ７〜９からそれぞれ二つの論理信号
を発生させる。
能とするセンサレス・モータ駆動回路用論理回路を提供
すること。 【解決手段】 センサレス・モータの回転時に発生する
各逆起電圧信号を第１ないし第３比較器１〜３で比較
し、第１Ｄフリップ・フロップ４に第３マルチプレクサ
９の反転出力を入力し、第２Ｄフリップ・フロップ５に
第１マルチプレクサ７の出力を入力し、第３Ｄフリップ
・フロップ６に第２マルチプレクサ８の出力を入力し、
第１〜第３Ｄフリップ・フロップ４〜６によりカウンタ
を構成し、センサレス・モータの停止時に選択入力信号
により第１〜第３マルチプレクサ７〜９により第１〜第
３Ｄフリップ・フロップ４〜６の出力を選択して第１〜
第３マルチプレクサ７〜９からそれぞれ二つの論理信号
を発生させる。
Description
【０００１】
【発明の属する技術分野】本発明は、センサレス・モー
タ駆動回路用論理回路に係り、より詳しくは、カウンタ
と比較器とを用いてセンサレス・モータを駆動する場合
において、センサレス・モータの停止時に、論理信号を
発生して強制起動させるようにしたセンサレス・モータ
駆動回路用論理回路に関する。
タ駆動回路用論理回路に係り、より詳しくは、カウンタ
と比較器とを用いてセンサレス・モータを駆動する場合
において、センサレス・モータの停止時に、論理信号を
発生して強制起動させるようにしたセンサレス・モータ
駆動回路用論理回路に関する。
【０００２】
【従来の技術】ロータ磁石と通常３相の固定センサレス
・モータ・コイルとから構成され、ロータ磁石と固定セ
ンサレス・モータ・コイルとが対向配置され、このセン
サレス・モータ・コイルをスイッチングすることによ
り、順次駆動するセンサレス・モータが知られている。
・モータ・コイルとから構成され、ロータ磁石と固定セ
ンサレス・モータ・コイルとが対向配置され、このセン
サレス・モータ・コイルをスイッチングすることによ
り、順次駆動するセンサレス・モータが知られている。
【０００３】ロータ磁石は、隣合った磁石が互いに相反
する極性で８極に着磁され、全体でドーナツ形に構成さ
れている。
する極性で８極に着磁され、全体でドーナツ形に構成さ
れている。
【０００４】固定センサレス・モータ・コイルは、６個
のコイルが配設されており、中心軸を介して２個毎に直
列に接続して、スター接続にして３相駆動を行うように
している。
のコイルが配設されており、中心軸を介して２個毎に直
列に接続して、スター接続にして３相駆動を行うように
している。
【０００５】この３相駆動に際し、ロータ磁石の回転位
相を検出するのに、固定センサレス・モータ・コイルの
２組のセンサレス・モータ・コイルに駆動電流を流し、
残りの１組のセンサレス・モータ・コイルの端子をオー
プン状態とし、電流が流される２組のセンサレス・モー
タ・コイルとロータ磁石の相対位置の変化時に逆起電圧
が発生する。
相を検出するのに、固定センサレス・モータ・コイルの
２組のセンサレス・モータ・コイルに駆動電流を流し、
残りの１組のセンサレス・モータ・コイルの端子をオー
プン状態とし、電流が流される２組のセンサレス・モー
タ・コイルとロータ磁石の相対位置の変化時に逆起電圧
が発生する。
【０００６】この逆起電圧を利用してロータ磁石の回転
位相を検出することができるが、この逆起電圧のゼロク
ロス時刻は、２組のセンサレス・モータ・コイルに電流
が流される時刻に対して、進相であり、したがって、セ
ンサレス・モータ・コイルの逆起電圧のタイミングを一
定時間遅延させることによって、適切な駆動タイミング
を得るようにしている。
位相を検出することができるが、この逆起電圧のゼロク
ロス時刻は、２組のセンサレス・モータ・コイルに電流
が流される時刻に対して、進相であり、したがって、セ
ンサレス・モータ・コイルの逆起電圧のタイミングを一
定時間遅延させることによって、適切な駆動タイミング
を得るようにしている。
【０００７】しかし、この遅延時間が一定であることか
ら、ロータ磁石の回転速度が十分でない立ち上がり時
に、センサレス駆動に切り替えると、適切に駆動できな
かったり、あるいは、定常回転になる時間が長いという
課題があった。
ら、ロータ磁石の回転速度が十分でない立ち上がり時
に、センサレス駆動に切り替えると、適切に駆動できな
かったり、あるいは、定常回転になる時間が長いという
課題があった。
【０００８】そこで、例えば、特開平４−３１７５８５
号公報（以下、第１従来例という）にセンサレス・モー
タ・コイル起動時の低速域の場合でも、適切な駆動タイ
ミングが得られるセンサレス・モータ駆動回路が開示さ
れている。
号公報（以下、第１従来例という）にセンサレス・モー
タ・コイル起動時の低速域の場合でも、適切な駆動タイ
ミングが得られるセンサレス・モータ駆動回路が開示さ
れている。
【０００９】この第１従来例の場合には、３相のセンサ
レス・モータ・コイルの各逆起電圧をコンパレータでそ
れぞれ整形し、遅延回路用のＤフリップ・フロップのデ
ータ入力端子に入力し、コンパレータの出力から遅延ク
ロックを発生させ、この遅延クロックをＤフリップ・フ
ロップのクロック入力端子に供給することにより、遅延
時間をロータの回転速度に適応して変化させるようにし
たものである。
レス・モータ・コイルの各逆起電圧をコンパレータでそ
れぞれ整形し、遅延回路用のＤフリップ・フロップのデ
ータ入力端子に入力し、コンパレータの出力から遅延ク
ロックを発生させ、この遅延クロックをＤフリップ・フ
ロップのクロック入力端子に供給することにより、遅延
時間をロータの回転速度に適応して変化させるようにし
たものである。
【００１０】また、特開平０６−０６２５９３号公報
（以下、第２従来例という）には、２相センサレス・モ
ータをＰＷＭ制御を行った場合に、電源に発生するノイ
ズがセンサレス・モータのコイルが発生する逆起電圧に
重畳され、逆起電圧のゼロクルス点の検出が正常に行わ
れない点、およびノイズに起因するゼロクロス点がＰＬ
Ｌ回路に入力されることによるＰＬＬ回路から出力され
るクロック・パルスの周波数が異常に高くなって、コイ
ル駆動回路のスイッチング・タイミングが異常となっ
て、正常なセンサレス・モータの回転動作が得られなく
なる点を解決したセンサレス・モータの駆動装置が開示
されている。
（以下、第２従来例という）には、２相センサレス・モ
ータをＰＷＭ制御を行った場合に、電源に発生するノイ
ズがセンサレス・モータのコイルが発生する逆起電圧に
重畳され、逆起電圧のゼロクルス点の検出が正常に行わ
れない点、およびノイズに起因するゼロクロス点がＰＬ
Ｌ回路に入力されることによるＰＬＬ回路から出力され
るクロック・パルスの周波数が異常に高くなって、コイ
ル駆動回路のスイッチング・タイミングが異常となっ
て、正常なセンサレス・モータの回転動作が得られなく
なる点を解決したセンサレス・モータの駆動装置が開示
されている。
【００１１】この第２従来例の場合には、複数のセンサ
レス・モータ・コイルの両端の電圧のゼロクロス点を比
較回路で検出し、その検出されたゼロクロス点に基づい
て、ゼロクロス点に同期して生成されたクロック・パル
スとゼロクロス点とに基づいてタイミング信号を活性化
し、検出されたゼロクロス点に基づきタイミング信号を
不活性化し、タイミング信号に基づき比較回路の出力を
マスクするようにしたものである。
レス・モータ・コイルの両端の電圧のゼロクロス点を比
較回路で検出し、その検出されたゼロクロス点に基づい
て、ゼロクロス点に同期して生成されたクロック・パル
スとゼロクロス点とに基づいてタイミング信号を活性化
し、検出されたゼロクロス点に基づきタイミング信号を
不活性化し、タイミング信号に基づき比較回路の出力を
マスクするようにしたものである。
【００１２】さらに、センサレス・ブラシレス・モータ
の回転子位置信号を簡単、かつ安価にできるセンサレス
・ブラシレス・モータの駆動回路に関して、特開平７−
１２３７７５号公報（以下、第３従来例という）により
開示されている。
の回転子位置信号を簡単、かつ安価にできるセンサレス
・ブラシレス・モータの駆動回路に関して、特開平７−
１２３７７５号公報（以下、第３従来例という）により
開示されている。
【００１３】この第３従来例の場合には、センサレス・
ブラシレス・モータの電機子巻線の各対の相電圧同士を
比較器により比較して、センサレス・ブラシレス・モー
タの回転子位置信号を得るとともに、電機子巻線のそれ
ぞれにフイルタを接続し、各対のフイルタから得られる
相電圧同士を比較器で比較して、回転子位置信号を得る
ようにしたものである。
ブラシレス・モータの電機子巻線の各対の相電圧同士を
比較器により比較して、センサレス・ブラシレス・モー
タの回転子位置信号を得るとともに、電機子巻線のそれ
ぞれにフイルタを接続し、各対のフイルタから得られる
相電圧同士を比較器で比較して、回転子位置信号を得る
ようにしたものである。
【００１４】一方、近年の半導体技術の急速な進歩に伴
い、センサレス・モータ駆動回路も論理回路構成により
センサレス・モータの回転時に発生する逆起電圧信号を
用いて、強制起動と正常起動を行うセンサレス・モータ
駆動回路も実用化されている。
い、センサレス・モータ駆動回路も論理回路構成により
センサレス・モータの回転時に発生する逆起電圧信号を
用いて、強制起動と正常起動を行うセンサレス・モータ
駆動回路も実用化されている。
【００１５】この種のセンサレス・モータ駆動回路に関
しては、前記第１ないし第３従来例の場合には、いずれ
も開示がなされていないが、例えば、図６および図７に
示すようなセンサレス・モータ駆動回路用論理回路が知
られている。
しては、前記第１ないし第３従来例の場合には、いずれ
も開示がなされていないが、例えば、図６および図７に
示すようなセンサレス・モータ駆動回路用論理回路が知
られている。
【００１６】この図６は、このセンサレス・モータ駆動
回路用論理回路のブロック図であり、図７はその詳細な
回路図である。
回路用論理回路のブロック図であり、図７はその詳細な
回路図である。
【００１７】まず、図１に示すように、従来のセンサレ
ス・モータ駆動回路用論理回路の構成は、逆起電圧発生
信号Backemf sxが選択制御入力され、センサレス・モー
タの強制起動あるいは正常起動論理のうちの一つの論理
を選択する強制起動／正常起動論理選択器１０と、クロ
ック信号、リセット信号および前記強制起動／正常起動
論理選択器１０から出力される選択信号が入力され、回
路内部のカウンタを通じてセンサレス・モータの停止時
に強制起動のための論理信号を発生させてセンサレス・
モータ駆動回路に出力する強制起動論理回路２０と、セ
ンサレス・モータの回転時に発生する逆起電圧信号UCO
M,VCOM,WCOMと前記強制起動／正常起動論理選択器１０
から出力される選択信号が入力され、回路内部に含まれ
る比較器を通じてセンサレス・モータの正常回転の際続
けて回転させるための論理信号を発生させてセンサレス
・モータ駆動回路に出力する正常起動論理回路３０と、
からなる。
ス・モータ駆動回路用論理回路の構成は、逆起電圧発生
信号Backemf sxが選択制御入力され、センサレス・モー
タの強制起動あるいは正常起動論理のうちの一つの論理
を選択する強制起動／正常起動論理選択器１０と、クロ
ック信号、リセット信号および前記強制起動／正常起動
論理選択器１０から出力される選択信号が入力され、回
路内部のカウンタを通じてセンサレス・モータの停止時
に強制起動のための論理信号を発生させてセンサレス・
モータ駆動回路に出力する強制起動論理回路２０と、セ
ンサレス・モータの回転時に発生する逆起電圧信号UCO
M,VCOM,WCOMと前記強制起動／正常起動論理選択器１０
から出力される選択信号が入力され、回路内部に含まれ
る比較器を通じてセンサレス・モータの正常回転の際続
けて回転させるための論理信号を発生させてセンサレス
・モータ駆動回路に出力する正常起動論理回路３０と、
からなる。
【００１８】次に、このような従来のセンサレス・モー
タ駆動回路用論理回路の動作について説明する。
タ駆動回路用論理回路の動作について説明する。
【００１９】図７の詳細な回路図に示すように、強制起
動論理回路２０内にあるＤフリップ・フロップはリセッ
ト信号reset によって出力端子ＱＡ，ＱＢが初期化さ
れ、内部発振器信号clock をクロック信号に入力され、
決まった順次論理によってセンサレス・モータ停止時に
強制起動せるための信号を順次発生させる。
動論理回路２０内にあるＤフリップ・フロップはリセッ
ト信号reset によって出力端子ＱＡ，ＱＢが初期化さ
れ、内部発振器信号clock をクロック信号に入力され、
決まった順次論理によってセンサレス・モータ停止時に
強制起動せるための信号を順次発生させる。
【００２０】さらに、前記正常起動論理回路３０内にあ
る比較器を通じてセンサレス・モータから発生された逆
起電圧の比較された値を有し、センサレス・モータの正
常運転の際、継続的に回転させるための論理信号を順次
発生させる。
る比較器を通じてセンサレス・モータから発生された逆
起電圧の比較された値を有し、センサレス・モータの正
常運転の際、継続的に回転させるための論理信号を順次
発生させる。
【００２１】前記従来のセンサレス・モータ駆動回路用
論理回路のタイミング図が図８に示されている。
論理回路のタイミング図が図８に示されている。
【００２２】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のセンサレス・モータ駆動回路用論理回路は、
前述したように、強制起動論理と正常起動論理とに二元
化されており、回路が複雑で、論理ゲート数が多くな
り、それに伴い、消費電力が大きく、ひいては、集積回
路が大きくなるという課題があった。
うな従来のセンサレス・モータ駆動回路用論理回路は、
前述したように、強制起動論理と正常起動論理とに二元
化されており、回路が複雑で、論理ゲート数が多くな
り、それに伴い、消費電力が大きく、ひいては、集積回
路が大きくなるという課題があった。
【００２３】
【課題を解決するための手段】前記課題を解決するため
に、本発明のセンサレス・モータ駆動回路用論理回路
は、同一構成をなす第１ないし第３比較器でセンサレス
・モータの回転時に発生する各逆起電圧信号を比較す
る。
に、本発明のセンサレス・モータ駆動回路用論理回路
は、同一構成をなす第１ないし第３比較器でセンサレス
・モータの回転時に発生する各逆起電圧信号を比較す
る。
【００２４】また、第１ないし第３遅延手段はカウンタ
を構成し、第１ないし第３選択手段のうちの第３選択手
段の反転出力、第１選択手段と第２選択手段の出力をそ
れぞれ入力してクロック信号の到来ごとにカウントして
センサレス・モータの停止時に強制起動のための論理信
号を順次発生する。
を構成し、第１ないし第３選択手段のうちの第３選択手
段の反転出力、第１選択手段と第２選択手段の出力をそ
れぞれ入力してクロック信号の到来ごとにカウントして
センサレス・モータの停止時に強制起動のための論理信
号を順次発生する。
【００２５】第１ないし第３比較器の出力を第１ないし
第３選択手段の０入力に入力し、第１ないし第３遅延手
段の出力を１入力に入力し、第１ないし第３遅延手段の
出力の反転出力を２入力に入力するとともに、逆起電圧
発生信号を選択入力に入力し、この入力に応じて各選択
手段は三つの入力のうちの一つを選択して出力し、その
反転信号を発生させることにより、それぞれ第１ないし
第３選択手段は二つの最終的な論理信号を発生させるこ
とを特徴としている。
第３選択手段の０入力に入力し、第１ないし第３遅延手
段の出力を１入力に入力し、第１ないし第３遅延手段の
出力の反転出力を２入力に入力するとともに、逆起電圧
発生信号を選択入力に入力し、この入力に応じて各選択
手段は三つの入力のうちの一つを選択して出力し、その
反転信号を発生させることにより、それぞれ第１ないし
第３選択手段は二つの最終的な論理信号を発生させるこ
とを特徴としている。
【００２６】
【発明の実施の形態】本発明によれば、第３選択手段の
反転出力、第１選択手段と第２選択手段の出力をそれぞ
れ第１ないし第３遅延手段に入力して、クロック信号ご
とにカウントし、センサレレス・モータの停止時に強制
起動のための論理信号を順次発生し、第１ないし第３選
択手段により第１ないし第３遅延手段の出力を選択して
第１ないし第３の選択手段からそれぞれ二つの論理信号
を発生させる。
反転出力、第１選択手段と第２選択手段の出力をそれぞ
れ第１ないし第３遅延手段に入力して、クロック信号ご
とにカウントし、センサレレス・モータの停止時に強制
起動のための論理信号を順次発生し、第１ないし第３選
択手段により第１ないし第３遅延手段の出力を選択して
第１ないし第３の選択手段からそれぞれ二つの論理信号
を発生させる。
【００２７】以下、本発明のセンサレス・モータ駆動回
路用論理回路の好適な実施の形態について添付図面に基
づいて説明する。図１は、本発明の好適な実施の形態の
構成を示すブロック図である。
路用論理回路の好適な実施の形態について添付図面に基
づいて説明する。図１は、本発明の好適な実施の形態の
構成を示すブロック図である。
【００２８】また、図２は、図１における選択手段とし
ての第１ないし第３マルチプレクサ７ないし９をまとめ
て取り出して示したブロック図であり、図３は図１の第
１マルチプレクサ７の内部構成を詳細に示す回路図であ
る。
ての第１ないし第３マルチプレクサ７ないし９をまとめ
て取り出して示したブロック図であり、図３は図１の第
１マルチプレクサ７の内部構成を詳細に示す回路図であ
る。
【００２９】まず、この図１および図２を参照して説明
する。それぞれこの実施の形態においては、同一に構成
された第１ないし第３比較器１，２，３と、遅延手段と
しての第１ないし第３Ｄフリップ・フロップ４，５，６
および選択手段としての第１ないし第３マルチプレクサ
７，８，９とから構成されている。
する。それぞれこの実施の形態においては、同一に構成
された第１ないし第３比較器１，２，３と、遅延手段と
しての第１ないし第３Ｄフリップ・フロップ４，５，６
および選択手段としての第１ないし第３マルチプレクサ
７，８，９とから構成されている。
【００３０】これらのうちの前記第１ないし第３比較器
１，２，３には図示しないセンサレス・モータの回転時
にロータの回転磁界によりセンサレス・モータ・コイル
に誘起される逆起電圧信号Ｕ，Ｖ，Ｗが入力されて、こ
の逆起電圧の比較された信号（UCOM,VCOM,WCOM）が出力
され、この出力が第１ないし第３選択回路７，８，９の
０入力端に入力されるようになっている。
１，２，３には図示しないセンサレス・モータの回転時
にロータの回転磁界によりセンサレス・モータ・コイル
に誘起される逆起電圧信号Ｕ，Ｖ，Ｗが入力されて、こ
の逆起電圧の比較された信号（UCOM,VCOM,WCOM）が出力
され、この出力が第１ないし第３選択回路７，８，９の
０入力端に入力されるようになっている。
【００３１】また、第１ないし第３Ｄフリップ・フロッ
プ４、５、６のうち、第１Ｄフリップ・フロップ４の入
力端Ｄ１には、第３マルチプレクサ９の反転出力Out A
（図２参照）が入力されるようになっている。
プ４、５、６のうち、第１Ｄフリップ・フロップ４の入
力端Ｄ１には、第３マルチプレクサ９の反転出力Out A
（図２参照）が入力されるようになっている。
【００３２】第２Ｄフリップ・フロップ５の入力端Ｄ２
には、第１マルチプレクサ７の出力Out A が入力される
ようになっている。
には、第１マルチプレクサ７の出力Out A が入力される
ようになっている。
【００３３】第３Ｄフリップ・フロップ６の入力端Ｄ３
には、第２マルチプレクサ８の出力Out A が入力される
ようになっている。
には、第２マルチプレクサ８の出力Out A が入力される
ようになっている。
【００３４】第１ないし第３フリップ・フロップ４，
５，６の各クロック入力端ＣＫには、クロック信号cloc
k が入力されるようになっているとともに、第１ないし
第３Ｄフリップ・フロップ４，５，６の各リセット入力
端Ｒには、リセット信号resetが入力されるようになっ
ており、この第１ないし第３フリップ・フロップ４，
５，６によりカウンタを構成している前記第１ないし第
３フリップ・フロップ４，５，６の出力Ｑ１，Ｑ２，Ｑ
３はそれぞれ第１ないし第３マルチプレクサ７，８，９
の各１入力端に入力するようになっている。
５，６の各クロック入力端ＣＫには、クロック信号cloc
k が入力されるようになっているとともに、第１ないし
第３Ｄフリップ・フロップ４，５，６の各リセット入力
端Ｒには、リセット信号resetが入力されるようになっ
ており、この第１ないし第３フリップ・フロップ４，
５，６によりカウンタを構成している前記第１ないし第
３フリップ・フロップ４，５，６の出力Ｑ１，Ｑ２，Ｑ
３はそれぞれ第１ないし第３マルチプレクサ７，８，９
の各１入力端に入力するようになっている。
【００３５】前記第１ないし第３フリップ・フロップ
４，５，６の出力Ｑ１バー、Ｑ２バー、Ｑ３バーはそれ
ぞれ第１ないし第３マルチプレクサ７，８，９の各２入
力端に接続されている。
４，５，６の出力Ｑ１バー、Ｑ２バー、Ｑ３バーはそれ
ぞれ第１ないし第３マルチプレクサ７，８，９の各２入
力端に接続されている。
【００３６】第１ないし第３マルチプレクサ７，８，９
の各選択入力端には、センサレス・モータの回転時にロ
ータの回転磁界によりセンサレス・モータ・コイルに誘
起される逆起電圧発生信号ＳＸが選択入力信号として入
力されるようになっている。
の各選択入力端には、センサレス・モータの回転時にロ
ータの回転磁界によりセンサレス・モータ・コイルに誘
起される逆起電圧発生信号ＳＸが選択入力信号として入
力されるようになっている。
【００３７】第１マルチプレクサ７は、この選択入力信
号に応じて、第１比較器１の出力、第１Ｄフリップ・フ
ロップ４の出力Ｑ１，Ｑ１バーの三つの出力のうちの一
つの出力を選択して入力し、出力Out A を出力し、その
反転信号Out B を発生させることにより、二つの論理信
号を発生させるようになっている。
号に応じて、第１比較器１の出力、第１Ｄフリップ・フ
ロップ４の出力Ｑ１，Ｑ１バーの三つの出力のうちの一
つの出力を選択して入力し、出力Out A を出力し、その
反転信号Out B を発生させることにより、二つの論理信
号を発生させるようになっている。
【００３８】同様にして、第２マルチプレクサ８は、前
記選択入力信号が入力されることにより、この選択入力
信号に応じて、第２比較器２の出力、第２Ｄフリップ・
フロップ５の出力Ｑ２，Ｑ２バーの三つの出力のうちの
一つの出力を選択して入力し、出力Out A を出力し、そ
の反転信号Out B を発生させることにより、二つの論理
信号を発生させるようになっている。
記選択入力信号が入力されることにより、この選択入力
信号に応じて、第２比較器２の出力、第２Ｄフリップ・
フロップ５の出力Ｑ２，Ｑ２バーの三つの出力のうちの
一つの出力を選択して入力し、出力Out A を出力し、そ
の反転信号Out B を発生させることにより、二つの論理
信号を発生させるようになっている。
【００３９】さらに、全く同様にして、第３マルチプレ
クサ９は、前記選択入力信号が入力されることにより、
この選択入力信号に応じて、第３比較器３の出力、第３
Ｄフリップ・フロップ６の出力Ｑ３，Ｑ３バーの三つの
出力のうちの一つの出力を選択して入力し、出力Out A
を出力し、その反転信号Out B を発生させることによ
り、二つの論理信号を発生させるようになっている。
クサ９は、前記選択入力信号が入力されることにより、
この選択入力信号に応じて、第３比較器３の出力、第３
Ｄフリップ・フロップ６の出力Ｑ３，Ｑ３バーの三つの
出力のうちの一つの出力を選択して入力し、出力Out A
を出力し、その反転信号Out B を発生させることによ
り、二つの論理信号を発生させるようになっている。
【００４０】次に、図３に示す第１マルチプレクサ７の
構成について説明する。この図３では、第１マルチプレ
クサ７の説明であるが、第２、第３マルチプレクサ８，
９の構成も全く同様である。
構成について説明する。この図３では、第１マルチプレ
クサ７の説明であるが、第２、第３マルチプレクサ８，
９の構成も全く同様である。
【００４１】第１マルチプレクサ７は、前記逆起電圧の
比較された信号UCOMと前記逆起電圧発生信号ＳＸをそれ
ぞれ反転させて出力するインバータINV1,INV2 と、前記
第１Ｄフリップ・フロップ４の出力Ｑ１の前記逆起電圧
発生信号ＳＸが入力され、論理積を行うアンドゲートAN
D1、前記インバータINV1の出力と前記逆起電圧の比較さ
れた信号UCOMが入力され、論理積を行うアンドゲートAN
D2と、前記インバータINV1,INV2 の出力が入力され、論
理積を行うアンドゲートAND3と、前記逆起電圧発生信号
ＳＸと前記第１Ｄフリップ・フロップ４の反転出力１が
入力され、論理積を行うアンドゲートAND4と、前記アン
ドゲートAND1,AND2 の出力が入力され、論理和を行うオ
アゲートOR1と、前記アンドゲートAND3，AND4の出力が
入力され、論理和を行うオアゲートOR2と、から構成さ
れる。
比較された信号UCOMと前記逆起電圧発生信号ＳＸをそれ
ぞれ反転させて出力するインバータINV1,INV2 と、前記
第１Ｄフリップ・フロップ４の出力Ｑ１の前記逆起電圧
発生信号ＳＸが入力され、論理積を行うアンドゲートAN
D1、前記インバータINV1の出力と前記逆起電圧の比較さ
れた信号UCOMが入力され、論理積を行うアンドゲートAN
D2と、前記インバータINV1,INV2 の出力が入力され、論
理積を行うアンドゲートAND3と、前記逆起電圧発生信号
ＳＸと前記第１Ｄフリップ・フロップ４の反転出力１が
入力され、論理積を行うアンドゲートAND4と、前記アン
ドゲートAND1,AND2 の出力が入力され、論理和を行うオ
アゲートOR1と、前記アンドゲートAND3，AND4の出力が
入力され、論理和を行うオアゲートOR2と、から構成さ
れる。
【００４２】次に、以上のように構成されるこの実施の
形態の動作についてセンサレス・モータの強制起動の場
合と正常起動の場合とに分けて説明する。
形態の動作についてセンサレス・モータの強制起動の場
合と正常起動の場合とに分けて説明する。
【００４３】まず、強制起動の場合について、図４のタ
イミング・チャートを参照して説明する。この図４は、
センサレス・モータが逆起電圧を発生していない場合の
第１ないし第３Ｄフリップ・フロップ４，５，６で構成
されているカウンタによって発生される論理信号のタイ
ミング・チャートである。
イミング・チャートを参照して説明する。この図４は、
センサレス・モータが逆起電圧を発生していない場合の
第１ないし第３Ｄフリップ・フロップ４，５，６で構成
されているカウンタによって発生される論理信号のタイ
ミング・チャートである。
【００４４】第１ないし第３Ｄフリップ・フロップ４，
５，６のリセット入力端Ｒに入力されるリセット信号re
set によって、この第１ないし第３Ｄフリップ・フロッ
プ４，５，６の各出力信号が初期化され、クロック信号
clock が各第１ないし第３Ｄフリップ・フロップ４，
５，６のクロック入力端ＣＫに入力される。
５，６のリセット入力端Ｒに入力されるリセット信号re
set によって、この第１ないし第３Ｄフリップ・フロッ
プ４，５，６の各出力信号が初期化され、クロック信号
clock が各第１ないし第３Ｄフリップ・フロップ４，
５，６のクロック入力端ＣＫに入力される。
【００４５】このクロック信号clock の立ち下がりエッ
ジで第１ないし第３Ｄフリップ・フロップ４，５，６の
出力Ｑ１，Ｑ２，Ｑ３とその反転された出力Ｑ１バー、
Ｑ２バー、Ｑ３バーが論理信号として出力する。
ジで第１ないし第３Ｄフリップ・フロップ４，５，６の
出力Ｑ１，Ｑ２，Ｑ３とその反転された出力Ｑ１バー、
Ｑ２バー、Ｑ３バーが論理信号として出力する。
【００４６】ここで、センサレス・モータの逆起電圧が
ない場合、すなわち、センサレス・モータが停止してい
ると、逆起電圧発生信号ＳＸは「ハイ」になる。
ない場合、すなわち、センサレス・モータが停止してい
ると、逆起電圧発生信号ＳＸは「ハイ」になる。
【００４７】逆起電圧がある場合、すなわち、センサ・
レス・モータが回転していると、逆起電圧発生信号ＳＸ
は「ロー」になる。
レス・モータが回転していると、逆起電圧発生信号ＳＸ
は「ロー」になる。
【００４８】逆起電圧がない場合（逆起電圧発生信号Ｓ
Ｘ＝ハイの場合）、すなわち、センサレス・モータの強
制起動が求められる場合、第１ないし第３マルチプレク
サ７，８，９はそれぞれ第１ないし第３Ｄフリップ・フ
ロップ４，５，６で構成されるカウンタの出力信号、す
なわち、出力Ｑ１，Ｑ２，Ｑ３とその反転された出力Ｑ
１バー、Ｑ２バー、Ｑ３バーを選択することにより、図
４に示すように、第１ないし第３マルチプレクサ７，
８，９からそれぞれ、互いに「ハイ」と「ロー」が逆の
関係にある論理出力Ｗ２とＶ２、Ｕ２とＶ１、Ｕ１とＷ
１を発生する。
Ｘ＝ハイの場合）、すなわち、センサレス・モータの強
制起動が求められる場合、第１ないし第３マルチプレク
サ７，８，９はそれぞれ第１ないし第３Ｄフリップ・フ
ロップ４，５，６で構成されるカウンタの出力信号、す
なわち、出力Ｑ１，Ｑ２，Ｑ３とその反転された出力Ｑ
１バー、Ｑ２バー、Ｑ３バーを選択することにより、図
４に示すように、第１ないし第３マルチプレクサ７，
８，９からそれぞれ、互いに「ハイ」と「ロー」が逆の
関係にある論理出力Ｗ２とＶ２、Ｕ２とＶ１、Ｕ１とＷ
１を発生する。
【００４９】次に、センサレス・モータから逆起電圧が
発生されている場合（逆起電圧発生信号ＳＸ＝ローの場
合）、すなわち、センサレス・モータの正常な起動が求
められる場合の動作について図５のタイミング・チャー
トを参照して説明する。
発生されている場合（逆起電圧発生信号ＳＸ＝ローの場
合）、すなわち、センサレス・モータの正常な起動が求
められる場合の動作について図５のタイミング・チャー
トを参照して説明する。
【００５０】この図５は、第１〜第３比較器１．２．３
の出力とその比較器の出力を選択して論理信号を発生さ
せる第１ないし第３マルチプレクサ７、８、９の出力信
号のタイミング・チャートである。
の出力とその比較器の出力を選択して論理信号を発生さ
せる第１ないし第３マルチプレクサ７、８、９の出力信
号のタイミング・チャートである。
【００５１】このセンサレス・モータの正常な起動が求
められる場合は、第１ないし第３マルチプレクサ７，
８，９は第１ないし第３比較器１，２，３の出力、すな
わち信号UCOM,VCOM,WCOMを選択することにより、第１な
いし第３Ｄフリップ・フロップ４，５，６で構成された
カウンタの信号に関係なのない信号Ｗ２とＶ２，Ｕ２と
Ｖ１，Ｕ１とＷ１が出力される。
められる場合は、第１ないし第３マルチプレクサ７，
８，９は第１ないし第３比較器１，２，３の出力、すな
わち信号UCOM,VCOM,WCOMを選択することにより、第１な
いし第３Ｄフリップ・フロップ４，５，６で構成された
カウンタの信号に関係なのない信号Ｗ２とＶ２，Ｕ２と
Ｖ１，Ｕ１とＷ１が出力される。
【００５２】なお、図２に示すマルチプレクサの真理値
とブルー（Bookean ）代数式は次の表（１）と（１）
式、（２）式に示すようになる。
とブルー（Bookean ）代数式は次の表（１）と（１）
式、（２）式に示すようになる。
【００５３】 Out A ＝Ｑ１・ＳＸバー・UCOM・・・・・・・・・・・・（１） Out B ＝UCOMバー・ＳＸバー＋ＳＸ・Ｑ１バー・・・・・（２）
【００５４】
【発明の効果】以上のように、本発明によれば、センサ
レス・モータの停止時にカウンタを構成する第１ないし
第３遅延手段のうち、第１遅延手段は第３選択手段の出
力を入力し、第２遅延手段は第１選択手段の出力を入力
し、第３遅延手段は第２選択手段の出力を入力し、強制
起動のための論理信号を順次第１ないし第３遅延手段で
発生させ、選択信号の入力に応じて第１ないし第３選択
手段により第１ないし第３遅延手段の出力を選択して各
二つの論理信号を発生させるようにしたので、回路構成
を簡単にして単一化することができ、したがって、消費
電力の削減が可能となる。
レス・モータの停止時にカウンタを構成する第１ないし
第３遅延手段のうち、第１遅延手段は第３選択手段の出
力を入力し、第２遅延手段は第１選択手段の出力を入力
し、第３遅延手段は第２選択手段の出力を入力し、強制
起動のための論理信号を順次第１ないし第３遅延手段で
発生させ、選択信号の入力に応じて第１ないし第３選択
手段により第１ないし第３遅延手段の出力を選択して各
二つの論理信号を発生させるようにしたので、回路構成
を簡単にして単一化することができ、したがって、消費
電力の削減が可能となる。
【図１】本発明のセンサレス・モータ駆動回路用論理回
路の一実施の形態の構成を示すブロック図。
路の一実施の形態の構成を示すブロック図。
【図２】図１のセンサレス・モータ駆動回路用論理回路
の一実施の形態における第１ないし第３マルチプレクサ
をまとめて示すブロック図。
の一実施の形態における第１ないし第３マルチプレクサ
をまとめて示すブロック図。
【図３】図１のセンサレス・モータ駆動回路用論理回路
の一実施の形態における第１マルチプレクサの内部の詳
細な構成を示す回路図。
の一実施の形態における第１マルチプレクサの内部の詳
細な構成を示す回路図。
【図４】図１のセンサレス・モータ駆動回路用論理回路
によるセンサレス・モータの強制起動時の動作を説明す
るためのタイミング・チャート。
によるセンサレス・モータの強制起動時の動作を説明す
るためのタイミング・チャート。
【図５】図１のセンサレス・モータ駆動回路用論理回路
によるセンサレス・モータの正常起動時の動作を説明す
るためのタイミング・チャート。
によるセンサレス・モータの正常起動時の動作を説明す
るためのタイミング・チャート。
【図６】従来のセンサレス・モータ駆動回路用論理回路
のブロック図。
のブロック図。
【図７】図６のセンサレス・モータ駆動回路用論理回路
の詳細名構成を示す回路図。
の詳細名構成を示す回路図。
【図８】図６のセンサレス・モータ駆動回路用論理回路
の動作を説明するためのタイミング・チャート。
の動作を説明するためのタイミング・チャート。
１ 第１比較器 ２ 第２比較器 ３ 第３比較器 ４ 第１Ｄフリップ・フロップ ５ 第２Ｄフリップ・フロップ ６ 第３Ｄフリップ・フロップ ７ 第１マルチプレクサ ８ 第２マルチプレクサ ９ 第３マルチプレクサ AND1〜AND3 アンドゲート INB1,INV2 インバータ OR1,OR2 オアゲート
Claims (4)
- 【請求項１】 それぞれ同一に構成された第１ないし第
３比較手段、第１ないし第３遅延手段および第１ないし
第３選択手段からなり、 前記第１ないし第３比較手段は、センサレス・モータの
回転時に発生する各逆起電圧信号が入力されて逆起電圧
の比較された値を出力し、 前記第１ないし第３遅延手段には、前記第３選択手段の
反転出力、前記第１選択手段の出力、前記第２選択手段
の出力がそれぞれ入力され、ロック信号とリセット信号
とが各クロック入力とリセット入力とに入力され、クロ
ック信号とリセット信号とが各クロック入力とリセット
入力とに入力され、カウンタを構成してセンサレス・モ
ータの停止時に強制起動のための論理信号を順次発生さ
せ、 前記第１ないし第３選択手段は、前記第１ないし第３比
較手段の出力をそれぞれ０入力にされ、前記第１ないし
第３遅延手段の出力をそれぞれ１入力、その反転出力を
それぞれ２入力にされ、逆起電圧発生信号を各選択的に
入力され、選択入力信号に応じて三つの入力のうち一つ
の入力を選択して出力し、その反転信号を発生させるこ
とにより、それぞれ二つの最終的な論理信号を発生させ
るように構成されていることを特徴とするセンサレス・
モータ駆動回路用論理回路。 - 【請求項２】 請求項１記載のセンサレス・モータ駆動
回路用論理回路において、 前記第１ないし第３遅延手段は、Ｄフリップ・フロップ
からなることを特徴とするセンサレス・モータ駆動回路
用論理回路。 - 【請求項３】 請求項１記載のセンサレス・モータ駆動
回路用論理回路において、 前記第１ないし第３選択手段は、逆起電圧発生信号を各
選択入力に入力されて選択入力にしたがいセンサレス・
モータの停止時とセンサレス・モータの回転時を識別す
る機能を有するマルチプレクサからなることを特徴とす
るセンサレス・モータ駆動回路用論理回路。 - 【請求項４】 請求項３記載のセンサレス・モータ駆動
回路用論理回路において、 前記マルチプレクサは、前記逆起電圧の比較された信号
と前記逆起電圧発生信号がそれぞれ入力されて反転させ
て出力する第１、第２のインバータと、 前記遅延手段の出力と前記逆起電圧発生信号とを入力し
て、論理積を行う第１論理積手段と、 前記第１インバータの出力と前記逆起電圧の比較された
信号とを入力して、論理積を行う第２論理積手段と、 前記第１インバータと第２インバータの出力とを入力し
て、論理積を行う第３論理積手段と、 前記逆起電圧発生信号と前記遅延手段の反転信号を入力
して論理積を行う第４論理積手段と、 前記第１、第２論理積手段の出力を入力して、論理和を
行う第１論理和手段と、 前記第３、第４論理積手段の出力を入力して論理和を行
う第２論理和手段とからなるセンサレス・モータ駆動回
路用論理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950022856A KR0139980B1 (ko) | 1995-07-28 | 1995-07-28 | 센서리스 모터 구동 회로 구현을 위한 논리 회로 |
| KR95-22856 | 1995-07-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0947077A true JPH0947077A (ja) | 1997-02-14 |
Family
ID=19422016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8095175A Ceased JPH0947077A (ja) | 1995-07-28 | 1996-04-17 | センサレス・モータ駆動回路用論理回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0947077A (ja) |
| KR (1) | KR0139980B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101664693B1 (ko) * | 2015-05-26 | 2016-10-11 | 서강대학교산학협력단 | 브러쉬리스 직류모터의 로직 컨트롤러 및 이를 이용한 브러쉬리스 직류모터의 구동부 제어방법 |
| CN108682383A (zh) * | 2018-06-15 | 2018-10-19 | 东莞阿尔泰显示技术有限公司 | 一种led显示屏的保护电路及其控制方法 |
-
1995
- 1995-07-28 KR KR1019950022856A patent/KR0139980B1/ko not_active Expired - Lifetime
-
1996
- 1996-04-17 JP JP8095175A patent/JPH0947077A/ja not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101664693B1 (ko) * | 2015-05-26 | 2016-10-11 | 서강대학교산학협력단 | 브러쉬리스 직류모터의 로직 컨트롤러 및 이를 이용한 브러쉬리스 직류모터의 구동부 제어방법 |
| CN108682383A (zh) * | 2018-06-15 | 2018-10-19 | 东莞阿尔泰显示技术有限公司 | 一种led显示屏的保护电路及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008892A (ko) | 1997-02-24 |
| KR0139980B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0429412B1 (en) | Controlling a multiphase brushless motor without position sensors for the rotor, using a system of digital filtering | |
| US6512342B2 (en) | Brushless motor driving device | |
| JPH01501914A (ja) | 直流電圧網における多相同期モータを作動するための回路装置 | |
| JPH0947077A (ja) | センサレス・モータ駆動回路用論理回路 | |
| JP2621633B2 (ja) | ステッピングモータ制御回路 | |
| JP2001136778A (ja) | センサレスモータの回転子位置検出方法及び検出装置 | |
| JP3363833B2 (ja) | Ｆｇ信号発生回路及びこれを有するｂｌｄｃモータ及びｂｌｄｃモータ駆動回路 | |
| US6194861B1 (en) | Circuit and method for sensorless brushless direct current (BLDC) motor | |
| JP2738110B2 (ja) | ブラシレスモータの運転装置 | |
| JP2653586B2 (ja) | ブラシレスｄｃモータ | |
| JPS61135387A (ja) | ブラシレスモ−タ駆動装置 | |
| JPH05219788A (ja) | 高速電動機 | |
| JPS60234494A (ja) | ブラシレス直流モ−タ | |
| US4438381A (en) | Synchronous motor system | |
| RU1774455C (ru) | Вентильный электродвигатель | |
| JP3148601B2 (ja) | ステッピングモータの駆動回路 | |
| JP4136368B2 (ja) | Ｄｃブラシレスモータの並列駆動回路 | |
| JP2910229B2 (ja) | 無整流子直流電動機 | |
| JPH08182391A (ja) | ステッピングモータの駆動回路 | |
| JP2827467B2 (ja) | 無整流子直流電動機 | |
| JP3301756B2 (ja) | 無整流子直流電動機 | |
| JPS61189189A (ja) | 無整流子モ−タ駆動回路 | |
| JPH027895A (ja) | コントロールパルス発生回路 | |
| JPS61135383A (ja) | ブラシレスモ−タ駆動装置 | |
| JPS61135380A (ja) | ブラシレスモ−タ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20050823 |