JPH09502829A - サンプリング回路 - Google Patents

Abstract

(57)【要約】 第１主端子（Ｐ）及びこの第１主端子（Ｐ）と第２主端子（Ｅ）との間に直列に結合させた保持コンデンサ（Ｃ２）及びサンプリングスイッチ（Ｓ２）を具えているサンプリング回路にて、サンプリングスイッチ（Ｓ２）及び保持コンデンサ（Ｃ２）に直列にコイルと抵抗との並列回路を結合させて、コイル（Ｌ２）と、抵抗（Ｒ４）と、保持コンデンサ（Ｃ２）との組合わせ回路が、サンプリングスイッチ（Ｓ２）の導通時間内にて励振を起こすようにする。

Description

【発明の詳細な説明】 サンプリング回路 本発明は請求の範囲第１項の前文に記載したようなサンプリング回路に関する ものである。 論文“「An improved correlated double sampling circuit for low-noise c harge-coupled devices」,IEEE transactions on circuits and systems，vol. ３７，no．１２，第１５５９〜１５６５頁（１９９０年１２月）”には低雑音電 荷結合デバイス用の従来の相関二重サンプリング回路が記載されている。しかし 、この論文の図２に示されている回路が雑音を充分良好に抑圧するとは思われな い。これと同じことが前記論文の図４に示されている改良回路についても云え、 これら双方の回路では適当な相関二重サンプリング回路に先行する低域通過フィ ルタのＲＣ時定数は雑音を良好に抑圧するのに充分なほどに大きくすることがで きず、これはＲＣ時定数を大きくすると、適当な相関二重サンプリング回路のコ ンデンサを、２つのサンプリング瞬時間のタイムスロット内にてそれらコンデン サの各最終値にまで充電することができないと云う不都合をまねくことになるか らである。相関二重サンプリング回路に先行する低域通過フィルタの時定数か、 又は適当な相関二重サンプリング回路のいずれかのＲＣ時定数を充分大きくして 雑音を満足のゆくように抑圧する場合には、連続するサンプル間の不所望なクロ ストークが発生する。 概説論文“「Charge-coupled device signal Processing models and compari sons」、Journal of Electronics Imaging２（２），１００−１０７（１９９３ 年４月）”に記載されている二重積分技法は極めて良好な雑音パーフォーマンス を呈するが、１ＭＨｚ以上及び実際には約１０ＭＨｚ以上のサンプリング周波数 で二重積分技法に従って作動する回路は製造するのが困難である。従って、例え ば３６ＭＨｚのサンプリング速度を用いる放送用のテレビジョンカメラには二重 積分技法は適用することができない。 本発明の目的は雑音低減能力が改善され、しかも約１０ＭＨｚ以上のサンプリ ング周波数にて作動し得るサンプリング回路を提供することにある。このために 、本発明の第１要点は請求の範囲第１項に記載したようなサンプリング回路にあ る。請求の範囲第４項に記載した本発明の第２要点は、斯様なサンプリング回路 を含むＣＣＤの出力復号化回路にある。本発明の好適例は従属項に記載した通り のものである。 本発明によれば、第１主端子及びこの第１主端子と第２主端子との間に直列に 結合させた保持コンデンサ及びサンプリングスイッチを具えているサンプリング 回路にて、サンプリングスイッチ及び保持コンデンサに直列にコイルと抵抗との 並列回路を結合させて、コイルと、抵抗と、保持コンデンサとの組合わせ回路が サンプリングスイッチの導通時間内にて励振を起こすようにする。コイルと抵抗 との並列回路を付加することにより、このＬＲ並列回路がＬＣＲ回路に励振をも たらし、これにより保持コンデンサ間の電圧がサンプリングスイッチの開放瞬時 における正当な時間に保持コンデンサの最終値に達するようになるため、連続す るサンプル間の不所望なクロストークが生じなくなると云う利点がある。 なお、特願平３−２０３，８９９号公報には、ダイオードブリッジの出力端子 と、コンデンサ及び抵抗の共通接続点との間にコイルを接続して、上限周波数を 高めてサンプリングの感度を改善するようにした高速サンプリング回路が開示さ れている。コイル及びコンデンサは、これらが必要な周波数帯域のほぼ上限周波 数にて共振するように選択されている。しかし、この公報にはコイルの挿入によ ってサンプリング回路の雑音特性を改善し得ることについては全く示唆されてい ない。なお、本発明を例えばＣＣＤ出力回路に適用するに当り、サンプリング周 波数は、当業者がサンプリング周波数のさらなる増大を可能にする技法を探索し なければならない程に高くする必要はない。 以下図面につき本発明を説明する。 なお、図面中： 図１は本発明による付加コイルを持たない相関二重サンプリング回路を示し； 図２は図１の回路の入力端子に供給するＣＣＤにより発生させた入力信号を示 し； 図３は本発明によるサンプリング回路の実施例を示し； 図４はＣＣＤカメラに使用するのが特に好適な他のサンプリング回路を示し； 図５はさらに別のサンプリング回路を示す。 図１は、「IEEE transactions on circuits and systems，vol．３７，no．１ ２第１５５９〜１５６５頁（１９９０年１２月）」の論文の図２ａに示されてい るものにほぼ相当する従来の相関二重サンプリング回路を示す。入力端子Ｅ′（ 第２主端子Ｅ′）の入力信号ＩはコンデンサＣ１を介してバッファ増幅器Ｂ１の 入力端子に供給される。このバッファ増幅器Ｂ１の入力端子は、抵抗Ｒ１とスイ ッチＳ１との直列回路を経て大地（第１主端子Ｐ′）に接続されている。抵抗Ｒ １はスイッチＳ１の抵抗に相当し；この抵抗Ｒ１には追加の直列抵抗を含めるこ とができる。バッファ増幅器Ｂ１の出力端子（第１主端子Ｐ）は、サンプリング スイッチＳ２と抵抗Ｒ２との直列回路を経てバッファ増幅器Ｂ２の入力端子に接 続されている。抵抗Ｒ２はサンプリングスイッチＳ２の抵抗に相当し；この抵抗 Ｒ２には追加の直列抵抗を含めることができる。バッファ増幅器Ｂ２の入力端子 は保持コンデンサＣ２を経て大地（第２主端子Ｅ）に接続されている。バッファ 増幅器Ｂ２の出力端子は出力信号Ｏを供給する。 図２は電荷結合デバイス（ＣＣＤ）イメージセンサ（図示せず）の出力信号Ｉ を概略的に示したものであり、この出力信号は雑音を含んでいる。図２のＣＣＤ 出力信号を図１に示す回路に入力させる。ＣＣＤ出力信号のリセット期間である ＴＲ０，ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４，----の期間中はスイッチＳ１を閉じ て、コンデンサＣ１をスイッチＳ１及び抵抗Ｒ１を通る入力信号のリセットレベ ルに充電する。この入力信号のリセットレベルは広帯域の熱雑音、低周波１／ｆ 雑音及びリセット雑音成分を含んでおり、このような雑音成分はサンプル毎にス テップ状に変化し、しかもこの雑音成分はＣＣＤセンサ内の出力段にてリセット レベルに内部的に加えられる。リセット期間ＴＲ０，ＴＲ１，ＴＲ２，ＴＲ３， ＴＲ４，----の終了時にはスイッチＳ１を開き、入力信号Ｉの信号期間であるＴ Ｓ０，ＴＳ１，ＴＳ２，ＴＳ３，ＴＳ４，----の期間中、サンプリングスイッチ Ｓ２を閉じるようにする。回路の第１主端子Ｐには、入力電圧Ｉからコンデンサ Ｃ１における電圧（保持リセットレベル）を差引いた電圧に相当する電圧が得ら れる。この際、保持コンデンサＣ２は抵抗Ｒ２を経て第１主端子Ｐにおける電圧 に充電される。その後にサンプリングスイッチＳ２を開放させる。次のリセット 期間にスイッチＳ１を再び閉じるようにして、上述したような作動を繰り返すよ うにする。従って、第１主端子Ｐの左側における回路構成素子がクランプ回路、 即ちリセットレベルＶＲ０，ＶＲ１，ＶＲ２，ＶＲ３，ＶＲ４，----をサンプル し、且つ保持する回路を形成し、又第１主端子Ｐの右側における回路構成素子が 信号レベルＶＳ０，ＶＳ１，ＶＳ２，ＶＳ３，----を発生する適当なサンプルホ ールド回路を形成することは明らかである。図１からクランプ回路は、基準電位 点（Ｐ′，Ｅ）と信号入力端子（Ｅ′，Ｐ）とを入れ替えれば、基本的にサンプ リング回路と同じ回路であることも明らかである。 図３は本発明によるサンプリング回路の実施例を示す。コイルＬ１及びＬ２を （それぞれ並列抵抗Ｒ３及びＲ４と一緒に）スイッチＳ１及びＳ２にそれぞれ直 列に挿入する。これにより、各スイッチＳ１及びＳ２が導通している期間中、Ｌ ＣＲ回路を励振させて、良好な雑音パーフォーマンスに必要とされる大きな時定 数（ＲＣ，Ｌ／Ｒ）でも、各コンデンサＣ１及びＣ２における信号を、不所望な クロストークを生じることなく、正当な時間に各最終値に至らしめることができ る。最適な雑音パーフォーマンスは、コンデンサＣ１，Ｃ２の各電圧が、それら の所望最終値に等しくなる場合に得られ、回路のパーフォマンスは如何なる成分 値公差にも殆ど感応せず、しかも回路の雑音パーフォーマンスが０．４ｄＢまで の二重積分器のパーフォーマンスに近似することを計算により確めた。 最適な信号−雑音特性に対しては次のような規則が適用される。 Ｌ／Ｒ_p＝０．１３７＊ｄＴ Ｃ＊Ｒ_s＝０．３６８＊ｄＴ Ｃ＊Ｒ_p＝０．９２７＊ｄＴ ここに、ｄＴは最終値に至らしめるのに必要な時間である。たいていの場合、 ｄＴは対応するスイッチ（例えばＦＥＴ）が導通している時間である。これに対 し、特願平３−２０３，８９９号では、従来のものに追加したコイルがサンプリ ング周波数で発振させる働きをするので、前述した時間はサンプリング期間であ るが、本発明の回路では、最終値に至らしめるのに必要な時間ｄＴはサンプル期 間の何分の１（デューティサイクル）の時間であり、これは前述した従来のもの とは殆ど関係ないものである。最適な実施例として、２４ｎｓのｄＴは下記に記 載するような値の構成素子を適用した。 ・ Ｌはコイル（Ｌ１又はＬ２）であり、好ましくはＬ＝１．２μＨとする。 ・ Ｒｐはコイルに並列に接続した抵抗（Ｒ３又はＲ４）であり、好ましくはＲ ｐ＝３３０Ωとする。 ・ Ｃ＝５６ｐＦ． ・ Ｒｓはスイッチと直列付加抵抗（Ｒ１又はＲ２）とのオン抵抗値の和である 。 スイッチのオン抵抗での偏差の影響を減らすために比較的大きな直列抵抗を付 加することを勧める。例えば、ＦＥＴは例えば３６Ω（２５〜５０Ω）のオン抵 抗を有し、直列抵抗の値は好ましくは１００Ωとする。 本発明による回路では、積Ｃ＊Ｒｐをサンプリングスイッチが導通している時 間に近い値となるように選定し得ることは明らかである。付加コイルがないと、 最終値に至らしめるのに約３〜５通りのＲＣ時定数を必要とするか、さもなけれ ばＲＣ時定数は最終値に至らしめる時間の僅か約１／４の時間とすることができ る。しかし、斯様な短いＲＣ時間では雑音を満足に抑圧できない。本発明に従っ て付加コイルを設けると、ＲＣ時定数をかなり大きくすることができ、雑音を満 足に抑圧でき、又付加コイルのおかげで、正当な時間に最終値に達するようにな る。 図４のサンプリング回路の実施例は、クランプ回路（即ち、リセットレベルサ ンプリング回路）及び低域通過フィルタだけを用いる低雑音ＣＣＤカメラに特に 好適である。入力信号Ｉはクランプ回路に供給され、このクランプ回路は直列抵 抗Ｒｓと、コイルＬ及び並列抵抗Ｒｐを有するコイル−抵抗並列回路と、第１端 子が前記コイル−抵抗並列回路Ｌ，Ｒｐに接続され、第２端子がスイッチＳを経 て大地（Ｐ′）に接続されたコンデンサＣとを直列に接続して構成する。雑音を 最適に低減させるには、コイル、並列抵抗及びコンデンサを信号通路Ｅ′−Ｏ内 に位置させて、これらの回路素子の順序が問題にならないようにすべきである。 コンデンサＣの第２端子はクランプ回路の出力端子を形成し、これは低域通過フ ィルタを介して図４のサンプリング回路の出力端子Ｏに接続する。 図５のサンプリング回路の実施例は、図３のコンデンサＣ１及び図４のコンデ ンサＣのように、双方の端子が大地に接続されないようなコンデンサを使用しな いようにした例であり、これは斯様なコンデンサは集積回路に容易に組込むこと ができないからである。図５の例のスイッチＳ１及びＳ２は図３におけるスイッ チと同じタイミング（制御）を有している。入力信号Ｉはサンブリングスイッチ Ｓ２ａと、直列抵抗Ｒｓ２と、コイルＬｐ２及び抵抗Ｒｐ２の並列回路と、第１ 端子が接地され、第２端子がコイル−抵抗並列回路Ｌｐ２，Ｒｐ２に接続された 保持コンデンサＣ２２との第１直列回路及びバッファＢ２２の入力端子とに供給 される。入力信号Ｉはさらに、サンプリングスイッチＳ１ａと、直列抵抗Ｒｓ１ と、コイルＬｐ１及び抵抗Ｒｐ１の並列回路と、第１端子が接地され、第２端子 がコイル−抵抗並列回路Ｌｐ１，Ｒｐ１に接続された保持コンデンサＣ１１との 第２直列回路及びバッファＢ１１の入力端子にも供給される。バッファＢ１１の 出力端子はサンプリングスイッチＳ２ｂを介して保持コンデンサＣ２の第１端子 に接続する。保持コンデンサＣ１２の第２端子は接地する。保持コンデンサＣ１ ２の第１端子における電圧を減算器ＤによってバッファＢ２２の出力電圧から差 引く。減算器Ｄの出力端子はサンプリングスイッチＳ１ｂを介して保持コンデン サＣ１３の第１端子に接続する。保持コンデンサＣ１３の第２端子は接地する。 保持コンデンサＣ１３の第１端子はバッファＢ１２を介して回路出力端子Ｏに接 続する。回路素子を直接置換することにより、コイルＬｐ１及びＬｐ２を入力端 子側へ移し変え、従ってこれらのコイルを回路素子の残りの部分を含む集積回路 の外部に設置し得ることは明らかである。 本発明は上述した例のみに限定されるものでなく、幾多の変更を加え得ること 勿論である。本発明は種々のタイプのサンプルホールド回路に使用することがで きる。例えば図３にて、第１主端子Ｐの左側の部分は省くことができる。請求の 範囲におけるコイルと抵抗との並列回路と云う表現は、コイルに直列に他の抵抗 を含んで、コイルと他の抵抗との直列回路が並列回路の一方の枝路を形成する場 合も含む。図３のコイルＬ２と抵抗Ｒ４との並列回路は第１主端子Ｐとサンプリ ングスイッチＳ２との間に設けて、請求の範囲における直列結合なる表現に斯様 な接続法も含めることができる。請求の範囲における直列接続なる表現には適当 な位置に挿入される他の抵抗（又は他の素子）を含めることができる。 本発明はＣＣＤの出力信号用の前置増幅器と組合わせるのが極めて有利（簡単 、小形、構成素子の値のバラツキに感応しない、性能が極めて良好）である。

Claims (1)

1. 【特許請求の範囲】 １．第１主端子（Ｐ）及び該第１主端子（Ｐ）と第２主端子（Ｅ）との間に直列 に結合させた保持コンデンサ（Ｃ２）及びサンプリングスイッチ（Ｓ２）を具え ているサンプリング回路において、前記サンプリングスイッチ（Ｓ２）及び前記 保持コンデンサ（Ｃ２）に直列にコイル（Ｌ２）と抵抗（Ｒ４）との並列回路（ Ｌ２，Ｒ４）を結合させて、コイル（Ｌ２）と、抵抗（Ｒ４）と、保持コンデン サ（Ｃ２）との組合わせ回路が、サンプリングスイッチ（Ｓ２）の導通時間内に て励振を起こすようにしたことを特徴とするサンプリング回路。 ２．前記サンプリング回路を、入力端子（Ｅ′）と前記第１主端子（Ｐ）との間 に第１部分も具えている相関二重サンプリング回路とし、前記第２主端子（Ｅ） を基準電位に結合させ、前記第１部分が、前記入力端子（Ｅ′）に結合させた第 １端子及び前記第１主端子（Ｐ）に結合させた第２端子を有する第１コンデンサ （Ｃ１）と、第１スイッチ（Ｓ１）と、第１コイル（Ｌ１）及び第１抵抗（Ｒ３ ）から成る第１並列回路（Ｌ１，Ｒ３）とを具え、前記第１並列回路（Ｌ１，Ｒ ３）を前記第１コンデンサ（Ｃ１）の前記第２端子と基準電位（Ｐ′）との間に て前記第１スイッチ（Ｓ１）に直列に結合させ、第１コイル（Ｌ１）と、第１抵 抗（Ｒ３）と、第１コンデンサ（Ｃ１）との組合わせ回路が、第１スイッチ（Ｓ １）の導通時間内にて励振を起こすようにしたことを特徴とする請求項１に記載 のサンプリング回路。 ３．前記サンプリングスイッチ（Ｓ２）と前記保持コンデンサ（Ｃ２）の前記第 ２端子との間にて前記並列回路（Ｌ２，Ｒ４）と直列に直列抵抗（Ｒ２）を結合 させたことを特徴とする請求項１に記載のサンプリング回路。 ４．ＣＣＤ出力信号を受信すべく結合させた第１主端子（Ｐ；Ｅ′）及び該第１ 主端子（Ｐ；Ｅ′）と第２主端子（Ｅ；Ｐ′）との間に直列に結合させた保持コ ンデンサ（Ｃ２；Ｃ）及びサンプリングスイッチ（Ｓ２；Ｓ）を具えているサン プリング回路を含むＣＣＤ出力回路において、前記サンプリングスイッチ（Ｓ２ ；Ｓ）及び前記保持コンデンサ（Ｃ２；Ｃ）と直列にコイル（Ｌ２；Ｌ） と抵抗（Ｒ４；Ｒｐ）との並列回路（Ｌ２，Ｒ４；Ｌ，Ｒｐ）を結合させ、コイ ル（Ｌ２；Ｌ）と、抵抗（Ｒ４；Ｒｐ）と、保持コンデンサ（Ｃ２；Ｃ）との組 合わせ回路が、サンプリングスイッチ（Ｓ２；Ｓ）の導通時間内にて励振を起こ すようにしたことを特徴とするＣＣＤ出力回路。 ５．前記サンプリングスイッチ（Ｓ）が、基準電位（Ｐ′）に結合させた第１端 子と、低域通過フィルタ（ＬＰＦ）を経て出力端子（Ｏ）に結合させると共に前 記保持コンデンサ（Ｃ）にも結合させた第２端子とを有することを特徴とする請 求項４に記載のＣＣＤ出力回路。 ６．前記ＣＣＤ出力回路が： 第１サンプリングスイッチ（Ｓ１ａ）と、第１のコイル−抵抗並列回路（Ｌ ｐ１，Ｒｐ１）と、第１保持コンデンサ（Ｃ１１）との直列結合回路及び他のサ ンプリングスイッチ（Ｓ２ｂ）を含み、前記第１保持コンデンサ（Ｃ１１）の一 方の端子を基準電位（Ｅ）に結合させると共に他方の端子を第１バッファ（Ｂ１ １）に結合させ、前記他のサンプリングスイッチ（Ｓ２ｂ）の一方の端子を第１ バッファ（Ｂ１１）の出力端子に結合させると共に他方の端子を他の保持コンデ ンサ（Ｃ１２）を介して基準電位に結合させた第１枝路と； 前記第１枝路に並列に結合され、且つ第２サンプリングスイッチ（Ｓ１ａ） と、第２のコイル−抵抗並列回路（Ｌｐ２，Ｒｐ２）と、第２保持コンデンサ（ Ｃ２２）との直列結合回路を含み、前記第２保持コンデンサ（Ｃ２２）の一方の 端子を基準電位（Ｅ）に結合させると共に他方の端子を第２バッファ（Ｂ２２） に結合させた第２枝路と； 前記他のサンプリングスイッチ（Ｓ２ｂ）の前記他方の端子及び前記第２バ ッファ（Ｂ２２）の出力端子に接続した入力端子を有する減算器（Ｄ）と； 一方の端子が減算器（Ｄ）の出力端子に結合され、他方の端子が第３保持コ ンデンサ（Ｃ１３）を介して基準電位点に結合されると共に回路の出力端子（Ｏ ）に結合された第３サンプリングスイッチ（Ｓ１ｂ）と； を具えていることを特徴とする請求項４に記載のＣＣＤ出力回路。