JPH09505445A - ドーピングされたバリア金属層を備えるアンチヒューズ - Google Patents

ドーピングされたバリア金属層を備えるアンチヒューズ

Info

Publication number
JPH09505445A
JPH09505445A JP7514472A JP51447294A JPH09505445A JP H09505445 A JPH09505445 A JP H09505445A JP 7514472 A JP7514472 A JP 7514472A JP 51447294 A JP51447294 A JP 51447294A JP H09505445 A JPH09505445 A JP H09505445A
Authority
JP
Japan
Prior art keywords
layer
barrier metal
antifuse
forming
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7514472A
Other languages
English (en)
Inventor
カーポビッチ,ヤコブ
Original Assignee
クロスポイント・ソルーションズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロスポイント・ソルーションズ・インコーポレイテッド filed Critical クロスポイント・ソルーションズ・インコーポレイテッド
Publication of JPH09505445A publication Critical patent/JPH09505445A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】 半導体基板上に絶縁層を有する集積回路においてアンチヒューズを形成する方法が提供される。この方法は、絶縁層上に第1の金属相互接続層を形成するステップと、第1の金属相互接続層上に第1のバリア金属層を形成するステップと、第1のバリア金属層上にアモルファスシリコン層を形成するステップと、アモルファスシリコン層上に別のバリア金属層を形成するステップと、第2のバリア金属層上に第2の金属相互接続層を形成するステップとを含む。バリア金属形成ステップの少なくとも1つにおいて、このバリア金属は、ドーパントなどの半導体ドーパントを含むバリア金属ターゲットをスパッタリングすることによって形成される。

Description

【発明の詳細な説明】 ドーピングされたバリア金属層を備えるアンチヒューズ 発明の背景 本発明は集積回路構造および処理技術に関し、より特定的には、集積回路内の アンチヒューズおよびその製造に関する。 アンチヒューズが中に見られる集積回路の数は増大しつつあり、そのほとんど はフィールドプログラマブルゲートアレイ(FPGA)である。この名称が示唆 するように、アンチヒューズはプログラムされていない(「オフ」)状態では( 本質的に開路を形成するべく)非常に高い抵抗を有しており、プログラムされた (「オン」)状態では(本質的に短絡回路を形成するべく)非常に低い抵抗を有 している。これらの集積回路では、アンチヒューズは集積回路における色々な素 子に繋がる相互接続線の交点に位置付けられる。選択されたアンチヒューズをプ ログラミングすることにより、集積回路のさまざまな素子間の相互接続が形成さ れて、この装置の機能を規定する。 典型的なアンチヒューズ構造では、アモルファスシリコン(α−Si)の層が 2つの金属相互接続線間に挟まれる。各相互接続線の材質に依存して、TiW( チタン−タングステン)などのバリア金属の層が、アモルファスシリコン層と各 金属相互接続線との間に位置付けられる。バリア金属層は、半導体層、アモルフ ァスシリコン、およびアルミニウム合金などの金属層の望ましくない相互拡散を 遮断す るものである。バリア金属層は、典型的には高融点金属、それらの金属間化合物 、合金、シリサイド、窒化物、およびその組合せである。 しかしながら、現在のアンチヒューズにはさまざまな問題点が見られる。1つ の問題点は、プログラムされた抵抗(RON)が典型的には20から50Ωの間で 変動するということである。これらの値は、FPGAがかなり的確に動作するに は十分に低いものであるが、より一層低い抵抗値で性能は著しく向上されるだろ う。したがっていかなるアンチヒューズにとっても、可能な限りRONを低くする ことが目標である。 現在のアンチヒューズにおける第2の問題点は、RONが時折不安定であるとい うことである。使用の際、アンチヒューズのプログラミングされた抵抗は時折ド リフトして非常に高い値まで増大し、これが装置の故障をもたらす。プログラミ ングされたFPGAにとって、1つのアンチヒューズの故障は大きな損害となる 。なぜなら集積回路内でもはやプログラムされた回路が実現されないからである 。 本発明はこれらの問題を解決する、または実質的に軽減するものである。 発明の概要 本発明は半導体基板上に絶縁層を有する集積回路においてアンチヒューズを形 成する方法に備えるものである。この方法は、絶縁層上に第1の金属相互接続層 を形成するス テップと、第1の金属相互接続層上に第1のバリア金属層を形成するステップと 、第1のバリア金属層上にアモルファスシリコン層を形成するステップと、アモ ルファスシリコン層上に別のバリア金属層を形成するステップと、第2のバリア 金属層上に第2の金属相互接続層を形成するステップとを含む。バリア金属形成 ステップのうち少なくとも1つにおいて、バリア金属は、ドーパントなどの半導 体ドーパントを含むバリア金属ターゲットをスパッタリングすることによって形 成される。 本発明はまた、第1および第2の導電線、第1および第2の導電線間のアモル ファスシリコン層、ならびにアモルファスシリコン層と導電線のうちの1本との 間における半導体ドーパント材料を含むバリア金属層から形成される少なくとも 1つのアンチヒューズを有する、集積回路に備えるものである。プログラミング されるとき、アンチヒューズの抵抗および信頼性が、バリア金属層から、形成さ れるアンチヒューズリンクへのドーパントの送出により強められる。 図面の簡単な説明 本発明のより詳細な理解は、次の本発明の好ましい実施例の詳細な説明を、以 下の図面を参照して精読することによりなし遂げられるであろう。 図1は、先行技術に見られる代表的なアンチヒューズの断面図である。 図2は、プログラミング後の図1におけるアンチヒューズの過度を詳細に表わ す図である。 図3は、使用の際におけるアンチヒューズの故障メカニズムを示す代表的なグ ラフである。 好ましい実施例の詳細な説明 図1は、典型的なアンチヒューズの断面図である。このアンチヒューズは二酸 化シリコンからなる絶縁層11の上に第1の金属相互接続層12を有する。絶縁 層11は半導体基板10の上に形成されており、この半導体基板10の表面には 集積回路のさまざまな素子が形成されている。トランジスタなどのこれらの素子 は、図面には示されていない。 第1の金属相互接続層12は、典型的にはアルミニウム合金から形成される。 層12は集積回路のための1組の金属相互接続線として表わされる。第1のバリ ア金属層13が、第1の金属相互接続層12の上に形成される。第1の金属相互 接続層12とバリア金属層13との上に二酸化シリコンからなる第2の絶縁層1 7が位置付けられる。層17を通るバイアを通じて、アモルファスシリコンから なるプログラミング層14が第1のバリア金属層13に接触するように絶縁層1 7上に形成される。上で説明したように、バリア金属層13は金属相互接続層1 2内のアルミニウムと、アモルファスシリコン層14内におけるシリコンとの相 互拡散を防止するものである。 アモルファスシリコン層14の上には、別のバリア金属層15と、続いて第2 の金属相互接続層16とが位置付けられる。層16は集積回路のためのもう1組 の金属相互接続線として表わされる。 図2には、図1に示したアンチヒューズの細部を示す。アンチヒューズがプロ グラミングされるとき、バリア金属層13および15間のアモルファスシリコン 層14を介して導電リンクが形成される。導電リンクはプログラミング過程の最 初で、より高い電界により形成される。この電界はアモルファスシリコン層14 の降伏を引起こし、その結果生じる高い電圧密度により中間のアモルファスシリ コン層14と、バリア金属層13または15のうちどちらでもこの降伏時に負で ある方とが、溶断されたリンク内に溶融される。 溶融されたアモルファスシリコンは、溶融されたTiWと混合される。アンチ ヒューズリンクへの溶融された材料の凝固したものには2つの部分、すなわちT iWシリサイドおよびボイドを備えるドーピングされない高抵抗シリコンがある 。ボイドはこの場合TiWである溶融されたバリア金属材料の体積とほぼ等しい 。アンチヒューズリンク内のシリサイドとシリコンとの比率はほぼアンチヒュー ズ構造のジオメトリに依存する。 したがってリンクの高抵抗部分が導通されると、プログラミングされたアンチ ヒューズのRONが低くなるだろう。 別の結果としては、プログラミングされたアンチヒューズの信頼性が向上するだ ろう。プログラミングされたアンチヒューズの故障は、読出妨害現象または「ス イッチオフ」として知られており、これによってアンチヒューズは低抵抗状態か ら高抵抗状態への変換を被る。スイッチオフの電流−電圧特性は、図3に示され る。アンチヒューズリンク形成についての上述の理解に基づき、「スイッチオフ 」はある電流密度におけるリンクの溶融として考えられる。溶融の際、リンクの 材料が隣接するボイドを充填するにつれ、リンクはその連続性を失う。アンチヒ ューズは開である。 これらの問題に対処するため、本発明はリンクの高抵抗シリコンを導通させる ことに向けられている。RONは低くされ、かつ、高抵抗シリコンを導通させるこ とによって導電リンクの導電性である断面積が効果的に増大されるため、スイッ チオフの問題は実質的に軽減される。 本発明に従い、TiW金属層13および15が、半導体ドーパント、ボロンで のTiWターゲットからのスパッタリングにより配設される。アンチヒューズの プログラミングの際、溶融プロセス中にボロンドーパントが層13または15か らリンクに送出されるにつれ、溶融されたTiW層13および15はシリコン体 積の1atm.%ドーピングをもたらすはずである。これによりRON抵抗は1桁 まで低下する。 これをなし遂げるため、先行技術のアンチヒューズに用 いられるのと同じ処理ステップが用いられる。異なるのは、バリア金属層13お よび15の処理については、5−30atm.%ボロンを伴うTiWBのターゲ ットが使用されるということである。最も有効なボロンの特定の量は、特定のス パッタリングシステムおよびターゲット構成に依存する。TiWB材料は製造プ ロセスの間にアンチヒューズを保持する基板上にスパッタリングされる。 さらに、層13および15の双方がドーピングされることが企図されていると はいえ、プログラミングメカニズムは、プログラミング中に他方のバリア金属層 に関して負であるバリア金属層だけがドーピングされることを必要とするもので あると理解される。これらの状況下において、ドーパントは溶融されたシリコン と混合される。上述の図面では、プログラミング中に負である層は、バリアメタ ル層13である。 以上がこの発明の好ましい実施例の完全な説明であるが、さまざまな代替例、 変形例および等価物を用いてもよい。本発明は、上述の実施例に適切な変形を行 なうことによっても等しく適用可能であることは明らかであろう。たとえば、本 発明はバリア金属としてTiW、半導体ドーパントとしてボロンを用いて説明さ れてきたが、本発明が他のバリア金属および他の半導体ドーパントに応用可能で あることは容易に認識することができる。さらに、アモルファスシリコンからな るプログラミング層が説明されてきたが、 アモルファスシリコンの代わりに他の半導体材料を用いてもよい。これらの材料 は、二酸化シリコンまたはシリコン窒化物からなる単層、もしくは多層構造また はサンドイッチ構造における二酸化シリコン、シリコン窒化物、およびアモルフ ァスシリコン層の組合せを含む。 さらに、本発明は1つの集積回路における2つの金属相互接続線間におけるア ンチヒューズ構造との関連で説明されてきた。この集積回路は、2本の金属相互 接続線のみに限定されるものとして考えられるべきではない。本発明に従うアン チヒューズは、多層の金属相互接続線を有する集積回路におけるどの2本の金属 相互接続線の間に位置付けられるものであってもよい。 したがって、上の説明は本発明の範囲を限定するものとして取られるべきでは なく、この発明の範囲はこれ以降の請求の範囲によって規定されるものである。

Claims (1)

  1. 【特許請求の範囲】 1.半導体基板上に絶縁層を有する集積回路においてアンチヒューズを形成する 方法であって、 前記絶縁層上に第1の金属相互接続層を形成するステップと、 前記第1の金属相互接続層上に第1のバリア金属層を形成するステップと、 前記第1のバリア金属層上に半導体プログラミング層を形成するステップと、 前記アモルファスシリコン層上に第2のバリア金属層を形成するステップと、 前記第2のバリア金属層上に第2の金属相互接続層を形成するステップとを備 え、 前記バリア金属形成ステップのうち少なくとも1つにおいて、前記バリア金属 は、バリア金属ターゲットをスパッタリングすることによって形成され、前記タ ーゲットは半導体ドーパントを含む、方法。 2.前記少なくとも1つのバリア金属形成ステップは、ボロンを含むバリア金属 材料からなるターゲットをスパッタリングするステップを含む、請求項1に記載 の方法。 3.前記少なくとも1つのバリア金属形成ステップは、TiWBからなるターゲ ットをスパッタリングするステップを含む、請求項2に記載の方法。 4.前記スパッタリングするステップは、5−30atm. %のボロンを有するTiWBターゲットをスパッタリングするステップを含む、 請求項3に記載の方法。 5.前記スパッタリングするステップは、十分なボロンを有するTiWBターゲ ットをスパッタリングするステップを含み、これにより前記アンチヒューズをプ ログラミングする際、前記ボロンは前記少なくとも1つのバリア金属層から送出 されて、ボロンでドーピングされたシリコンを有する溶断されたリンクを形成す る、請求項3に記載の方法。 6.前記少なくとも1つのバリア金属形成ステップは、前記アンチヒューズのプ ログラミング中、他方のバリア金属層に関して電圧的に負であるバリア金属層を 形成する、請求項1に記載の方法。 7.集積回路におけるアンチヒューズであって、 第1および第2の導電線と、 前記第1および第2の導電線間のプログラミング半導体層と、 半導体ドーパント材料を含むバリア金属層とを備え、前記バリア金属層は前記 半導体層と前記第1の導電層との間にあり、 これにより前記アンチヒューズがプログラミングされるときに、前記アンチヒ ューズが所望の抵抗を有する確率は高められる、アンチヒューズ。 8.前記バリア金属層は、バリア金属材料およびボロンを含む、請求項7に記載 のアンチヒューズ。 9.前記バリア金属層は、TiWBを含む、請求項8に記載のアンチヒューズ。 10.前記第2の導電層は、前記第1の導電層上に置かれる、請求項7に記載の アンチヒューズ。 11.前記第2の導電層は、前記アンチヒューズがプログラミングされるときに 、前記第1のプログラミング層に関して正の電圧を有する、請求項7に記載のア ンチヒューズ。 12.前記半導体層と前記第2の導電層との間に第2のバリア金属層をさらに含 む、請求項7に記載のアンチヒューズ。 13.半導体基板とその上に形成される絶縁層とを有する集積回路における、ア ンチヒューズであって、 前記絶縁層上の第1の金属相互接続層と、 前記第1の金属導電層上の第1のバリア金属層と、 前記第1のバリア金属層上のアモルファスシリコン層と、 前記半導体層上の第2のバリア金属層と、 前記第2のバリア金属層上の第2の金属相互接続層とを備え、 前記バリア金属層の少なくとも1つはTiWBからなるターゲットをスパッタ リングすることにより形成され、これにより前記アンチヒューズがプログラミン グされるときに、前記アンチヒューズが所望の抵抗を有する確率は高められる、 アンチヒューズ。 14.前記少なくとも1つのバリア金属層は、前記アンチ ヒューズをプログラミングする際、1atm.%ボロンにドーピングされたシリ コンを有する溶断されたリンクが形成されるように、十分なボロンを有する、請 求項13に記載のアンチヒューズ。 15.前記TiWBターゲットは、5−30atm.%のボロンを有する、請求 項13に記載のアンチヒューズ。
JP7514472A 1993-11-19 1994-11-02 ドーピングされたバリア金属層を備えるアンチヒューズ Pending JPH09505445A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/154,842 1993-11-19
US08/154,842 US5523612A (en) 1993-11-19 1993-11-19 Method of manufacturing an antifuse with doped barrier metal layer and resulting antifuse
PCT/US1994/012608 WO1995014310A1 (en) 1993-11-19 1994-11-02 Antifuse with doped barrier metal layer

Publications (1)

Publication Number Publication Date
JPH09505445A true JPH09505445A (ja) 1997-05-27

Family

ID=22553032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7514472A Pending JPH09505445A (ja) 1993-11-19 1994-11-02 ドーピングされたバリア金属層を備えるアンチヒューズ

Country Status (4)

Country Link
US (1) US5523612A (ja)
JP (1) JPH09505445A (ja)
KR (1) KR960706197A (ja)
WO (1) WO1995014310A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5485031A (en) 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952735A (ja) * 1982-09-20 1984-03-27 Kawasaki Steel Corp 熱間鋼片の表面欠陥検出方法
JPS603542A (ja) * 1983-06-21 1985-01-09 Mitsubishi Electric Corp ビン検査装置
JPS63158849A (ja) * 1986-12-22 1988-07-01 Sharp Corp 微細溝の検査方法
JPH01313745A (ja) * 1988-06-13 1989-12-19 Dainippon Printing Co Ltd 着色周期性パターンの検査方法
JPH02221844A (ja) * 1988-12-28 1990-09-04 Lamb Weston Inc 欠陥検出装置及び欠陥検出方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720463A (en) * 1980-07-14 1982-02-02 Toshiba Corp Semiconductor memory device
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
EP0199078B1 (de) * 1985-04-11 1989-06-07 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
US4680854A (en) * 1985-12-24 1987-07-21 Northern Telecom Limited Forming low resistivity hillock free conductors in VLSI devices
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
JPH03110837A (ja) * 1989-09-26 1991-05-10 Seiko Instr Inc 半導体装置の製造方法
KR910019241A (ko) * 1990-04-30 1991-11-30 리챠드 데이빗 라우만 안티퓨즈를 갖는 집적회로
US5106773A (en) * 1990-10-09 1992-04-21 Texas Instruments Incorporated Programmable gate array and methods for its fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952735A (ja) * 1982-09-20 1984-03-27 Kawasaki Steel Corp 熱間鋼片の表面欠陥検出方法
JPS603542A (ja) * 1983-06-21 1985-01-09 Mitsubishi Electric Corp ビン検査装置
JPS63158849A (ja) * 1986-12-22 1988-07-01 Sharp Corp 微細溝の検査方法
JPH01313745A (ja) * 1988-06-13 1989-12-19 Dainippon Printing Co Ltd 着色周期性パターンの検査方法
JPH02221844A (ja) * 1988-12-28 1990-09-04 Lamb Weston Inc 欠陥検出装置及び欠陥検出方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure

Also Published As

Publication number Publication date
KR960706197A (ko) 1996-11-08
US5523612A (en) 1996-06-04
WO1995014310A1 (en) 1995-05-26

Similar Documents

Publication Publication Date Title
US5510629A (en) Multilayer antifuse with intermediate spacer layer
US5329153A (en) Antifuse with nonstoichiometric tin layer and method of manufacture thereof
US5989943A (en) Method for fabrication of programmable interconnect structure
US5493147A (en) Antifuse circuit structure for use in a field programmable gate array and method of manufacture thereof
US5314840A (en) Method for forming an antifuse element with electrical or optical programming
US5717230A (en) Field programmable gate array having reproducible metal-to-metal amorphous silicon antifuses
US5627098A (en) Method of forming an antifuse in an integrated circuit
US4796075A (en) Fusible link structure for integrated circuits
US5789795A (en) Methods and apparatus for fabricationg anti-fuse devices
US6111302A (en) Antifuse structure suitable for VLSI application
US5663091A (en) Method for fabricating an electrically programmable antifuse
US20120248567A1 (en) Layered structure with fuse
US5904507A (en) Programmable anti-fuses using laser writing
US5572062A (en) Antifuse with silicon spacers
JPS62281365A (ja) プログラマブル低インピーダンス・アンチ・ヒューズ素子
US5451811A (en) Electrically programmable interconnect element for integrated circuits
JPH04229635A (ja) アンチヒューズを有する集積回路
US6844245B2 (en) Method of preparing a self-passivating Cu laser fuse
US5659182A (en) Three-terminal fuse
US7029955B2 (en) Optically and electrically programmable silicided polysilicon fuse device
EP0558176A1 (en) Metal-to-metal antifuse with improved diffusion barrier layer
US6156588A (en) Method of forming anti-fuse structure
US5523612A (en) Method of manufacturing an antifuse with doped barrier metal layer and resulting antifuse
US5682058A (en) Multilayer antifuse with low leakage and method of manufacture therefor
EP0146688B1 (en) An integrated circuit with a fusible link structure

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817