JPH09509532A - Ｅｓｄ損傷から金属−酸化物−金属コンデンサを保護する２端子ダイオードデバイスを有する集積回路 - Google Patents

Abstract

(57)【要約】 ＥＳＤ保護クランプデバイスは、隔離されたチップセルで形成された２端子ダイオードを含む。このチップセル領域の低位部分はＰ型ドーパントを有するシリコンの埋込層を含み、上位部分がＰ型ドーパントを有するエピタキシャル層である。環状の（リング形状の）陽極プラグ区画は、Ｐ＋ドーピングを有するエピタキシャル層の外のリーチで形成される。内部中央領域は、環状プラグと同心配置された水平断面で円形のＮ型プラグである。この中央にあるプラグは、陰極の役目を果たす。保護されるべきＭＯＭコンデンサを有するＩＣ回路には陽極及び陰極が相互接続されて、電気接続が形成される。

Description

【発明の詳細な説明】 ＥＳＤ損傷から金属−酸化物−金属コンデンサを保護する ２端子ダイオードデバイスを有する集積回路 発明の背景 １、発明の分野 この発明は、金属−酸化物−金属（ＭＯＭ）コンデンサを含む多数の回路要素 を載せた基板を備えた集積回路（ＩＣ）に関する。特に、この発明は、静電放電 （ＥＳＤ）の影響からコンデンサの損傷を減少させる手段を持つこのようなＩＣ に関する。 ２、先行技術 ＩＣが静電放電（ＥＳＤ）事象の結果として重大な損傷又は破壊を受けること は公知である。放電に関連する静電荷は、雷、合成繊維衣類のような絶縁体間の 摩擦及び自動チップ取り扱い装置のような多くのソースとの接触のいずれかで進 展することができる。損傷は、ＥＳＤ電圧が偶然に回路端子点の１つに結合され て、大電流パルスがチップの金属相互接続の幾つかの部分を通してＭＯＭコンデ ンサのようなＩＣの敏感な回路要素に流れた時に発生する。あるプロセスによっ て形成されるこのようなコンデンサは、特にＥＳＤエネルギが例えば１ナノ秒よ り小さい上昇時間を有する非常に速いトランジェントを存在させた時に酸化物突 抜け現象に特に陥りやすい。このようなトランジェントは、いわゆる充電デバイ スモデル（ＣＤＭ）でテスト目的毎にシュミレートすることができる。 Ｄ．ビーゲル氏、Ｅ．ウォルフェ氏及びＷ．クリンガー氏によって出願された 共出願においては、損傷からバイポーラ接合、薄膜抵抗及び拡散抵抗を保護する ことに特に好適なダイオード接続のトランジスタが開示されている。この保護デ バイスは、ＩＣ要素を保護するために約３０〜３５ボルトの電圧バリヤを確立す る。しかしながら、このようなかなり高い電圧レベルは、ＭＯＭコンデンサを保 護することに好適でない。本発明は、このようなコンデンサをＥＳＤ損傷から保 護するために最も好適な特性を持つ２端子ダイオード構築を提供する。 発明の概要 以下に詳細に記載される本発明の好ましい実施例において、ＩＣチップの部分 として形成され、チップの（接合パッドのような）端子点に接続された高性能の クランプデバイスが提供される。この実施例は隔離されたチップセルにおいて、 陽極及び陰極を有する２端子ダイオードを含む。陽極は電源レール（−Ｖｉ）に 接続され、陰極は、保護を必要とする回路要素及び接合パッド間のリード線に接 続される。ダイオードクランプ回路は、ＭＯＭコンデンサを保護することに好適 である約１２〜１４ボルトの最大放電破壊電圧を形成する。 好ましい実施例において、保護デバイスは、この場合Ｐ型ドーパントによって 濃くドープされたシリコンの埋込層を低位領域に持つＩＣの隔離されたセル内に ある。この層の上方はＰ型ドーパントを持つエピタキシャル層である。エピタキ シャル層の外のリーチでは、ＥＳＤ事象中に低抵抗電流路としての役割を果たす 環状（リング形状）の区画がある。この区画は、エピ層より高濃度（Ｐ＋）のＰ 型ドーパントを含む。理込層、エピタキシャル層及びＰ＋環状部分は、ダイオー ドの陽極の役目を果たす。エピ層の内部中央領域は、水平断面で円形で、陽極の 環状の低抵抗率領域に同軸配置されたプラグである。このプラグはＮ型ドーパン トでドープされてダイオードの陰極の役目を果たす。保護されるべきＭＯＭコン デンサを持つＩＣデバイスには陽極及び陰極が相互接続されて好適な電気接続が 形成される。 図面の簡単な説明 図１は本発明に従ってクランプダイオードを含むＩＣセルの平面図である。 図２は図１で示されたセルの垂直断面図である。 図３は、ＥＳＤパルスから保護されるべきＩＣ回路及び接合パッド間で接続リ ード線に並列仕様で接続されたクランプダイオードを示す回路図である。 好ましい実施例の詳細な説明 まず図１及び図２に戻ると、ＩＣチップは、記載されるべき２端子接合クラン プデバイス（即ちダイオード）から形成される１０で一般に識別される長方形の セルを含む。このセルは、トランジスタ、コンデンサ及び抵抗のようなデバイス から形成されたＩＣの多くの他のセル（図示略）で囲まれる。セル１０の内部は 絶縁材料でチップの残りから隔離されている。 特に、セル１０の外壁１２は、セルの外限界を定義する長方形を形成する急壁 の深い溝に二酸化珪素が形成される。セルの水平底はＰ型シリコン基板１６（完 全に示さない）の上面に形成される、チップの『ハンドル』として時々参照され る酸化絶縁層（即ち埋込酸化物）１４を含む。セルの上面にはチップ毎にフィー ルド酸化物１８が形成される。（時々『ＲＯＴ』として参照される）深い溝の外 側の不活性領域２０は、代表的にチップ回路の供給レールに結線される。 クランプデバイスセル１０内には、Ｐ型ドーピングによってエピタキシャル層 ３２が成長させられた濃くドープされたＰ型理込層３０（サブコレクタ）が配置 される。このセル１０（水平感覚で）の外のリーチでは、セルの境界に近接し内 部で環状の（リング形状の）仕様で延長したＰ型プラグ３４がある。この環状プ ラグは、エピタキシャル層のそれよりかなり高ドーパント濃度の（Ｐ＋）を持っ ている。このプラグは、ダイオードの低抵抗電流路の役目を果たして、好ましく はボロンのような材料のイオン注入によって形成される。注入は、プラグとの良 好なオーミック接触を保証するために、プラグの最上位でイオン（Ｐ＋＋）の最 高濃度の部分的な環状リング３６を含む。 陽極プラグ３４上では、ポリシリコンの溝に形成された金属化層４０及びプラ グ間に電気接続を確立する、フィールド酸化物１８を通して延長するポリシリコ ン区画３８である。ポリシリコン区画及びその適合金属化層は平面図でプラグ３ ４に調和させるために外郭される。このポリシリコン区画及び金属化層は、プラ グ（図１参照）の環状部分のまわりで部品方法だけを広げるがプラグとの効果的 な電気接続を確立する。 エピタキシャル層３２の中央内には、水平断面で円形の（ディスク形状の）環 状のＰ＋リング３４と同心配置された深く拡散されたプラグ４２が配置される。 このプラグは濃くドープされたＮ型拡散によって形成されて、クランプデバイス の陰極の役目を果たす。この拡散は、例えばリンのイオン注入であってもよい。 拡散の上位部分には、プラグと良好な抵抗接触を保証させる役割を果たす、陰極 プラグ４２と同心配置された浅い円形のＮ＋＋拡散４４が埋設される。 円形のポリシリコン電気接点４６は、拡散陰極に電気接続するために、フィー ルド酸化物１８を通して延長している。金属化（図示略）は、このポリシリコン と接触して上記のように形成されて、陰極及びチップ回路間の外部の電気接続毎 に形成される。これは、ダイオードの陰極４２が接合パッド５２及び敏感なＩＣ 回路５４間に延長したリード線５０に分路で接続される図３で説明される。 正のＥＳＤパルスが接合パッド５２及びクランプデバイス陰極４２に印加され た時には、ダイオードを交差して展開した電圧がプラトーとして約１２〜１４ボ ルトに届くことができ、それによってＩＣ回路５４のＭＯＭコンデンサを保護す る。拡散陽極及び陰極領域の丸い輪郭は、この保護機能を実行することで高めら れた効率を提供する。 負のＥＳＤパルスがクランプデバイス１０に到達した時には、ダイオードは順 方向にバイアスされて、電圧降下を約０．６ボルトに制限し、従ってパルス電圧 の過度の脱線を制限する。 この発明のＥＳＤダイオードは、丸い輪郭の立体形状、深いプラグ拡散及び絶 縁層分離を用いている。これらの３つの特徴の合同は、新しい製品回路デザイン に最小の寄生影響を加えながら、２０００ＶのＥＳＤ保護より大きい効果をクラ ンプが配達するのを可能にする。ダイオードプラグクランプの適用は敏感なチッ プ回路から隔離した有害なＥＳＤ電荷を分路するために、外部環境に接続される 接合パッド毎に使用のために用意されている。 この唯一のダイオード設計において、丸い立体形状の注入レイアウトは、クラ ンプ内の電流密度を減少させ、ＥＳＤ事象中に絶縁破壊『オン』抵抗を減少させ る。追加的に丸い立体形状の特徴は、電界の広がりを向上させ、この結果ＥＳＤ セル立体形状を最小限にしながら、より大きいＥＳＤ保護が得られる。深いプラ グ拡散４２及び埋込層拡散３０間のサブ面アバランシェ接合絶縁破壊は、表面絶 縁破壊接合より低い絶縁破壊直列『オン』抵抗及びより大きい電場能力に終る。 サブ面絶縁破壊は、時間が経ったら表面絶縁破壊接合より安定することを示して いる。最小の寄生容量（即ち１６≦ｍ直径プラグ拡散のための９０ｆＦ）は達成 される。隔離容量（Ｃｊｓ）は深い溝外の領域への陰極端子の接続によってゼロ にされる。正常な操作中には、クランプは、『オフ』であり、すなわち最大電圧 操作範囲に亙って代表的漏洩電流が１ｐＡ〜１０ｐＡである。 本発明は、発明を説明する目的のために好ましい実施例がここに詳細に開示さ れたが、ここに請求された発明を更に実施し、一方多くの変形が当該技術者でな し得ることは明白であるので、必然的に発明の範囲を制限することとして解釈さ れるべきでないことは理解されるべきである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェイント，スーザン・エル アメリカ合衆国02116マサチュセッツ州ボ ストン・モールバラ・ストリート242

Claims (1)

1. 【特許請求の範囲】 １、コンデンサを含み、トランジスタのような要素を有する回路を備え、前記 回路がＩＣチップの外部端末点にリード線によって接続され、前記ＩＣチップに は、前記端末点に接触する静電放電即ちＥＳＤから前記回路のどのコンデンサ要 素への損傷も防止するクランプデバイスがさらに形成され、前記クランプデバイ スはチップを形成するプロセス中に形成される陽極及び陰極を有するダイオード を備え、 前記クランプデバイス毎に領域を定義している隔離手段を含み、 前記領域が１つの型のドーパントを有するシリコン領域を含み、 前記シリコン領域が陽極用に低抵抗電流路の役目を果たすために、前記領域の 外のリーチのまわりに延長している前記１つの型のドーパントを有する環状プラ グを含み、 前記シリコン領域は、さらに前記環状プラグと同心配置され内部的に円形断面 のプラグを含み、前記円形断面のプラグが陰極の機能に仕える前記１つのタイプ の反対型のドーパントから形成され、 前記円形プラグへの電気接続をするために１つの電気接点を確立するために、 前記シリコン領域の中央に内部的に配置された第１電気接点手段と、 前記環状プラグへの電気接続をするために第２電気接点を確立する手段と、 低インピーダンスバスに前記電気接点の１つを接続する手段と、 前記ＩＣ回路及び前記端末点間の前記リード線に前記電気接点の他を接続して 前記端末点から受信された前記低インピーダンスバス静電パルスエネルギを捕捉 及びそらし、それによってＥＳＤエネルギの消費が前記ＩＣ回路を損傷させるこ とから防止する手段とを備えた集積回路チップ。 ２、前記領域は、ドーパントの前記１つの型で濃くドープされた埋込層と、前 記埋込層上でドーパントの前記１つの型で薄くドープされたエピタキシャル層と を含み、 前記環状及び円形プラグは、前記エピタキシャル層で形成される請求項１に記 載のＩＣチップ。 ３、前記環状プラグは、前記エピタキシャル層より高い濃度のドーパントでド ープされる請求項２に記載のＩＣチップ。 ４、前記環状プラグの上面に隣接して、前記１つの型のドーパントを備えた環 状形状の区画を含んで、前記第２電気接点及び前記プラグ間に良好な電気接続を 形成する請求項１に記載のＩＣチップ。 ５、前記低インピーダンスバスは電力補給線である請求項１に記載のＩＣチッ プ。 ６、前記円形プラグは、前記第１電気接点手段及び前記円形プラグ間に良い電 気接続を形成するために、その上面に前記反対型のドーパントを有する浅い円形 の拡散を埋め込んだ請求項１に記載のＩＣチップ。 ７、陽極の埋込層領域及び陰極の濃い拡散領域のドーパント密度は、サブ面ア バランシェ降伏を達成するために十分に高く、それによって表面絶縁破壊接合よ り大きい電場能力をもたらす請求項２に記載のＩＣチップ。 ８、前記環状プラグ及び前記同心の円形プラグの環状は、ＥＳＤ事象中に低直 列オン抵抗を形成するように作用し、長方形の立体形状に通常関係しているもの より少ない強度の電場を発生する請求項１に記載のＩＣチップ。