JPH0951348A - スター型通信システム - Google Patents

スター型通信システム

Info

Publication number
JPH0951348A
JPH0951348A JP20306895A JP20306895A JPH0951348A JP H0951348 A JPH0951348 A JP H0951348A JP 20306895 A JP20306895 A JP 20306895A JP 20306895 A JP20306895 A JP 20306895A JP H0951348 A JPH0951348 A JP H0951348A
Authority
JP
Japan
Prior art keywords
signal
hub
terminal
clock
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20306895A
Other languages
English (en)
Inventor
Hiroshi Kuranaga
寛 蔵永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20306895A priority Critical patent/JPH0951348A/ja
Publication of JPH0951348A publication Critical patent/JPH0951348A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 安価なスター型通信システムを得る。 【解決手段】 スター型通信システムの立ち上げ時に、
ハブスイッチ5によりハブクロック生成手段1と送信デ
ータ生成手段6とを接続し、端末スイッチ12によりレ
シーバ9とドライバ13とを接続する。ノードAの信号
とノードCの信号との位相差DをPLL回路3が検出し
て、ノードCの信号より位相差D進む進相信号3bを生
成する。その後ハブスイッチ5、端末スイッチ12をそ
れぞれ切り替えて、通常の通信を行うモードに移り、ハ
ブ101は進相信号3bに基づいて送信データ生成手段
6で送信データを生成して送信する。システムが1つの
PLL回路で構成できることで、安価になり、また、通
常の通信を行うモードにおいて、端末クロック生成手段
8が出力するクロックが通常のデータ通信を行うための
マスタクロックになるスター型通信システムが得られ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ハブ・端末間で
通信を行うスター型通信システムに関し、特に、回路構
成が簡単なスター型通信システムに関する。
【0002】
【従来の技術】図7は従来のハブ内で生成したハブ信号
を端末へ送信し、前記端末内で生成した端末信号を前記
ハブへ送信することで通信を行うスター型通信システム
を示す図である。まず、ハブについて説明する。図7に
おいて、1はクロック1aを生成するハブクロック生成
手段、2は端末がハブへ送信してきた端末信号13aを
受信するレシーバ、15はクロック1aとレシーバ2を
通した端末信号2aとを受けて、端末信号2aに同期し
た同期信号15aを生成するPLL(Phase Locked Loo
p)回路、4は端末信号2aと同期信号15aと受け
て、同期信号15aによって端末信号2aを取り込み端
末信号2aにのっているデータを処理する受信データ処
理手段、6はクロック1aを受けて、端末へ送信するデ
ータをクロック1aのタイミングで処理してハブ信号6
aとして出力する送信データ処理手段、7はハブ信号6
aを受けて、端末へハブ信号6aを送信するためのドラ
イバである。以上に述べた各構成要素より各端末対応の
ブロック101を構成し、複数のブロック101よりハ
ブ100が構成される。
【0003】次に端末について説明する。8はクロック
8aを生成する端末クロック生成手段、9はハブ100
が送信してきたハブ信号7aを受信するレシーバ、16
はクロック8aとレシーバ9を通したハブ信号9aとを
受けて、ハブ信号9aに同期した同期信号16aを生成
するPLL回路、10はハブ信号9aと同期信号16a
と受けて、同期信号16aよってハブ信号9aを取り込
みハブ信号9aにのっているデータを処理する受信デー
タ処理手段、11はクロック8aを受けて、ハブ100
へ送信するデータをクロック8aのタイミングで処理し
て端末信号11aとして出力する送信データ処理手段、
13は端末信号11aを受けて、ハブ100に端末信号
11aを送信するためのドライバである。以上に述べた
各構成要素より端末200を構成する。また、300は
ドライバ7・レシーバ9間、ドライバ13・レシーバ2
間をそれぞれ接続する通信線である。
【0004】次に動作について説明する。まず、ハブ1
00から端末200への通信を説明する。ハブクロック
生成手段1はクロック1aを生成して出力する。送信デ
ータ処理手段6はクロック1aを受け、ハブ信号6aを
出力する。ハブ信号6aはドライバ7を介して通信線3
00上にハブ信号7aとして出力される。ハブ信号7a
はハブ100から端末200へ通信線300を介して送
信される。
【0005】レシーバ9はハブ信号7aを受信して、端
末信号9aとして出力する。端末クロック生成手段8は
クロック8aを生成して出力する。PLL回路16は、
ハブ信号9aとクロック8aとに基づいて、ハブ信号9
aに同期した同期信号16aを生成し、同期信号16a
を受信データ処理手段10に出力する。受信データ処理
手段10は、ハブ信号9aと同期している同期信号16
aによってハブ信号9aを取り込み、ハブ信号9aにの
っているデータを処理する。
【0006】端末200からハブ100への通信は、ハ
ブ100から端末200への通信とは独立に、同様の動
作で行う。即ち、端末クロック生成手段8はハブクロッ
ク生成手段1の動作に相当し、送信データ処理手段11
は送信データ処理手段6の動作に相当し、ドライバ13
はドライバ7の動作に相当し、レシーバ2はレシーバ9
の動作に相当し、PLL回路15はPLL回路16の動
作に相当し、受信データ処理手段4は受信データ処理手
段10の動作に相当する。また、端末信号11aはハブ
信号6aに相当し、端末信号13aはハブ信号7aに相
当し、端末信号2aはハブ信号9aに相当し、同期信号
15aは同期信号16aに相当する。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
スター型通信システムは、以上のように構成されている
ため、2つのPLL回路15,16が必要となり、スタ
ー型通信システムのコストが高くなるという問題点があ
る。
【0008】本発明は、このような問題点を解決するた
めになされたものであり、1つのPLL回路で構成する
ことで、安価なスター型通信システムを得ることを目的
とする。
【0009】
【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、ハブ内で生成したハブ信号を端末へ送
信し、前記端末内で生成した端末信号を前記ハブへ送信
することで通信を行うスター型通信システムであって、
前記ハブは、第1のクロックを生成するハブクロック生
成手段と、前記第1のクロックと前記端末が当該ハブへ
送信した前記端末信号とを受けて、前記端末信号と同期
する同期信号と前記端末信号より一定の位相差の分だけ
位相が進んだ進相信号とを生成するPLL回路と、前記
第1のクロックと前記進相信号とを受けて、前記第1の
クロック,前記進相信号のどちらかを選択し、ハブ同期
信号として出力するハブスイッチと、前記ハブ同期信号
を受けて、前記端末へ送信するデータを前記ハブ同期信
号のタイミングで処理して前記ハブ信号として出力する
第1の送信データ処理手段と、前記端末が当該ハブへ送
信した前記端末信号と前記同期信号とを受けて、前記同
期信号によって前記端末信号を処理する第1の受信デー
タ処理手段とを備え、前記端末は、第2のクロックを生
成する端末クロック生成手段と、前記第2のクロックを
受けて、前記ハブへ送信するデータを前記第2のクロッ
クのタイミングで処理して出力する第2の送信データ処
理手段と、前記第2の送信データ処理手段の出力と前記
ハブが当該端末へ送信した前記ハブ信号とを受けて、前
記第2の送信データ処理手段の出力,前記ハブ信号のど
ちらかを選択して前記端末信号として出力する端末スイ
ッチと、前記ハブが当該端末へ送信した前記ハブ信号と
前記第2のクロックと受けて、前記第2のクロックによ
って前記ハブ信号を処理する第2の受信データ処理手段
とを備え、前記PLL回路は、前記ハブスイッチによっ
て前記第1のクロックを選択し、前記端末スイッチによ
って前記第2の送信データ処理手段の出力を選択した場
合における前記第1のクロックと前記端末信号との位相
差を前記一定の位相差として検出する。
【0010】本発明の請求項2に係る課題解決手段にお
いて、前記ハブは、前記PLL回路が検出した前記位相
差を受けて、前記位相差を記憶する不揮発性の記憶手段
をさらに備え、前記PLL回路は、前記記憶手段に記憶
された前記位相差に基づいて前記進相信号を生成する。
【0011】
【発明の実施の形態】
実施の形態1.図1は本発明の実施の形態1におけるハ
ブ内で生成したハブ信号を端末へ送信し、前記端末内で
生成した端末信号を前記ハブへ送信することで通信を行
うスター型通信システムを示す図である。まずハブの構
成について説明する。図1において、1はクロック1a
(第1のクロック)を生成するハブクロック生成手段、
2は端末がハブへ送信してきた端末信号13aを受信す
るレシーバ、3はクロック1aとレシーバ2を通した端
末信号2aとを受けて、端末信号2aに同期した同期信
号3aと端末信号2aより後述する位相差Dの分だけ位
相が進んだ進相信号3bを生成するPLL回路、4は端
末信号2aと同期信号3aとを受けて、同期信号3aに
よって端末信号2aを取り込み端末信号2aにのってい
るデータを処理する受信データ処理手段(第1の受信デ
ータ処理手段)、5はクロック1aと進相信号3bとを
受けて、クロック1a,進相信号3bのどちらかを選択
してハブ同期信号5aとして出力するハブスイッチ、6
はハブ同期信号5aを受けて、端末へ送信するデータを
ハブ同期信号5aのタイミングで処理してハブ信号6a
として出力する送信データ処理手段(第1の送信データ
処理手段)、7はハブ信号6aを受けて、端末へハブ信
号6aを送信するためのドライバである。以上に述べた
各構成要素より各端末対応のブロック101を構成し、
複数のブロック101よりハブ100が構成される。
【0012】次に端末の構成について説明する。8はク
ロック8aを生成する端末クロック生成手段、9はハブ
100が送信してきたハブ信号7aを受けるレシーバ、
10はレシーバ9を通したハブ信号9aとクロック8a
と受けて、クロック8aによってハブ信号9aを取り込
みハブ信号9aにのっているデータを処理する受信デー
タ処理手段(第2の受信データ処理手段)、11はクロ
ック8aを受けて、ハブ100へ送信するデータをクロ
ック8aのタイミングで処理して信号11aとして出力
する送信データ処理手段(第2の送信データ処理手
段)、12は信号11aとハブ信号9aとを受けて、信
号11a,ハブ信号9aのどちらかを選択して端末信号
12aとして出力する端末スイッチ、13は端末信号1
2aを受けて、ハブに端末信号13aを送信するドライ
バである。以上に述べた各構成要素より端末200を構
成する。
【0013】また、300はドライバ7・レシーバ9
間、ドライバ13・レシーバ2間をそれぞれ接続する通
信線である。
【0014】次に動作について説明する。動作は大別し
て2つのモードに分けられる。まず第1のモードでは、
データ通信を行うための準備を行い、システム(ハブ1
00と端末200)の電源ON時に一定期間後述する動
作を行う。第2のモードでは、ハブ内で生成したハブ信
号を端末へ送信し、端末内で生成した端末信号をハブへ
送信する通常のデータ通信を行なう。図1は第1のモー
ドの場合のスター型通信システムの状態を示し、図2は
第2のモードの場合のスター型通信システムの状態を示
している。なお、図2中の各符号は図1中の各符号に対
応している。
【0015】まず、第1のモードについて説明する。ま
た図3は第1のモードの場合の各信号のタイミングを示
す図である。電源ONから一定期間は、図1に示すよう
に、ハブスイッチ5はクロック1aを選択し、端末スイ
ッチ12はハブ信号9aを選択する。
【0016】ハブクロック生成手段1はクロック1aを
生成して出力する。ハブスイッチ5はクロック1aを選
択してハブ同期信号5aとして出力する。送信データ処
理手段6はハブ同期信号5aを受け、端末200へ送信
するデータを、図3に示すようにクロック1aのタイミ
ングで、ハブ信号6aとして出力する。ハブ信号6aは
ドライバ7を介して通信線300上にハブ信号7aとし
て出力される。ハブ信号7aはハブ100から端末20
0へ通信線300を介して送信される。レシーバ9はハ
ブ信号7aを受信してハブ信号9aとして出力する。端
末スイッチ12はハブ信号9aを選択して端末信号12
aとして出力する。この際図3に示すように、ハブ信号
は、ハブスイッチ5中のノードAから位相d1遅れて端
末スイッチ12中のノードBに伝わる。
【0017】端末信号12aはドライバ13を介して通
信線300上に端末信号13aとして出力される。端末
信号13aは端末200からハブ100へ通信線300
を介して送信される。レシーバ2は端末信号13aを受
信して、端末信号2aとして出力する。この際図3に示
すように、端末信号は、ノードBから位相d2遅れてレ
シーバ2とPLL回路3との間のノードCに伝わる。
【0018】PLL回路3は、端末信号2aとクロック
1aとを受けて、端末信号2aに同期した同期信号3a
を生成し、端末信号2aとクロック1aとにより位相差
D(=d1+d2)を検出して、端末信号2aより位相
差D(=d1+d2)の分だけ位相が進んだ進相信号3
bを生成する。また、本第1のモードにおいては、受信
データ処理手段4,10及び送信データ処理手段11は
動作しなくてもよい。
【0019】次に第2のモードについて説明する。ま
た、図4は第1のモードの場合の各信号のタイミングを
示す図である。図2に示すように、ハブスイッチ5は進
相信号3bを選択し、端末スイッチ12は送信データ処
理手段11が出力する信号11aを選択する。なお、第
2のモードにおいても、第1のモードで検出した位相差
Dを保持しており、PLL回路3は、端末信号2aより
その位相差D(=d1+d2)の分だけ位相が進んだ進
相信号3bを生成して出力する。
【0020】端末クロック生成手段8はクロック8aを
生成して出力する。送信データ処理手段11はクロック
8aを受け、端末100へ送信するデータを、図4に示
すようにクロック8aの立ち上りのタイミングで、信号
11aとして出力する。端末スイッチ12は信号11a
を選択して端末信号12aとして出力する。端末信号1
2aはドライバ13を介して通信線300上に端末信号
13aとして出力される。端末信号13aは端末200
からハブ100へ通信線300を介して送信される。レ
シーバ2は端末信号13aを受信して、端末信号2aと
して出力する。この際図4に示すように、端末信号は、
ノードBから位相d2遅れてレシーバ2とPLL回路3
との間のノードCに伝わる。
【0021】PLL回路3は、端末信号2aとクロック
1aとに基づいて、端末信号2aに同期した同期信号3
aと、端末信号2aより第1のモードで検出して得た位
相差Dの分だけ位相が進んだ進相信号3bを生成する。
受信データ処理手段4は端末信号2aと同期信号3aと
受けて、同期信号3aによって端末信号2aを取り込み
端末信号2aにのっているデータを処理する。ハブスイ
ッチ5は進相信号3bを選択してハブ同期信号5aとし
て出力する。この際図4に示すように、端末信号2aよ
り進相信号3bの方が位相が位相差Dの分だけ進んでい
るため、クロック8aより進相信号3bの方が位相d1
(=d2−位相差D)だけ進む。
【0022】送信データ処理手段6はハブ同期信号5a
を受け、端末200へ送信するデータを、図4に示すよ
うに進相信号3bのタイミングで、ハブ信号6aとして
出力する。ハブ信号6aはドライバ7を介して通信線3
00上にハブ信号7aとして出力される。ハブ信号7a
はハブ100から端末200へ通信線300を介して送
信される。レシーバ9はハブ信号7aを受信してハブ信
号9aとして出力する。この際図4に示すように、ハブ
信号は、ハブスイッチ5中のノードAから位相d1遅れ
て端末スイッチ12中のノードBに相当する位置の受信
データ処理手段10に伝わるが、クロック8aより進相
信号3bの方が位相差Dだけ進んでいるため、クロック
8aとハブ信号9aは同期する。受信データ処理手段1
0は、ハブ信号9aと同期しているクロック8aのタイ
ミングによってハブ信号9aを取り込み、ハブ信号9a
にのっているデータを処理する。
【0023】上記第1のモードにおいて、クロック1a
は、PLL回路3が位相差Dを検出するためのマスタク
ロックとなる。また、上記第2のモードにおいて、クロ
ック8aは、ハブ・端末間で通常のデータ通信を行うた
めのマスタクロックになる。
【0024】次にPLL回路3の内部の構成について説
明する。図5はPLL回路3の内部の構成を示すブロッ
ク図である。なお、エッジ検出回路20,21、カウン
タ22,24,26,27、nビットレジスタ25には
クロックを生成する手段(図示しない)より出力される
クロック1aの周期よりより充分小さい周期のクロック
φを受け、そのクロックφに基づいて、上記の各ブロッ
クは動作する。
【0025】まず、同期信号3aの生成について説明す
る。まず、端末信号2aをエッジ検出回路20が受け
て、端末信号2aの立上りのタイミングでエッジパルス
を出力する。そのエッジパルスをRS−フリップフロッ
プ回路(以下RS−FFと称す)23が受けて、同期信
号3aを”H”レベルにする。それと共に、カウンタ2
2はカウント値が0の状態からカウントアップを始め、
一定期間経過後、RS−FF23のリセット入力に”
H”レベルを出力して、同期信号3aを”L”レベルに
することでパルス波形の同期信号3aを生成する。カウ
ンタ22は”H”レベルを出力するとカウントアップを
停止してカウント値を0に戻し、カウンタ22の出力
も”L”レベルに戻す。このようにして、端末信号2a
に同期したパルス波形を同期信号3aとして生成する。
【0026】次に、位相差Dの検出について説明する。
まず、図1に示すように、ハブスイッチ5はクロック1
aを選択し、端末スイッチ12はハブ信号9aを選択し
て第1のモードの状態にした後、クロック1aをエッジ
検出回路21が受けて、クロック1aの立上りのタイミ
ングでエッジパルスを出力する。そのエッジパルスをカ
ウンタ24が受けて、カウントアップを始める。その
後、端末信号2aがエッジ検出回路20に入力され、エ
ッジパルスを出力し、そのエッジパルスをカウンタ24
が受けてカウントアップを停止する。その時のカウンタ
24のカウント値をnビットレジスタ25が受けて記憶
する。そのnビットレジスタ25が記憶したカウント値
が位相差Dとして保持され、第2のモードの状態に移っ
ても、その第1のモードで検出したカウント値が位相差
Dとして保持される。
【0027】次に、進相信号3bの生成について説明す
る。まず、カウンタ26のカウント値の最大値をクロッ
ク1aの周期をクロックφで割った値から1を引いた値
に予め設定しておく。また、カウンタ26はnビットレ
ジスタ25に記憶されている位相差Dであるカウント値
を受けて、カウント値の初期値とする。以下一具体例と
して、クロック1aの周期をクロックφで割った値が3
2、即ちカウンタ26のカウント値の最大値が31、n
ビットレジスタ25に記憶されているカウント値が10
である場合を用いて説明する。まず、第1のモードでn
ビットレジスタ25が位相差Dであるカウント値(=1
0)を記憶した後、図2に示すように、ハブスイッチ5
は進相信号3bを選択し、端末スイッチ12は送信デー
タ処理手段11が出力する信号11aを選択して第2の
モードに移る。その第2のモードにおいて、端末信号2
aをエッジ検出回路20が受けて、エッジパルスを出力
し、そのエッジパルスをカウンタ26が受けて、初期値
(=10)からカウントアップを始める。そしてカウン
ト値が最大値(=31)になるとカウンタ26は”H”
レベルをOUTに出力する。RS−FF28がその”
H”レベルを受けると、進相信号3bを”H”レベルに
する。それと共に、カウンタ27はカウント値が0の状
態からカウントアップを始め、一定期間経過後、RS−
FF28のリセット入力に”H”レベルを出力して、進
相信号3aを”L”レベルにする。カウンタ27は”
H”レベルを出力するとカウントアップを停止しカウン
ト値を0に戻し、カウンタ27の出力も”L”レベルに
戻す。このように、カウンタ26が初期値(=10)か
ら最大値(=31)までカウントしている時間は、図4
を参照して、時間d3に相当するため、端末信号2aよ
り位相差Dの分だけ進んだ進相信号3bが得られる。
【0028】このように本実施の形態では、端末にPL
L回路を必要とせず、通常のデータ通信に送信・受信と
も同一のクロックを使用できるので、端末の設計が従来
に比べ容易になり、スター型通信システムが安価にな
る。また、第2のモードで、端末クロック生成手段8が
通常のデータ通信のマスタクロックになるため、ハブの
PLL回路が位相差Dの分だけ位相が進む信号である進
相信号を生成できる範囲内で、データ通信のクロックを
端末が決められる。従って、いわゆるデータ伝送レイト
を端末が決められるため、端末が通信以外の処理で忙し
いときは、端末がクロック生成手段が出力するクロック
の周波数を小さくし、送受信の伝送レイトを落とすこと
ができる。これにより、消費電力を押さえ、また、端末
側から、ハブから端末へのデータ伝送レイトを押さえる
トラヒック制御も可能になる。
【0029】実施の形態2.図6は本発明の実施の形態
2におけるスター型通信システムを示す図である。図6
中の14はPLL回路3に接続され、PLL回路3が検
出して得た位相差Dを記憶する不揮発性の記憶手段、そ
の他の各符号は図1中の各符号に対応している。詳細に
は、図5に示すnビットレジスタ25に記憶手段14が
接続されている。
【0030】次に動作について説明する。主たる動作
は、実施の形態1の動作と同様である。まず、ハブ10
0や端末200の設置時等の最初のスター型通信システ
ムの立ち上げ時のみに第1のモードを行う。この第1の
モードを行うことにより、PLL回路3は位相差Dを得
て、位相差Dは記憶手段14に記憶される。詳細には、
図5に示すnビットレジスタ25が位相差Dであるカウ
ント値を記憶した後、そのカウント値を記憶手段14が
受けて記憶する。
【0031】記憶手段14に位相差Dを記憶した後は、
スター型通信システムを第2のモードの状態、即ち、ハ
ブスイッチ5は進相信号3bを選択し、端末スイッチ1
2は信号11aを選択した状態に固定する。以後、スタ
ー型通信システムの立ち上げは、第2のモードから開始
し、PLL回路3は記憶装置14から位相差Dを受けて
進相信号3bを生成する。詳細には、記憶手段14に記
憶されているカウント値を図5に示すnビットレジスタ
25が受けて、nビットレジスタ25はそのカウント値
を位相差Dとする。その他の動作は実施の形態1と同様
である。
【0032】このように本実施の形態では、モード1を
電源ON時に毎回行う必要がなく、通信システムの立ち
上げに必要な時間を短くできる。
【0033】なお、実施の形態1及び実施の形態2にお
いて、ハブ100は1つのブロック101で構成されて
いてもよい。
【図面の簡単な説明】
【図1】 本発明の実施の形態1におけるスター型通信
システムを示す図である。
【図2】 本発明の実施の形態1におけるスター型通信
システムを示す図である。
【図3】 本発明の実施の形態1におけるスター型通信
システムの各信号のタイミングを示す図である。
【図4】 本発明の実施の形態1におけるスター型通信
システムの各信号のタイミングを示す図である。
【図5】 PLL回路3の内部の構成を示すブロック図
である。
【図6】 本発明の実施の形態2におけるスター型通信
システムを示す図である。
【図7】 従来のスター型通信システムを示す図であ
る。
【符号の説明】
1 ハブクロック生成手段、2 レシーバ、3 PLL
回路、4 受信データ処理手段、5 ハブスイッチ、6
送信データ処理手段、7 ドライバ、8 端末クロッ
ク生成手段、9 レシーバ、10 受信データ処理手
段、11 送信データ処理手段、12 端末スイッチ、
13 ドライバ、14 記憶手段、20,21 エッジ
検出回路、22 カウンタ、23 RS−FF、24
カウンタ、25 nビットレジスタ、26,27 カウ
ンタ、28 RS−FF、100ハブ、101 ブロッ
ク、200 端末、300 通信線。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ハブ内で生成したハブ信号を端末へ送信
    し、前記端末内で生成した端末信号を前記ハブへ送信す
    ることで通信を行うスター型通信システムであって、 前記ハブは、 第1のクロックを生成するハブクロック生成手段と、 前記第1のクロックと前記端末が当該ハブへ送信した前
    記端末信号とを受けて、前記端末信号と同期する同期信
    号と前記端末信号より一定の位相差の分だけ位相が進ん
    だ進相信号とを生成するPLL回路と、 前記第1のクロックと前記進相信号とを受けて、前記第
    1のクロック,前記進相信号のどちらかを選択し、ハブ
    同期信号として出力するハブスイッチと、 前記ハブ同期信号を受けて、前記端末へ送信するデータ
    を前記ハブ同期信号のタイミングで処理して前記ハブ信
    号として出力する第1の送信データ処理手段と、 前記端末が当該ハブへ送信した前記端末信号と前記同期
    信号とを受けて、前記同期信号によって前記端末信号を
    処理する第1の受信データ処理手段と、を備え、 前記端末は、 第2のクロックを生成する端末クロック生成手段と、 前記第2のクロックを受けて、前記ハブへ送信するデー
    タを前記第2のクロックのタイミングで処理して出力す
    る第2の送信データ処理手段と、 前記第2の送信データ処理手段の出力と前記ハブが当該
    端末へ送信した前記ハブ信号とを受けて、前記第2の送
    信データ処理手段の出力,前記ハブ信号のどちらかを選
    択して前記端末信号として出力する端末スイッチと、 前記ハブが当該端末へ送信した前記ハブ信号と前記第2
    のクロックと受けて、前記第2のクロックによって前記
    ハブ信号を処理する第2の受信データ処理手段と、を備
    え、 前記PLL回路は、 前記ハブスイッチによって前記第1のクロックを選択
    し、前記端末スイッチによって前記第2の送信データ処
    理手段の出力を選択した場合における前記第1のクロッ
    クと前記端末信号との位相差を前記一定の位相差として
    検出するスター型通信システム。
  2. 【請求項2】 前記ハブは、 前記PLL回路が検出した前記位相差を受けて、前記位
    相差を記憶する不揮発性の記憶手段をさらに備え、 前記PLL回路は、 前記記憶手段に記憶された前記位相差に基づいて前記進
    相信号を生成する請求項1記載のスター型通信システ
    ム。
JP20306895A 1995-08-09 1995-08-09 スター型通信システム Pending JPH0951348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20306895A JPH0951348A (ja) 1995-08-09 1995-08-09 スター型通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20306895A JPH0951348A (ja) 1995-08-09 1995-08-09 スター型通信システム

Publications (1)

Publication Number Publication Date
JPH0951348A true JPH0951348A (ja) 1997-02-18

Family

ID=16467820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20306895A Pending JPH0951348A (ja) 1995-08-09 1995-08-09 スター型通信システム

Country Status (1)

Country Link
JP (1) JPH0951348A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393927B1 (ko) * 1998-05-01 2003-08-06 에멀럭스 코포레이숀 일정 위상을 갖는 허브 포트

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393927B1 (ko) * 1998-05-01 2003-08-06 에멀럭스 코포레이숀 일정 위상을 갖는 허브 포트

Similar Documents

Publication Publication Date Title
US5467464A (en) Adaptive clock skew and duty cycle compensation for a serial data bus
KR19990018932A (ko) 데이터 송/수신 회로 및 그 방법
US5729686A (en) Method for initializing a network having a plurality of network subscribers capable of acting as masters
US20020090043A1 (en) Clock signal recovery circuit used in receiver of universal serial bus and method of recovering clock signal
JPH0951348A (ja) スター型通信システム
CN110768778A (zh) 一种单线通信电路、通信方法及通信系统
JP3085448B2 (ja) 通信システム
US5459764A (en) Clock synchronization system
US6316973B1 (en) Transmission timing adjusting circuit and method
JPH10126329A (ja) 移動体通信装置の受信回路
JP3132657B2 (ja) クロック切替回路
US5648993A (en) Method and apparatus for synchronizing modem transmission by controlling a measured phase difference between an internal timing signal and a transmission timing signal
JP2821091B2 (ja) 遠方監視制御装置および時刻同期装置
US6825705B2 (en) Clock signal generation circuit and audio data processing apparatus
JP3039497B2 (ja) クロック抽出回路、通信システム及び送信装置
JPS61259357A (ja) 共通バス制御方式
JP2703277B2 (ja) データプロセツサの同期回路装置
JP2839832B2 (ja) ディジタルデータ通信システム
KR100224578B1 (ko) 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치
JP2850692B2 (ja) フレーム同期装置
JP2628564B2 (ja) 位相固定ループ回路及び信号送受信装置
JP3021525B2 (ja) 同期信号の即時同期方式
JPH02294128A (ja) 位相同期回路
JP2730148B2 (ja) 制御開始パルス発生回路
JPS63280528A (ja) フレ−ム同期方式