JPH095401A - 測定装置およびロジックアナライザ - Google Patents
測定装置およびロジックアナライザInfo
- Publication number
- JPH095401A JPH095401A JP7157651A JP15765195A JPH095401A JP H095401 A JPH095401 A JP H095401A JP 7157651 A JP7157651 A JP 7157651A JP 15765195 A JP15765195 A JP 15765195A JP H095401 A JPH095401 A JP H095401A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- time
- signal
- trigger
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims abstract description 86
- 230000004044 response Effects 0.000 claims abstract description 8
- 238000012360 testing method Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 20
- 238000012544 monitoring process Methods 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 2
- 238000012806 monitoring device Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 abstract 1
- 238000013500 data storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000036316 preload Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 設定された測定時間内に被測定回路からのト
リガ発生を検出できなかった場合に電源の給電を停止さ
せる。 【構成】 ロジックアナライザ１０において、オペレー
タが測定時間設定回路１２に測定開始時刻と測定終了時
刻とを設定することにより、タイマ１５に測定開始時刻
と測定終了時刻とを通知する。測定開始時刻から測定終
了時刻の間（測定時間内）に被測定回路２０からトリガ
が発生しない場合、トリガ検出回路１４はタイマ１５に
トリガ検出信号を送出しない。これにより、タイマ１５
は測定時間内にトリガ検出信号が入力されなかったこと
を認識して、電源装置１２に対して電源断信号を送出す
る。この電源断信号に応答して、電源装置１２は電源供
給を停止する。
リガ発生を検出できなかった場合に電源の給電を停止さ
せる。 【構成】 ロジックアナライザ１０において、オペレー
タが測定時間設定回路１２に測定開始時刻と測定終了時
刻とを設定することにより、タイマ１５に測定開始時刻
と測定終了時刻とを通知する。測定開始時刻から測定終
了時刻の間（測定時間内）に被測定回路２０からトリガ
が発生しない場合、トリガ検出回路１４はタイマ１５に
トリガ検出信号を送出しない。これにより、タイマ１５
は測定時間内にトリガ検出信号が入力されなかったこと
を認識して、電源装置１２に対して電源断信号を送出す
る。この電源断信号に応答して、電源装置１２は電源供
給を停止する。
Description
【０００１】
【産業上の利用分野】本発明は被測定回路を測定する測
定装置に関し、特に、被測定回路のエラー解析を行うロ
ジックアナライザに関するものである。
定装置に関し、特に、被測定回路のエラー解析を行うロ
ジックアナライザに関するものである。
【０００２】
【従来の技術】新しく開発、設計が行われた論理回路装
置（被測定回路）をデバック評価する際、種々の異常な
現象が発生することがある。このような異常現象の発生
原因を究明すべく、測定装置としてロジックアナライザ
が一般に使用される。
置（被測定回路）をデバック評価する際、種々の異常な
現象が発生することがある。このような異常現象の発生
原因を究明すべく、測定装置としてロジックアナライザ
が一般に使用される。
【０００３】従来から種々のロジックアナライザが提案
されている。例えば、特開平１ー１７０８７２号公報
（以下、先行技術１と呼ぶ）には、外部より時間設定す
ることにより測定可能範囲を無制限に拡大し、かつ高速
信号相互のタイミング関係測定を可能とした「ロジック
アナライザ」が開示されている。この先行技術１に開示
されたロジックアナライザは、図４に示すように、タイ
マ回路３１と、データサンプリングゲート３２と、トリ
ガ検出回路３３と、データ格納メモリ３４と、アドレス
カウンタ３５と、表示制御ゲート３６を有する。タイマ
回路３１は、外部よりある一定周期で必ず発生する周期
信号から外部より設定された時間後にデータ格納メモリ
３４への測定データ書き込みを開始させるクロックスタ
ート信号を発生する。データサンプリングゲート３２
は、タイマ回路３１よりのクロックスタート信号によ
り、データ格納メモリ３４へのデータ書き込みのための
サンプリングクロックの発生を可能とする。トリガ検出
回路３３は外部よりのトリガチャンネル指定により指定
された測定チャンネルのデータが“１”又は“０”にな
ることにより、トリガ検出をする。データ格納メモリ３
４は外部測定信号を格納する。アドレスカウンタ３５は
データ格納メモリ３４のアドレスをカウントする。表示
制御ゲート３６はトリガが検出された時点のメモリ内容
を表示するための制御ゲートである。
されている。例えば、特開平１ー１７０８７２号公報
（以下、先行技術１と呼ぶ）には、外部より時間設定す
ることにより測定可能範囲を無制限に拡大し、かつ高速
信号相互のタイミング関係測定を可能とした「ロジック
アナライザ」が開示されている。この先行技術１に開示
されたロジックアナライザは、図４に示すように、タイ
マ回路３１と、データサンプリングゲート３２と、トリ
ガ検出回路３３と、データ格納メモリ３４と、アドレス
カウンタ３５と、表示制御ゲート３６を有する。タイマ
回路３１は、外部よりある一定周期で必ず発生する周期
信号から外部より設定された時間後にデータ格納メモリ
３４への測定データ書き込みを開始させるクロックスタ
ート信号を発生する。データサンプリングゲート３２
は、タイマ回路３１よりのクロックスタート信号によ
り、データ格納メモリ３４へのデータ書き込みのための
サンプリングクロックの発生を可能とする。トリガ検出
回路３３は外部よりのトリガチャンネル指定により指定
された測定チャンネルのデータが“１”又は“０”にな
ることにより、トリガ検出をする。データ格納メモリ３
４は外部測定信号を格納する。アドレスカウンタ３５は
データ格納メモリ３４のアドレスをカウントする。表示
制御ゲート３６はトリガが検出された時点のメモリ内容
を表示するための制御ゲートである。
【０００４】特開平４ー４０３７１号公報（以下、先行
技術２と呼ぶ）には、被観測入力信号のレベル遷移タイ
ミングのタイムアウト異常を検出してトリガ条件とする
ことが可能な「ロジックアナライザ装置」が開示されて
いる。この先行技術２のロジックアナライザ装置は、図
５に示すように、１ビットレジスタ４１と、排他的論理
和ゲート４２と、ワンショットマルチバイブレータ４３
と、第１および第２の２入力アンドゲート４４および４
５と、８ビットレジスタ４６と、プリロード付ダウンカ
ウンタ４７と、フリップフロップ（Ｆ／Ｆ）４８とを有
する。排他的論理和ゲート４２の１入力には被観測入力
信号が供給され、他入力には１ビットレジスタ４１の出
力が印加されている。１ビットレジスタ４１は、検出す
るエッジ（レベル遷移タイミング）の方向を選択設定す
るものであり、被観測入力信号の立上りエッジを検出す
る場合には“０”が、立下りエッジを検出する場合には
“１”が夫々設定される。排他的論理和ゲート４２の出
力はワンショットマルチバイブレータ４３のトリガ入力
となっており、排他的論理和ゲート４２の立上りエッジ
によりトリガされて一定幅のエッジ検出パルスを出力す
る。このエッジ検出パルスは第１の２入力アンドゲート
４４の１入力となり、その他入力にはイネーブル信号が
印加されている。第１の２入力アンドゲート４４の出力
は８ビットのプリロード付ダウンカウンタ４７のロード
入力となっており、そのクロック入力には第２の２入力
アンドケート４５の出力が印加されている。このプリロ
ード付ダウンカウンタ４７の８ビットのプリロード入力
には８ビットレジスタ４６の出力がビット対応に供給さ
れている。プリロード付ダウンカウンタ４７のキャリィ
アウト信号はフリップフロップ４８のクロック入力とな
っており、このクロック入力のタイミングにより、フリ
ップフロップ４８は“１”のデータ入力を取込んで、Ｑ
出力にトリガ検出信号を出力するようになっている。
技術２と呼ぶ）には、被観測入力信号のレベル遷移タイ
ミングのタイムアウト異常を検出してトリガ条件とする
ことが可能な「ロジックアナライザ装置」が開示されて
いる。この先行技術２のロジックアナライザ装置は、図
５に示すように、１ビットレジスタ４１と、排他的論理
和ゲート４２と、ワンショットマルチバイブレータ４３
と、第１および第２の２入力アンドゲート４４および４
５と、８ビットレジスタ４６と、プリロード付ダウンカ
ウンタ４７と、フリップフロップ（Ｆ／Ｆ）４８とを有
する。排他的論理和ゲート４２の１入力には被観測入力
信号が供給され、他入力には１ビットレジスタ４１の出
力が印加されている。１ビットレジスタ４１は、検出す
るエッジ（レベル遷移タイミング）の方向を選択設定す
るものであり、被観測入力信号の立上りエッジを検出す
る場合には“０”が、立下りエッジを検出する場合には
“１”が夫々設定される。排他的論理和ゲート４２の出
力はワンショットマルチバイブレータ４３のトリガ入力
となっており、排他的論理和ゲート４２の立上りエッジ
によりトリガされて一定幅のエッジ検出パルスを出力す
る。このエッジ検出パルスは第１の２入力アンドゲート
４４の１入力となり、その他入力にはイネーブル信号が
印加されている。第１の２入力アンドゲート４４の出力
は８ビットのプリロード付ダウンカウンタ４７のロード
入力となっており、そのクロック入力には第２の２入力
アンドケート４５の出力が印加されている。このプリロ
ード付ダウンカウンタ４７の８ビットのプリロード入力
には８ビットレジスタ４６の出力がビット対応に供給さ
れている。プリロード付ダウンカウンタ４７のキャリィ
アウト信号はフリップフロップ４８のクロック入力とな
っており、このクロック入力のタイミングにより、フリ
ップフロップ４８は“１”のデータ入力を取込んで、Ｑ
出力にトリガ検出信号を出力するようになっている。
【０００５】特開平２ー１９５４４７号公報（以下、先
行技術３と呼ぶ）には、発生されたパルスによって電源
スイッチをオフさせることににより、外部からＬＳＩ内
に電流が流れ込むのを防止し、ＬＳＩの電源の完全遮断
を図った「半導体集積回路の電源瞬断テスト方式」が開
示されている。この先行技術３では、図６に示すよう
に、マイコンＬＳＩ５１の電源端子にはトランジスタか
らなる電源スイッチ５２を介して電源電圧を供給させる
とともに、マイコンＬＳＩ５１の信号端子には、アナロ
グスイッチまたは制御端子付きバッファ５３を接続して
外部から電流の流れ込みを防止できるようにしている。
また、マイコンＬＳＩ５１の出力端子をロジックアナラ
イザ５４等で監視して、任意の状態でトリガ信号Ｔr の
出力を発生させる。このトリガ信号Ｔr でワンショット
マルチバイブレータ５５を駆動させてパルス信号Ｐを発
生させる。このパルス信号Ｐで電源スイッチ５２および
アナログスイッチまたは制御端子付きバッファ５３を遮
断する。このように、先行技術３では、マイコンＬＳＩ
５１内に電流が流れ込むのを防止して、完全にマイコン
ＬＳＩ５１の電源を遮断させている。
行技術３と呼ぶ）には、発生されたパルスによって電源
スイッチをオフさせることににより、外部からＬＳＩ内
に電流が流れ込むのを防止し、ＬＳＩの電源の完全遮断
を図った「半導体集積回路の電源瞬断テスト方式」が開
示されている。この先行技術３では、図６に示すよう
に、マイコンＬＳＩ５１の電源端子にはトランジスタか
らなる電源スイッチ５２を介して電源電圧を供給させる
とともに、マイコンＬＳＩ５１の信号端子には、アナロ
グスイッチまたは制御端子付きバッファ５３を接続して
外部から電流の流れ込みを防止できるようにしている。
また、マイコンＬＳＩ５１の出力端子をロジックアナラ
イザ５４等で監視して、任意の状態でトリガ信号Ｔr の
出力を発生させる。このトリガ信号Ｔr でワンショット
マルチバイブレータ５５を駆動させてパルス信号Ｐを発
生させる。このパルス信号Ｐで電源スイッチ５２および
アナログスイッチまたは制御端子付きバッファ５３を遮
断する。このように、先行技術３では、マイコンＬＳＩ
５１内に電流が流れ込むのを防止して、完全にマイコン
ＬＳＩ５１の電源を遮断させている。
【０００６】このような先行技術１〜３に開示されたロ
ジックアナライザにおいて、その測定時間を、測定開始
時刻から測定終了時刻までの間で規定して設定すること
が行われる。しかしながら、上述した先行技術１〜３に
開示されたロジックアナライザでは、上記測定時間内に
被測定回路から何等のトリガも検出できなかった場合、
ロジックアナライザは何も情報を持たないまま、電源が
供給された状態となっていた。
ジックアナライザにおいて、その測定時間を、測定開始
時刻から測定終了時刻までの間で規定して設定すること
が行われる。しかしながら、上述した先行技術１〜３に
開示されたロジックアナライザでは、上記測定時間内に
被測定回路から何等のトリガも検出できなかった場合、
ロジックアナライザは何も情報を持たないまま、電源が
供給された状態となっていた。
【０００７】
【発明が解決しようとする課題】上述したように、従来
のロジックアナライザ（測定装置）では、ロジックアナ
ライザ（測定装置）に対して設定された測定開始時刻か
ら測定終了時刻までの間で規定される測定時間内に被測
定回路から何等のトリガも検出できなかった場合、ロジ
ックアナライザ（測定装置）は測定終了後も何も情報を
持たないままに、電源が投入された状態を保持してい
る。このため、電力を無駄に消費してしまうという問題
がある。
のロジックアナライザ（測定装置）では、ロジックアナ
ライザ（測定装置）に対して設定された測定開始時刻か
ら測定終了時刻までの間で規定される測定時間内に被測
定回路から何等のトリガも検出できなかった場合、ロジ
ックアナライザ（測定装置）は測定終了後も何も情報を
持たないままに、電源が投入された状態を保持してい
る。このため、電力を無駄に消費してしまうという問題
がある。
【０００８】
【課題を解決するための手段】それ故に本発明の課題
は、無駄な電力を消費するを防止できる測定装置（ロジ
ックアナライザ）を提供することにある。
は、無駄な電力を消費するを防止できる測定装置（ロジ
ックアナライザ）を提供することにある。
【０００９】本発明による測定装置は、被測定回路を測
定する測定装置において、測定時間内に被測定回路から
何等の情報も得られない場合に、電源断信号を出力する
監視手段と、電源断信号に応答して、電源供給を停止す
る機能を有する電源装置とを備えることを特徴とする。
定する測定装置において、測定時間内に被測定回路から
何等の情報も得られない場合に、電源断信号を出力する
監視手段と、電源断信号に応答して、電源供給を停止す
る機能を有する電源装置とを備えることを特徴とする。
【００１０】上記測定装置において、上記監視手段は、
例えば、被測定回路に対する測定時間を設定可能な測定
時間設定回路と、被測定回路にて発生したトリガを検出
し、トリガを検出したときにトリガ検出信号を出力する
トリガ検出回路と、測定時間内にトリガ検出信号が入力
されない場合に、電源断信号を出力するタイマとを有す
る。また、測定時間設定回路は、測定時間を測定開始時
刻と測定終了時刻とによって設定することが好ましい。
例えば、被測定回路に対する測定時間を設定可能な測定
時間設定回路と、被測定回路にて発生したトリガを検出
し、トリガを検出したときにトリガ検出信号を出力する
トリガ検出回路と、測定時間内にトリガ検出信号が入力
されない場合に、電源断信号を出力するタイマとを有す
る。また、測定時間設定回路は、測定時間を測定開始時
刻と測定終了時刻とによって設定することが好ましい。
【００１１】また、本発明によるロジックアナライザ
は、被測定回路のエラー解析などを行うロジックアナラ
イザにおいて、測定時間内に被測定回路から何等の情報
も得られない場合に、電源断信号を出力する監視手段
と、電源断信号に応答して、電源供給を停止する機能を
有する電源装置とを備えることを特徴とする。
は、被測定回路のエラー解析などを行うロジックアナラ
イザにおいて、測定時間内に被測定回路から何等の情報
も得られない場合に、電源断信号を出力する監視手段
と、電源断信号に応答して、電源供給を停止する機能を
有する電源装置とを備えることを特徴とする。
【００１２】上記ロジックアナライザにおいて、上記監
視手段は、例えば、被測定回路に対する測定時間を設定
可能な測定時間設定回路と、被測定回路にて発生したト
リガを検出し、トリガを検出したときにトリガ検出信号
を出力するトリガ検出回路と、測定時間内にトリガ検出
信号が入力されない場合に、電源断信号を出力するタイ
マとを有する。また、測定時間設定回路は、測定時間を
測定開始時刻と測定終了時刻とによって設定することが
望ましい。
視手段は、例えば、被測定回路に対する測定時間を設定
可能な測定時間設定回路と、被測定回路にて発生したト
リガを検出し、トリガを検出したときにトリガ検出信号
を出力するトリガ検出回路と、測定時間内にトリガ検出
信号が入力されない場合に、電源断信号を出力するタイ
マとを有する。また、測定時間設定回路は、測定時間を
測定開始時刻と測定終了時刻とによって設定することが
望ましい。
【００１３】
【作用】監視手段は、測定時間内に被測定回路から何等
の情報も得られない場合に、電源断信号を出力する。こ
の電源断信号に応答して、電源装置は電源供給を停止す
る。したがって、無駄な電力を消費するのを防止でき
る。
の情報も得られない場合に、電源断信号を出力する。こ
の電源断信号に応答して、電源装置は電源供給を停止す
る。したがって、無駄な電力を消費するのを防止でき
る。
【００１４】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１５】図１を参照すると、本発明に係るロジック
アナライザ１０は、測定時間内に被測定回路２０から何
等の情報も得られない場合に、電源断信号を出力する監
視部１１と、電源断信号に応答して、電源供給を停止す
る機能を有する電源装置１２とを備えている。
アナライザ１０は、測定時間内に被測定回路２０から何
等の情報も得られない場合に、電源断信号を出力する監
視部１１と、電源断信号に応答して、電源供給を停止す
る機能を有する電源装置１２とを備えている。
【００１６】図２を参照して、本発明の一実施例による
ロジックアナライザ１０は、監視部１１として、本ロジ
ックアナライザ１０の測定時間が設定可能な測定時間設
定回路１３と、被測定回路２０から発生したトリガを検
出するトリガ検出回路１４と、時計機能を有するタイマ
１３とを備えている。
ロジックアナライザ１０は、監視部１１として、本ロジ
ックアナライザ１０の測定時間が設定可能な測定時間設
定回路１３と、被測定回路２０から発生したトリガを検
出するトリガ検出回路１４と、時計機能を有するタイマ
１３とを備えている。
【００１７】次に、図２に加えて図３を参照して、本実
施例によるロジックアナライザ１０の動作について説明
する。
施例によるロジックアナライザ１０の動作について説明
する。
【００１８】オペレータ（図示せず）は、測定時間設定
回路１３により、測定時間を規定する測定開始時刻と測
定終了時刻とを設定する（ステップＳ１）。これによ
り、タイマ１５に測定開始時刻と測定終了時刻とが通知
される（ステップＳ２）。次に、オペレータは、ロジッ
クアナライザ１０にトリガ条件を設定する（ステップＳ
３）。測定開始時刻になると（ステップＳ４のＹＥ
Ｓ）、ロジックアナライザ１０は測定を開始する（ステ
ップＳ５）。被測定回路２０にてトリガ条件が発生した
場合（ステップＳ６のＹＥＳ）、ロジックアナライザ１
０に測定結果を表示する（ステップＳ７）。そして、ト
リガ検出回路１４はトリガ検出信号をタイマ１５へ送出
する（ステップＳ８）。測定終了時刻にならない場合
（ステップＳ９のＮＯ）、ステップＳ６に戻る。また、
ステップＳ６において、被測定回路２０にてトリガ条件
が発生しない場合（ステップＳ６のＮＯ）、ステップＳ
９へ進む。測定終了時刻になると（ステップＳ９のＹＥ
Ｓ）、ロジックアナライザ１０は測定を終了する（ステ
ップＳ１０）。
回路１３により、測定時間を規定する測定開始時刻と測
定終了時刻とを設定する（ステップＳ１）。これによ
り、タイマ１５に測定開始時刻と測定終了時刻とが通知
される（ステップＳ２）。次に、オペレータは、ロジッ
クアナライザ１０にトリガ条件を設定する（ステップＳ
３）。測定開始時刻になると（ステップＳ４のＹＥ
Ｓ）、ロジックアナライザ１０は測定を開始する（ステ
ップＳ５）。被測定回路２０にてトリガ条件が発生した
場合（ステップＳ６のＹＥＳ）、ロジックアナライザ１
０に測定結果を表示する（ステップＳ７）。そして、ト
リガ検出回路１４はトリガ検出信号をタイマ１５へ送出
する（ステップＳ８）。測定終了時刻にならない場合
（ステップＳ９のＮＯ）、ステップＳ６に戻る。また、
ステップＳ６において、被測定回路２０にてトリガ条件
が発生しない場合（ステップＳ６のＮＯ）、ステップＳ
９へ進む。測定終了時刻になると（ステップＳ９のＹＥ
Ｓ）、ロジックアナライザ１０は測定を終了する（ステ
ップＳ１０）。
【００１９】測定終了後、測定開始時刻から測定終了時
刻までの間にタイマ１５にトリガ検出信号が入力された
か否かを判定する（ステップＳ１１）。もしそうである
なら（ステップＳ１１のＹＥＳ）、ロジックアナライザ
１０に測定結果を表示し続ける（ステップＳ１２）。一
方、そうでないなら（ステップＳ１１のＮＯ）、タイマ
１５は電源装置１２に対して電源断信号を送出する（ス
テップＳ１３）。この電源断信号に応答して、電源装置
１２は電源給電を停止する（ステップＳ１４）。
刻までの間にタイマ１５にトリガ検出信号が入力された
か否かを判定する（ステップＳ１１）。もしそうである
なら（ステップＳ１１のＹＥＳ）、ロジックアナライザ
１０に測定結果を表示し続ける（ステップＳ１２）。一
方、そうでないなら（ステップＳ１１のＮＯ）、タイマ
１５は電源装置１２に対して電源断信号を送出する（ス
テップＳ１３）。この電源断信号に応答して、電源装置
１２は電源給電を停止する（ステップＳ１４）。
【００２０】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。例えば、本発明はロジ
ックアナライザに限定せず、その他の測定装置にも適用
できる。また、監視部も、上述した実施例のものに限定
しないのは勿論である。また、測定時間設定回路は、測
定開始時刻と測定終了時刻とによって測定時間を設定し
ているが、測定時間の設定はこの方法に限定しない。す
なわち、例えば、現在の時刻から測定を開始する場合に
は、現在の時刻からの測定時間を設定するだけでも良
い。
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。例えば、本発明はロジ
ックアナライザに限定せず、その他の測定装置にも適用
できる。また、監視部も、上述した実施例のものに限定
しないのは勿論である。また、測定時間設定回路は、測
定開始時刻と測定終了時刻とによって測定時間を設定し
ているが、測定時間の設定はこの方法に限定しない。す
なわち、例えば、現在の時刻から測定を開始する場合に
は、現在の時刻からの測定時間を設定するだけでも良
い。
【００２１】
【発明の効果】以上説明したように本発明による測定装
置（ロジックアナライザ）は、測定時間内に被測定回路
から何等の情報も得られない場合に、電源供給を停止し
ているので、何も情報を持たないまま測定装置（ロジッ
クアナライザ）が電源投入状態となるのを防止すること
ができ、無駄な電力消費を抑えることができる。また、
測定時間として、測定開始時刻と測定終了時刻とを設定
することにより、オペレータがいない時間帯に測定時間
を設定すれば、オペレータがいないときにも測定装置は
被測定回路の測定を行えるという利点もある。
置（ロジックアナライザ）は、測定時間内に被測定回路
から何等の情報も得られない場合に、電源供給を停止し
ているので、何も情報を持たないまま測定装置（ロジッ
クアナライザ）が電源投入状態となるのを防止すること
ができ、無駄な電力消費を抑えることができる。また、
測定時間として、測定開始時刻と測定終了時刻とを設定
することにより、オペレータがいない時間帯に測定時間
を設定すれば、オペレータがいないときにも測定装置は
被測定回路の測定を行えるという利点もある。
【図１】本発明に係るロジックアナライザの構成を示す
ブロック図である。
ブロック図である。
【図２】本発明の一実施例によるロジックアナライザの
構成を示すブロック図である。
構成を示すブロック図である。
【図３】図２に示したロジックアナライザの動作を説明
するためのフローチャートである。
するためのフローチャートである。
【図４】先行技術１に開示されたロジックアナライザの
構成を示すブロック図である。
構成を示すブロック図である。
【図５】先行技術２に開示されたロジックアナライザ装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図６】先行技術３に開示されたマイコンＬＳＩの電源
瞬断テスト装置の構成を示すブロック図である。
瞬断テスト装置の構成を示すブロック図である。
１０ ロジックアナライザ（測定装置） ２０ 被測定回路 １１ 監視部 １２ 電源装置 １３ 測定時間設定回路 １４ トリガ検出回路 １５ タイマ
Claims (6)
- 【請求項１】 被測定回路（２０）を測定する測定装置
（１０）において、 測定時間内に前記被測定回路（２０）から何等の情報も
得られない場合に、電源断信号を出力する監視手段（１
１）と、 前記電源断信号に応答して、電源供給を停止する機能を
有する電源装置（１２）とを備えることを特徴とする測
定装置。 - 【請求項２】 前記監視手段（１１）は、 前記被測定回路（２０）に対する測定時間を設定可能な
測定時間設定回路（１３）と、 前記被測定回路（２０）にて発生したトリガを検出し、
前記トリガを検出したときにトリガ検出信号を出力する
トリガ検出回路（１４）と、 前記測定時間内に前記トリガ検出信号が入力されない場
合に、前記電源断信号を出力するタイマ（１５）とを有
する、請求項１に記載の測定装置。 - 【請求項３】 前記測定時間設定回路（１３）は、前記
測定時間を測定開始時刻と測定終了時刻とによって設定
する、請求項２に記載の測定装置。 - 【請求項４】 被測定回路（２０）のエラー解析を行う
ロジックアナライザ（１０）において、 測定時間内に前記被測定回路（２０）から何等の情報も
得られない場合に、電源断信号を出力する監視手段（１
１）と、 前記電源断信号に応答して、電源供給を停止する機能を
有する電源装置（１２）とを備えることを特徴とするロ
ジックアナライザ。 - 【請求項５】 前記監視手段（１１）は、 前記被測定回路（２０）に対する測定時間を設定可能な
測定時間設定回路（１３）と、 前記被測定回路（２０）にて発生したトリガを検出し、
前記トリガを検出したときにトリガ検出信号を出力する
トリガ検出回路（１４）と、 前記測定時間内に前記トリガ検出信号が入力されない場
合に、前記電源断信号を出力するタイマ（１５）とを有
する、請求項４に記載のロジックアナライザ。 - 【請求項６】 前記測定時間設定回路（１３）は、前記
測定時間を測定開始時刻と測定終了時刻とによって設定
する、請求項５に記載のロジックアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157651A JP2692649B2 (ja) | 1995-06-23 | 1995-06-23 | 測定装置およびロジックアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157651A JP2692649B2 (ja) | 1995-06-23 | 1995-06-23 | 測定装置およびロジックアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH095401A true JPH095401A (ja) | 1997-01-10 |
| JP2692649B2 JP2692649B2 (ja) | 1997-12-17 |
Family
ID=15654393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7157651A Expired - Lifetime JP2692649B2 (ja) | 1995-06-23 | 1995-06-23 | 測定装置およびロジックアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692649B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019007959A (ja) * | 2017-06-21 | 2019-01-17 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定システム及びそのための方法 |
| US11029357B2 (en) | 2015-08-13 | 2021-06-08 | Samsung Electronics Co., Ltd. | Embedded logic analyzer and integrated circuit including the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0564781U (ja) * | 1992-02-06 | 1993-08-27 | 三菱電機株式会社 | スペクトラム・アナライザ |
-
1995
- 1995-06-23 JP JP7157651A patent/JP2692649B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0564781U (ja) * | 1992-02-06 | 1993-08-27 | 三菱電機株式会社 | スペクトラム・アナライザ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11029357B2 (en) | 2015-08-13 | 2021-06-08 | Samsung Electronics Co., Ltd. | Embedded logic analyzer and integrated circuit including the same |
| US11719747B2 (en) | 2015-08-13 | 2023-08-08 | Samsung Electronics Co., Ltd. | Embedded logic analyzer and integrated circuit including the same |
| JP2019007959A (ja) * | 2017-06-21 | 2019-01-17 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定システム及びそのための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2692649B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343086A (en) | Automatic voltage detector control circuitry | |
| JPH0210847A (ja) | 集積回路チップの動作速度を測定する方法およびその装置 | |
| JP3063708B2 (ja) | 無停止電源システム並びにこれに用いる被バックアップ装置及びコンピュータを被バックアップ装置として動作させるためのプログラムを記録した記録媒体 | |
| US20160003910A1 (en) | Semiconductor device | |
| JPS60131431A (ja) | 電子体温計 | |
| JP3338776B2 (ja) | 半導体装置 | |
| JP2692649B2 (ja) | 測定装置およびロジックアナライザ | |
| JPH1127128A (ja) | 半導体集積回路装置 | |
| US7650550B2 (en) | Over temperature detection apparatus and method thereof | |
| US5349586A (en) | Stand by control circuit | |
| US20020194510A1 (en) | Apparatus and method for bus power measurement in a digital signal processor | |
| JPH08339308A (ja) | デジタル処理装置 | |
| JPH1185301A (ja) | 電子機器保護装置 | |
| JPH08139276A (ja) | 半導体集積回路 | |
| JP3002341B2 (ja) | ロジックアナライザ | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| US6415657B1 (en) | Switch monitoring system | |
| JPH0335170A (ja) | 交流電源停電検出回路 | |
| JPH09307431A (ja) | 位相調整回路 | |
| JPH0573349A (ja) | スタンバイ制御回路 | |
| US7340313B2 (en) | Monitoring device for monitoring internal signals during initialization of an electronic circuit | |
| JP2001159651A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| JP3469970B2 (ja) | 発振装置 | |
| JPH0572297A (ja) | 半導体集積回路 | |
| JP3980680B2 (ja) | Ｄ−ｒａｍカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |