JPH095780A - アクティブマトリクス方式液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像表示上の輝度むら，ならびに液晶のシー
ル性能の低下を招かずに、非表示液晶セル領域を狭くし
て基板の有効利用を図ることができるアクティブマトリ
クス方式液晶表示装置を提供することを目的とする。 【構成】 ５は表示液晶セル領域で、ソース信号配線１
３，ゲート信号配線１４とそれに接続したソース電極１
５，ゲート電極１６，ＴＦＴの半導体層１７、ドレイン
電極１８とそれに接続した画素電極１９で構成される。
８は非表示液晶セル領域で、非表示ダミー画素２０が形
成されている。非表示ダミー画素２０は、表示有効画素
１２と同様、ソース信号配線１３およびゲート信号配線
２６が接続され、ダミーソース電極２１，ダミーゲート
電極２２，ダミー半導体層２３，ダミードレイン電極２
４，ダミー画素電極２５を有し、ソース信号配線１３に
平行方向のサイズは表示有効画素１２のそれの１／２に
形成してある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、非線形素子を用いて
液晶を駆動する、いわゆるアクティブマトリクス方式液
晶表示装置に関するものである。

【０００２】

【従来の技術】近年、微細加工技術、材料技術、および
高密度実装技術などの進歩により、１型以下〜１７型以
上と幅広い画面サイズで、またＡＶ、ＯＡ、車載と様々
な用途において液晶表示装置の占める割合は急速に拡大
しており、従来ＣＲＴにかわるキーデバイスとしてエレ
クトロニクス業界全体の注目を集めている。そのような
中、液晶表示装置特有の薄型軽量をさらに進化させ、Ｃ
ＲＴでは実現困難であった商品領域（例えばＡ４、Ｂ５
サイズのノートパソコンからサブノートパソコン、ＤＴ
Ｎ規格対応のカナビゲーションシステム、モニター一体
型ビデオムービー、ペン入力型携帯情報端末等）にさら
なる展開を見せている。また、一方では材料コスト低減
と生産性向上のため、マザーガラス基板の大型化と標準
化の動きが活発で、同一サイズの大型マザーガラス基板
よりいかにして数多くのパネルを効率良く面取りする
か、あるいは同一画面サイズでいかにして小さなパネル
を実現するか、また同一パネルサイズでいかにして大き
な画面サイズを実現し、なおかつ同時に性能、品質、歩
留まりを落とさずに生産性向上できるかが重点課題にな
りつつある。

【０００３】まず、アクティブマトリクス方式液晶表示
装置の薄膜トランジスタ基板の概略について説明する。
図３にその概略図を示す。１はマザーガラス基板、２は
液晶表示装置として必要な薄膜トランジスタ基板の有効
領域であり、ここでは２パネル分の有効領域を配置した
複数面取りの場合を示している。３ａ，３ｂはそれぞれ
１パネル分の単位有効領域（以下、チップと呼ぶ）であ
る。４はマザーガラス基板１の製造工程内での搬送や認
識パターン形成等に必要な領域（以下、マザーガラス額
縁と呼ぶ）である。薄膜トランジスタ基板の有効領域２
の内側には液晶をスイッチングするアクティブ素子であ
る薄膜トランジスタをマトリクス配置した表示液晶セル
領域５を中心に、駆動ドライバーの実装領域６、対向基
板を貼り付けて液晶材料を表示液晶セル領域５に封入固
定させるためのシール領域７、表示液晶セル領域５とシ
ール領域７に挟まれた非表示液晶セル領域８がある。非
表示液晶セル領域８は、製造上のばらつきでシール領域
７の位置にずれが生じても表示液晶セル領域５にシール
領域７が重なり表示不良となることを防止するために存
在する余裕領域である。また、ここで９はシール領域７
と非表示液晶セル領域８を合わせた領域（以下、画面額
縁と呼ぶ）、１０は表示液晶セル領域５と非表示液晶セ
ル領域８を合わせた領域（以下、液晶セル領域と呼ぶ）
である。

【０００４】マザーガラス基板１を最大限有効に使うた
めには、まず第１に、マザーガラス額縁４を最小にする
方法があるが、これは製造設備の構造に制約を受けるた
め現在のところ一定以下のサイズは期待できない。ま
た、マザーガラス額縁４はチップ３ａ，３ｂの面取り数
にかかわらず一定の値をとるため、面取り数が増加する
ほど１チップ当たりの影響が分散されるためチップサイ
ズへの影響はそれほど大きくない。

【０００５】第２に、薄膜トランジスタ基板の有効領域
２が一定と考えた場合、各面取り数における最大チップ
サイズは自ら決まってくるため、表示液晶セル領域５を
大きくするためには画面額縁９を小さくするしか方法は
ない。また表示液晶セル領域５の大きさを固定して、多
面取り数を最大にする場合においても、画面額縁９を小
さくすることで、チップ３ａ，３ｂの大きさを最小に抑
えるのが有効である。さらに、画面額縁９は表示液晶セ
ル領域５の大きさに制約を受けずほぼ一定であるため、
面取り数が増加するほどその影響は大である。

【０００６】そのため、通常は画面額縁９を最小にする
べく設計上の対処を行っている。図４は、画面額縁近傍
を拡大し詳細を示したものである。３０は表示液晶セル
領域５内にある表示有効画素、３１は非表示液晶セル領
域８にある非表示画素、３２はソース信号配線、３３は
ゲート信号配線である。ここで、非表示画素３１は表示
有効画素３０と同様に、ソース信号配線３２およびゲー
ト信号配線３３が接続され、表示有効画素３０と全く同
様の駆動がなされ、通常は表示有効画素３０と全く同一
の画素パターンを一行以上配置することが多い。このよ
うにして非表示画素３１を配置する理由はいくつかある
が、最大の理由は表示品質の信頼性上の課題のためであ
る。

【０００７】表示品質の信頼性上の課題とは次のような
ものである。通常、液晶分子を所定の方向に配列させる
ために行う配向処理は、レーヨン、ナイロンなどの繊維
を用いた布を、一定荷重下にて基板上の配向膜（ポリイ
ミド系樹脂）を一定方向に擦るラビング法を用いて行う
が、摩擦によって基板から削り取られて布に付着した配
向膜が、異物として基板上に少なからず再付着してお
り、その付着量は明らかに基板の段差形状の変化が大き
いほど多い傾向がある。つまり、画素を配置した領域と
配線領域の境目に集中して再付着する。再付着した配向
異物は、ラビング時の摩擦熱と空気中の水分とで、イミ
ド結合が破壊されており、カルボン酸がイオンとして分
離され易い状態である。これらはイオン性不純物として
時間とともに液晶中に拡散していく。イオン性不純物は
液晶の電圧保持率を劣化させるが、液晶中に均一に拡散
した状態では画像表示上の輝度むらとは認識されず大き
な問題とはならない。しかしながら、先に述べたように
再付着異物の分布は当初より画面周辺に集中しており均
一な拡散は不可能である。さらに、それらの不純物はイ
オン性を持っているため、駆動時間の経過とともに液晶
セル中を移動する性質を持っており、特にＤＣ成分を多
く持つゲート信号に大きく影響される。すなわちゲート
の走査方向に依存した一定方向にイオン性不純物は移動
し、集中して存在する領域が形成されることになる。こ
の領域に集中したイオン性不純物によって、局部的な電
荷保持率の低下が起こり画像表示上の輝度むらとして観
察されることになるわけである。

【０００８】よって、この表示品質の信頼性上の課題で
ある輝度むらを防止するためには、正規駆動する非表示
画素３１を非表示液晶セル領域８に配置することで、イ
オン性不純物の発生源となるラビング異物の再付着領域
を表示液晶セル領域５から遠ざけることと、ゲートの走
査によって移動したイオン性不純物が最終的に集中する
領域を非表示液晶セル領域８の非表示画素３１のゲート
電極付近にとどめることが有効な手段となっていた。

【０００９】

【発明が解決しようとする課題】しかしながら上記の従
来の構造では、同一画面サイズ下でのチップ面積の縮小
や多面取り数増のため画面額縁サイズの最小最適化を試
みた場合、シール領域７は、信頼性上の問題で一定の幅
以下にはできないため、非表示液晶セル領域８を切り詰
めて縮小するのが唯一の方法であった。非表示液晶セル
領域８を縮小するためには、従来の技術では非表示画素
３１の配置列数を減少させるか全く無くしてしまうしか
方法はなかった。なぜならば、非表示画素３１の配置列
数を変更せずに非表示液晶セル領域８を縮小すると、シ
ール領域７の製造上のばらつきを考慮した場合、ワース
トケースにはシール領域７が非表示画素３１に重なって
しまう。この重なった部分は液晶自体が存在できないた
め、従来の技術で述べた、非表示画素３１の持っている
イオン性不純物の捕獲電極としての機能を失ってしま
い、画像表示上の輝度むら発生を防止できなくなる上
に、通常はシール領域７のアクティブ基板側との接触面
はほぼ一定均一のソース信号配線またはゲート信号配線
であったものが、一部が段差および表面状態の異なる非
表示画素３１との接触になるため、密着性の低下による
シール性の課題や、段差不均一による液晶セルのギャッ
プむら課題の一因となる危険性をはらんでいた。

【００１０】この発明は上記従来の課題を解決するた
め、画像表示上の輝度むら，ならびに液晶のシール性能
の低下を招かずに、基板の有効利用が図れるアクティブ
マトリクス方式液晶表示装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】請求項１のアクティブマ
トリクス方式液晶表示装置は、主面に走査信号ラインと
表示信号ラインをＸＹマトリックス状に配置し、この走
査信号ラインと表示信号ラインにより区画された領域に
薄膜トランジスタおよび画素電極を形成した第１の基板
と、第１の基板の主面に重ねられてこの主面に対向する
面に対向電極を形成した第２の基板と、第１の基板と第
２の基板の間に封入した液晶とを備え、第１の基板の最
外周に並んだ画素電極を他の画素電極の形状より小さく
するとともに最外周の走査信号ラインおよび表示信号ラ
インを内側に寄せることにより、非表示ダミー画素とし
たことを特徴とするものである。

【００１２】請求項２のアクティブマトリクス方式液晶
表示装置は、主面に走査信号ラインと表示信号ラインを
ＸＹマトリックス状に配置し、この走査信号ラインと表
示信号ラインにより区画された領域に薄膜トランジスタ
および画素電極を形成した第１の基板と、第１の基板の
主面に重ねられてこの主面に対向する面に対向電極を形
成した第２の基板と、第１の基板と第２の基板の間に封
入した液晶とを備え、第１の基板の外周に並んだ１また
は２列以上の画素電極を省略するとともに、省略した画
素電極列に対応する走査信号ラインおよび表示信号ライ
ンを内側に寄せることにより、ダミー信号配線としたこ
とを特徴とするものである。

【００１３】

【作用】請求項１の構成によれば、第１の基板の最外周
に並んだ画素電極を他の画素電極の形状より小さくする
とともに、最外周の走査信号ラインおよび表示信号ライ
ンを内側に寄せることにより、非表示ダミー画素とした
ので、非表示液晶セル領域が狭くても通常の非表示画素
と同等の作用をする非表示ダミー画素を配置でき、液晶
中のイオン性不純物を非表示液晶セル領域内にとどめる
ことができ、画像表示上の輝度むら，ならびに液晶のシ
ール性能の低下を招かずに、非表示液晶セル領域を狭く
して基板の有効利用を図ることができる。

【００１４】請求項２の構成によれば、第１の基板の外
周に並んだ１または２列以上の画素電極を省略するとと
もに、省略した画素電極列に対応する走査信号ラインお
よび表示信号ラインを内側に寄せることにより、ダミー
信号配線としたので、非表示液晶セル領域が狭くてもダ
ミー信号配線を配置することで、液晶中のイオン性不純
物を非表示液晶セル領域内にとどめることができ、画像
表示上の輝度むら，ならびに液晶のシール性能の低下を
招かずに、非表示液晶セル領域を狭くして基板の有効利
用を図ることができる。

【００１５】

【実施例】この発明の一実施例について、図面を参照し
ながら説明する。図１は、この発明の一実施例のアクテ
ィブマトリクス方式液晶表示装置の薄膜トランジスタ基
板の画面額縁近傍の概略図である。なお、薄膜トランジ
スタ基板の概略構成については、図３に示した例と同様
であり、同一部分には同一符号を付す。

【００１６】図１において、５は表示液晶セル領域、７
はシール領域、８は非表示液晶セル領域である。表示液
晶セル領域５は、表示有効画素１２，表示信号ラインと
なるソース信号配線１３，走査信号ラインとなるゲート
信号配線１４とそれに隣接したソース電極１５，ゲート
電極１６，ＴＦＴの半導体層１７，ドレイン電極１８と
それに接続した画素電極１９とで構成されている。

【００１７】非表示液晶セル領域８には、非表示ダミー
画素２０がゲート信号配線１４と平行に１行配置してあ
る。。非表示ダミー画素２０は、表示有効画素１２と同
様、ソース信号配線１３およびゲート信号配線２６が接
続され、ダミーソース電極２１，ダミーゲート電極２
２，ダミー半導体層２３，ダミードレイン電極２４，ダ
ミー画素電極２５を有するが、サイズ縮小のためソース
信号配線１３に平行方向のサイズを、表示有効画素１２
のそれの１／２にしてあり、その分ゲート信号配線２６
も内側に寄せてある。この時、ダミー画素電極２５の電
位は、表示有効画素１２の画素電極１９の電位と基本的
に同一にするため、ＴＦＴサイズおよび寄生容量の大き
さ、ダミーソース電極２１，ダミーゲート電極２２，ダ
ミー半導体層２３，ダミードレイン電極２４，ダミー画
素電極２５の設計パラメーターを最適化して調整するの
が望ましい。

【００１８】このように構成されたアクティブマトリク
ス方式液晶表示装置によると、非表示液晶セル領域８が
狭く、表示有効画素１２と同サイズの非表示画素を配置
できない場合においても、表示有効画素１２と同等の動
作をする非表示ダミー画素２０を従来の半分の領域に配
置できるため、シール領域７との距離を縮めることなく
非表示ダミー画素２０を形成できる。よって、非表示ダ
ミー画素２０の持っているイオン性不純物の捕獲電極と
しての機能により、たとえ液晶中にイオン性不純物が存
在しても非表示液晶セル領域８にとどめることができ、
画像表示上の輝度むら，ならびに液晶のシール性能の低
下を招かずに、非表示液晶セル領域８を狭くして基板の
有効利用が図れる。

【００１９】なお、この実施例では、非表示ダミー画素
２０のサイズが表示有効画素１２の１／２の大きさのも
のを１行配置した場合を例にとって説明したが、表示有
効画素１２より小さければ特に大きさは限定されるもの
ではなく、また、配置行数についても、特に限定される
ものではない。この発明の他の実施例について、図面を
参照しながら説明する。図２は、この発明の他の実施例
のアクティブマトリクス方式液晶表示装置の薄膜トラン
ジスタ基板の画面額縁近傍の概略図を示している。な
お、図１の実施例と同一部分は同一符号を付してその説
明を省略する。

【００２０】この実施例は、非表示液晶セル領域８にダ
ミーゲート信号配線２７のみを配置したもので、ダミー
ゲート信号配線２７は２本配置し、その配置間隔は表示
有効画素１２のソース信号配線１３に平行方向の辺の大
きさの１／４としてある。この場合、薄膜トランジスタ
や画素電極は配置しない。このように構成されたアクテ
ィブマトリクス方式液晶表示装置によると、液晶セル中
のイオン性不純物を捕獲することができるダミーゲート
信号配線２７を、狭い非表示液晶セル領域８に確保でき
るため、前記第１の実施例と同様の効果が得られる。

【００２１】なお、この実施例では、ダミーゲート信号
配線２７のピッチが表示有効画素１２の１／４の大きさ
のものを２本配置した場合を例にとって説明したが、非
表示液晶セル領域８を狭くできるものであれば、ピッチ
と配置本数は必要に応じて自由に選択してもかまわな
い。なお、前記各実施例では、非表示液晶セル領域８の
一辺のみについて記載したが、残りの三辺についても同
様に本発明の構成を適用してもよい。例えば、ゲート信
号配線１４方向の非表示液晶セル領域８にあっては、ゲ
ート信号配線１４に平行方向のサイズが１／２の非表示
ダミー画素を形成し、最外周のソース信号配線を内側に
寄せたり、あるいは画素電極を省略し、ソース信号配線
を内側に寄せることでダミーソース信号配線を形成して
もよい。また、非表示ダミー画素，ダミー信号配線を形
成するのは、非表示液晶セル領域８の一辺のみに限るも
のではなく、２辺以上に形成してもよい。

【００２２】

【発明の効果】請求項１の構成によれば、第１の基板の
最外周に並んだ画素電極を他の画素電極の形状より小さ
くするとともに、最外周の走査信号ラインおよび表示信
号ラインを内側に寄せることにより、非表示ダミー画素
としたので、非表示液晶セル領域が狭くても通常の非表
示画素と同等の作用をする非表示ダミー画素を配置で
き、液晶中のイオン性不純物を非表示液晶セル領域内に
とどめることができ、画像表示上の輝度むら，ならびに
液晶のシール性能の低下を招かずに、非表示液晶セル領
域を狭くして基板の有効利用を図ることができ、コンパ
クト・大画面・高生産性・高品質・高歩留まりを同時に
実現できるという効果が得られる。

【００２３】請求項２の構成によれば、第１の基板の外
周に並んだ１または２列以上の画素電極を省略するとと
もに、省略した画素電極列に対応する走査信号ラインお
よび表示信号ラインを内側に寄せることにより、ダミー
信号配線としたので、非表示液晶セル領域が狭くてもダ
ミー信号配線を配置することで、液晶中のイオン性不純
物を非表示液晶セル領域内にとどめることができ、画像
表示上の輝度むら，ならびに液晶のシール性能の低下を
招かずに、非表示液晶セル領域を狭くして基板の有効利
用を図ることができ、コンパクト・大画面・高生産性・
高品質・高歩留まりを同時に実現できるという効果が得
られる。

【図面の簡単な説明】

【図１】この発明の一実施例のアクティブマトリクス方
式液晶表示装置の画面額縁近傍の概略図である。

【図２】この発明の他の実施例のアクティブマトリクス
方式液晶表示装置の画面額縁近傍の概略図である。

【図３】アクティブマトリクス方式液晶表示装置の薄膜
トランジスタ基板の概略図である。

【図４】従来例のアクティブマトリクス方式液晶表示装
置の画面額縁近傍の概略図である。

【符号の説明】

５ 表示液晶セル領域 ７ シール領域 ８ 非表示液晶セル領域 １２ 表示有効画素 １３ ソース信号配線 １４，２６ ゲート信号配線 １９ 画素電極 ２０ 非表示ダミー画素 ２７ ダミーゲート信号配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 主面に走査信号ラインと表示信号ライン
   をＸＹマトリックス状に配置し、この走査信号ラインと
   表示信号ラインにより区画された領域に薄膜トランジス
   タおよび画素電極を形成した第１の基板と、 前記第１の基板の主面に重ねられてこの主面に対向する
   面に対向電極を形成した第２の基板と、 前記第１の基板と前記第２の基板の間に封入した液晶と
   を備えたアクティブマトリクス方式液晶表示装置であっ
   て、 前記第１の基板の最外周に並んだ画素電極を他の画素電
   極の形状より小さくするとともに最外周の走査信号ライ
   ンおよび表示信号ラインを内側に寄せることにより、非
   表示ダミー画素としたことを特徴とするアクティブマト
   リクス方式液晶表示装置。
2. 【請求項２】 主面に走査信号ラインと表示信号ライン
   をＸＹマトリックス状に配置し、この走査信号ラインと
   表示信号ラインにより区画された領域に薄膜トランジス
   タおよび画素電極を形成した第１の基板と、 前記第１の基板の主面に重ねられてこの主面に対向する
   面に対向電極を形成した第２の基板と、 前記第１の基板と前記第２の基板の間に封入した液晶と
   を備えたアクティブマトリクス方式液晶表示装置であっ
   て、 前記第１の基板の外周に並んだ１または２列以上の画素
   電極を省略するとともに、省略した画素電極列に対応す
   る走査信号ラインおよび表示信号ラインを内側に寄せる
   ことにより、ダミー信号配線としたことを特徴とするア
   クティブマトリクス方式液晶表示装置。