JPH0961409A - 超音波信号処理装置 - Google Patents

Abstract

(57)【要約】 【構成】各素子による受信信号を時間移動した後に、同
一位相補正の信号毎に別々に加算し別途に単一信号帯化
処理を行う。 【効果】回路規模が減少し構成の大幅簡易化を可能とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は超音波信号処理装置に関
する。

【０００２】

【従来の技術】これまで水中あるいは生体中における超
音波撮像の方式が提案されている。このような装置で
は、受信信号の遅延と加算処理を行なう受信整相部の構
成法が装置全体の規模を決定する点で最も重要である。
整相部の構成法として、近年の集積回路技術の急速な発
展により量子化整相法が主要な技術となりつつある。

【０００３】ディジタル信号処理技術を用いた構成とし
て、搬送波周波数による直交標本化(Quadrature Sampli
ng) と標本化周期以下の微小時間移動を搬送波の位相回
転で近似実現した整相方式が知られている。この整相方
式は、例えば「アイイーイーイー トランザクションズ
オン ウルトラソニックス，フェロエレクトリクスア
ンド フリケンシー コントロール（IEEE Transaction
s on Ultrasonics, Ferroelectrics, and Frequency Co
ntrol)，Vol. 40, No.3, MAY 1993」等の文献に開示され
ている。

【０００４】この整相方式を図２０を用いて説明する。
受信信号入力２００１はミキサ2021，２０２２の入力と
なり、互いに位相が直交する正弦波信号２０２３，２０
２４のそれぞれと周波数混合が行われる。周波数混合に
より、受信信号は包絡線信号成分（ベースバンド成分）
と高調波成分を持つようになる。周波数混合された結果
はそれぞれ低周波通過フィルタ２０３１，２０３２を通
過し、直流近くの包絡線信号帯を残した信号となって標
本化器２０４１，２０４２の入力となる。標本化器２０
４１，２０４２はアナログ−ディジタル変換器であり、
基本的には包絡線信号帯のナイキスト条件を満たす標本
化周波数で動作させればよい。標本化したディジタル信
号を記憶回路２０５１，２０５２に順次記憶し、記憶空
間内の読み出し番地を必要な時間関係によって変化させ
ることにより、標本化周期を単位に所望の遅延を記憶し
た信号に対して与えることができる。記憶回路２０５
１，２０５２を経た信号は、位相回転部２０６７の入力
となる。

【０００５】位相回転部は、複素で得られた受信信号の
包絡線信号成分が持つべき搬送波の位相変化を複素乗算
により補正するものであり、受信信号搬送波周波数と量
子化されない目的の遅延量によって決定する。この遅延
量と搬送波の角周波数から計算される位相ψを持った参
照信号２０６５，２０６６により、遅延量の標本化周期
による量子化誤差が搬送波周期を中心として補正される
ことになる。この補正結果は受信素子毎に実部，虚部各
成分の加算器２０７１，２０７２で加算する。加算結果
は二乗和平方根演算器２００８によって包絡線信号に変
換される。

【０００６】

【発明が解決しようとする課題】上記整相方式を用いて
非常に多くの並列受信信号を整相しようとすると、周波
数移動処理部の規模が非常に大きくなる。実部，虚部を
受け持つ各ミキサの直後に乗算により発生する倍周波信
号帯の濾波を目的とした低域通過濾波器とアナログ・デ
ィジタル変換器が必要である。通常はこの濾波器に厳し
い遮断特性と阻止域での減衰特性が要求されるため、同
時に多数の受信信号を実時間並列処理する超音波受信信
号処理装置では回路規模増大を招くために実現困難であ
った。

【０００７】また、特に位相回転部２０６７の参照信号
２０６５，２０６６で与えるべき位相ψの角度精度が高
いものを必要としない場合には位相ψの離散的な値を用
意しておくことができる。このとき、並列受信信号の多
くは確率的な意味での一様さのもとに、特定の位相ψで
等しい位相回転演算を行うため、並列受信信号の全てに
位相回転部を付属させることは望ましくない。

【０００８】本発明の目的はこの問題点を改善して、装
置の簡略化およびコスト低減に適した超音波信号処理装
置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
の第一の手段として、本発明の超音波信号処理装置は、
各受信号を標本化する手段と、標本化された各信号を異
なる時間関係に変換する手段と、時間変換された信号の
同一時刻同士の値を加算する手段と、該加算結果の個々
に受信信号の搬送波の位相回転を補償する手段と該位相
回転された受信信号を積算する手段と該積算された信号
を単一の周波数帯とする手段とを含む。上記目的を達成
するための第二の手段として、本発明の超音波信号処理
装置は、第一の手段において、上記位相回転を補償する
手段は、所定の位相の組に対して定まる正弦関数値およ
び余弦関数値を上記時間変換された信号の同一時刻同士
の加算結果に乗算して二つの出力を得る手段とし、かつ
上記位相回転された受信信号を積算する手段は複数得ら
れる前記二つの出力を片側ずつ積算して一対の出力を得
る。

【００１０】上記目的を達成するための第三の手段とし
て、本発明の超音波信号処理装置は、上記第一の手段に
おいて、上記単一の周波数帯とする手段は、受信信号の
搬送波周波数で複素の周波数移動を行う手段と該周波数
移動後の信号の低周波成分を通過させるフィルタ手段を
備えた。

【００１１】上記目的を達成するための第四の手段とし
て、本発明の超音波信号処理装置は、上記第一の手段に
おいて、上記単一の周波数帯とする手段は、受信信号の
正または負の搬送波周波数を中心とした帯域通過フィル
タ構成を備えた。

【００１２】上記目的を達成するための第五の手段とし
て、本発明の超音波信号処理装置は、上記第一の手段に
おいて、各受信号を標本化する手段の出力を受信信号の
搬送波周波数で複素の周波数移動を行う手段をさらに備
え、上記単一の周波数帯とする構成は、該周波数移動さ
れた信号の低周波成分を通過させるフィルタ構成を備え
た。

【００１３】上記目的を達成するための第六の手段とし
て、本発明の超音波信号処理装置は、上記第一の手段に
おいて、上記受信号を標本化する手段は、受信信号の搬
送波周期の四分の一の時間間隔で標本化する動作を所定
の周期ごとに反復する動作が可能な構成とした。

【００１４】上記目的を達成するための第七の手段とし
て、本発明の超音波信号処理装置は、上記第六の手段に
おいて、上記単一の周波数帯とする手段は、受信信号の
搬送波周波数で複素の周波数移動を行う手段と該周波数
移動後の信号の低周波成分を通過させるフィルタ手段を
備えた。

【００１５】上記目的を達成するための第八の手段とし
て、本発明の超音波信号処理装置は、上記第六の手段に
おいて、上記単一の周波数帯とする手段は、受信信号の
正または負の搬送波周波数を中心とした帯域通過フィル
タ手段を備えた。

【００１６】

【作用】本発明の第一の手段では、各受信号を標本化し
て異なる時間関係に変換したものを同一時刻同士で加算
し、加算結果の個々に受信信号の搬送波の位相回転を補
償することにより、標本化周期以下の時間移動を受信信
号の搬送波の位相回転で実現し、位相回転された受信信
号を積算する手段と積算された信号を単一の周波数帯と
する手段により、受信信号の信号と雑音の比が改善され
る。

【００１７】本発明の第二の手段では、第一の手段で、
所定の位相の組に対して定まる正弦関数値および余弦関
数値を時間変換された信号の同一時刻同士の加算結果に
乗算して二つの出力を得る構成とすることにより搬送波
の位相回転分が補償されて標本化周期以下の時間移動が
実現され、かつ位相回転された受信信号を積算する手段
は、複数得られる前記二つの出力を片側ずつ積算して一
対の出力を得ることにより、只一対の複素成分としての
処理が可能になる。

【００１８】本発明の第三の手段では、上記第二の手段
で、受信信号の互いに直交する位相の搬送波周波数の正
弦波信号で複素の周波数移動を行うことにより、加算さ
れた受信信号は直流を中心とした信号帯となり、この信
号帯だけを含む低周波成分を通過させるフィルタにより
単一の周波数帯とすることができる。

【００１９】本発明の第四の手段では、上記第二の手段
で、受信信号の正または負の搬送波周波数を中心とした
帯域通過フィルタを備えることにより、単一の周波数帯
とすることができる。

【００２０】本発明の第五の手段では、上記第一の手段
で、各受信号を標本化する場合の出力を受信信号の搬送
波周波数で複素の周波数移動を行っておき、周波数移動
された信号の低周波成分を通過させるフィルタを最後に
備えたことにより単一の周波数帯とする。

【００２１】本発明の第六の手段では、上記第一の手段
で、受信信号を標本化する手段は、受信信号の搬送波周
期の四分の一の時間間隔で標本化する動作を所定の周期
ごとに反復する動作により、搬送波の位相が９０度異な
った信号を近似的に標本化したことになる。

【００２２】本発明の第七の手段では、上記第六の手段
で、受信信号の互いに直交する位相の搬送波周波数の正
弦波信号で複素の周波数移動を行うことにより、加算さ
れた受信信号は直流を中心とした信号帯となり、この信
号帯だけを含む低周波成分を通過させるフィルタにより
単一の周波数帯とすることができる。

【００２３】本発明の第八の手段では、上記第六の手段
で、受信信号の正または負の搬送波周波数を中心とした
帯域通過フィルタを備えることにより、単一の周波数帯
とすることができる。

【００２４】

【実施例】整相の基準となる素子の受信信号をＲｃ(ｔ)
とし、数１で表されるものとする。

【００２５】

【数１】 Ｒｃ(ｔ)＝Ａ(ｔ)cos（ωs ｔ） …（数１） ここでωｓは搬送波の角周波数であり、Ａ(ｔ)は包絡線
波形である。

【００２６】整相において、各素子の受信信号は数１の
時間ｔだけが異なる信号が得られるものとする。整相に
おいて与えるべき遅延時間がτｕである、第ｕ番素子の
受信信号をＲｕ(ｔ)とする。Ｒｕ(ｔ)は数２のように表
せる。

【００２７】

【数２】 Ｒｕ(ｔ)＝Ａ(ｔ＋τu)cos（ωｓ(ｔ＋τu)） ＝Ａ(ｔ＋τu)［exp{ｊωｓ(ｔ＋τu)}＋exp{−ｊωｓ(ｔ＋τu)}］ …（数２） ここでｊは虚数単位である。ディジタル処理のための量
子化遅延の単位をＴｓとし、Ｇを整数としてτｕ＝Ｇ・
Ｔｓ＋εｕ，０≦εｕ＜Ｔｓで表されるとする。

【００２８】数２に量子化遅延Ｇ・Ｔｓを与えた結果の
波形Ｄｕ(ｔ)は、数３で表せる。

【００２９】

【数３】 Ｄｕ(ｔ)＝Ｒｕ(ｔ−Ｇ・Ｔｓ) ＝Ａ(ｔ＋τｕ−Ｇ・Ｔｓ)［exp｛ｊωｓ(ｔ＋τｕ−Ｇ・Ｔｓ)｝ ＋exp｛−ｊωｓ(ｔ＋τｕ−Ｇ・Ｔｓ)｝］ ＝Ａ(ｔ＋εｕ)［exp{ｊωｓ(ｔ＋εｕ)} ＋exp{−ｊωｓ(ｔ＋εｕ)}］ …（数３） このものに位相補正exp(−ｊωｓ εｕ)を与えた結果Ｂ
ｕ(ｔ)は数４で表せる。

【００３０】

【数４】 Ｂｕ(ｔ)＝Ｂｕ(ｔ)exp(−ｊωｓ εｕ) ＝Ａ(ｔ＋εｕ)［exp｛ｊωｓ(ｔ＋εｕ)｝ ＋exp｛−ｊωｓ(ｔ＋εｕ)｝］exp(−ｊωｓ εｕ) ＝Ａ(ｔ＋εｕ)exp｛ｊωｓ ｔ｝ ＋Ａ(ｔ＋εｕ)exp｛−ｊωｓ(ｔ＋２εｕ)｝ …（数４） 数４の第２項を複素のバンドパスフィルタで十分に減衰
させれば、包絡線に時間誤差だけを持った整相波形Ｐ
(ｔ)が得られる。そのようなバンドパスフィルタのイン
パルス応答をＨ(ｔ)、その群遅延をδ，＊は畳み込み演
算を表すとすれば、Ｐ(ｔ)は近似的に数５のようにな
る。

【００３１】

【数５】 Ｐ(ｔ)＝Ｂｕ(ｔ)＊Ｈ(ｔ) ≒Ａ(ｔ＋εｕ−δ)exp｛ｊωｓ(ｔ−δ)｝ …（数５） ここでδは全ての受信信号に共通で残るため整相加算結
果に問題はない。また、数４の第２項を複素で周波数移
動してベースバンドに変換した後にローパスフィルタを
用いて十分に減衰させる方法でもよい。この場合は時間
誤差だけを持った包絡線にＥ(ｔ)が得られる。そのよう
なローパスフィルタのインパルス応答をＨ′(ｔ)、その
群遅延をδ′とすれば、Ｅ(ｔ)は同様な過程で数６のよ
うになる。

【００３２】

【数６】 Ｅ(ｔ)＝〈Ｂｕ(ｔ)exp(-ｊ(ωｓ ｔ＋φ))〉＊Ｈ′(ｔ) ＝〈Ａ(ｔ＋εｕ)exp（−ｊφ)＋Ａ(ｔ＋εｕ) exp｛−ｊωｓ(２ｔ＋2εｕ＋φ)｝〉＊Ｈ′(ｔ) ≒Ａ(ｔ＋εｕ−δ′)exp(−ｊφ) …（数６） ここでδ′は全ての受信信号に共通で残るため整相加算
結果に問題はない。さらに、同様の処理をヒルベルト変
換や搬送波の９０度位相差で遅延して信号対としたもの
に対しても実現できる。このような信号は複素信号であ
り、数７のように表される。

【００３３】

【数７】 Ｒ′ｕ(ｔ)＝Ａ(ｔ＋τｕ)exp｛ｊωｓ(ｔ＋τｕ)｝ …（数７） この様な信号では複素の正負の周波数軸上に単一の信号
帯のみ存在するので、数３，数４の場合と同じ処理を経
ることによって、数８のように直接目的の信号Ｂ′ｕ
(ｔ)が得られる。

【００３４】

【数８】 Ｂ′ｕ(ｔ)＝Ｒ′ｕ(ｔ−Ｇ・Ｔｓ)exp(−ｊωｓ εｕ) ＝Ａ(ｔ＋τｕ−Ｇ・Ｔｓ)exp｛ｊωｓ(ｔ＋τｕ−Ｇ・Ｔｓ)｝ exp(−ｊωｓ εｕ) ＝Ａ(ｔ＋εｕ)exp｛ｊωｓ(ｔ＋εｕ)｝exp(−ｊωｓ εｕ) ＝Ａ(ｔ＋εｕ)exp(ｊωｓ ｔ) …（数８） さらに、周波数移動処理を先に行った処理で実現するこ
ともできる。Ｒｕ(ｔ)に複素周波数移動を行った結果Ｍ
ｕ(ｔ)を数９に示す。

【００３５】

【数９】 Ｍｕ(ｔ)＝Ｒｕ(ｔ)exp(−ｊ(ωｓ ｔ＋φ)） ＝Ａ(ｔ＋τｕ)［exp｛ｊ(ωｓτｕ−φ)｝ ＋exp｛−ｊ(ωｓ(２ｔ＋τｕ)＋φ)｝］ …（数９） 数９に量子化遅延Ｇ・Ｔｓを与えた結果の波形Ｄ′ｕ
(ｔ)は、数１０で表せる。

【００３６】

【数１０】 Ｄ′ｕ(ｔ)＝Ｍｕ(ｔ−Ｇ・Ｔｓ) ＝Ａ(ｔ＋τｕ−Ｇ・Ｔｓ)［exp｛ｊ(ωｓτｕ−φ)｝ ＋exp｛−ｊ(ωｓ(２(ｔ−Ｇ・Ｔｓ)+τｕ)＋φ)｝］ ＝Ａ(ｔ＋εｕ)［exp｛ｊ(ωｓ τｕ−φ)｝ ＋exp{−ｊ(ωｓ(２(ｔ−Ｇ・Ｔｓ)＋τｕ)＋φ)}］ …（数１０） このものに位相補正exp(−ｊωｓ τｕ)を与えた結果
Ｂ′ｕ(ｔ)は数１１で表せる。

【００３７】

【数１１】 Ｂ′ｕ(ｔ)＝Ｄ′ｕ(ｔ)exp(−ｊωｓ τｕ) ＝Ａ(ｔ＋εｕ)［exp{ｊ(ωｓ τｕ−φ)} ＋exp{−ｊ(ωｓ(２(ｔ−Ｇ・Ｔｓ)＋τｕ)＋φ)}］ exp(−ｊωｓ τｕ) ＝Ａ(ｔ＋εｕ)exp｛−ｊφ｝ ＋Ａ(ｔ＋εｕ)exp{−ｊ(ωｓ(２(ｔ＋εｕ)＋φ)} …（数１１） 次に数１１の第２項成分をローパスフィルタを用いて十
分に減衰させる。そのようなローパスフィルタのインパ
ルス応答をＨ′(ｔ)、その群遅延をδ′とすれば、Ｂ′
(ｔ)は同様な過程で数１２のようになる。

【００３８】

【数１２】 Ｅ′(t)＝Ｂ′ｕ(ｔ)＊Ｈ′(ｔ) ＝〈Ａ(ｔ＋εｕ)exp｛−ｊφ｝ ＋Ａ(ｔ＋εｕ)exp{−ｊ(ωｓ(２(ｔ＋εｕ)＋φ)}〉＊Ｈ′(ｔ) ≒Ａ(ｔ＋εｕ−δ′)exp(−ｊφ) …（数１２） ここでδ′は全ての受信信号に共通で残るため整相加算
結果に問題はない。

【００３９】上述の各信号処理過程では、量子化遅延後
の位相補正exp(−ｊωｓ τｕ)あるいはexp(−ｊωｓ
εｕ)を複素乗算する過程は、θを実数とした関数exp
(−jθ)の周期性を利用して、必要な角度精度で値を用
意しておくことができる。実際のディジタル信号処理で
はexp(−ｊθ) の値をテーブル参照形式で準備すること
が望ましい。必要な角度精度で用意する値テーブルの大
きさに比べて受信信号の総数が著しく多い場合には、受
信信号の個々にexp(−ｊωｓ τｕ)あるいはexp(−ｊω
ｓ εｕ)を乗じる手段を併設するよりも、テーブルで用
意した各角度値の個々に対応してexp(−ｊθ) の複素乗
算手段を併設するほうが装置の規模を低減することがで
きる。したがって、量子化遅延後の信号を、各角度値の
個々に対応したexp(−ｊθ) の複素乗算手段の手前で、
一旦全て加算しておき、加算結果につきexp(−ｊθ) の
複素乗算とその後の全素子加算を行うことで効率良く整
相加算を実現することができる。

【００４０】本発明の第一の実施例を図１に示す。図１
では数１〜数６の信号処理手順に基づいて整相加算が行
われる。受信素子１１１〜１１ｎが発生する受信信号群
Ｓ１〜Ｓｎは標本化回路１２１〜１２ｎの入力となる。
標本化回路１２１〜１２ｎは受信信号群Ｓ１〜Ｓｎの個
々を標本化周期Ｔｓを単位に標本化し、量子化遅延回路
１４の入力となる。ここでｎは受信素子数である。量子
化遅延回路１４は目的とする反射信号に対する各受信信
号の時間関係から標本化周期Ｔｓを単位に量子化遅延を
各受信信号に与える。量子化遅延回路１４の出力は選択
器１５の入力となる。選択器１５は量子化遅延回路１４
の出力を加算器１６１〜１６ｐの入力へ分配する。ここ
でｐはｎよりも小さな自然数である。

【００４１】加算器１６１〜１６ｐは同じ位相補正値の
受信信号同士を加算し、位相回転回路１７１〜１７ｐへ
遅延された受信信号を出力する。選択器１５および加算
器１６１〜１６ｐを合わせた部分ＳＵＭを以下では位相
分配部と呼称する。位相回転回路１７１〜１７ｐはその
実部（同相）成分出力１７１ｉ〜１７ｐｉを加算器１８
１に、虚部（直交）成分出力１７１ｑ〜１７ｐｑを加算
器１８２に出力する。これらの加算出力は帯域通過回路
１９０の入力となる。帯域通過回路１９０は加算器１８
１，１８２の複素信号出力を複素周波数空間上の単一の
信号帯とする。整相加算出力の包絡線信号（検波信号）
を得るには、帯域通過回路１９０の出力Ｉ，Ｑの二乗和
平方根を演算する図１に図示しない回路を接続する。

【００４２】図１の標本化回路１２１〜１２ｎの各々を
図２に示す。受信信号Ｓｎは時間により増幅率が可変な
増幅器２１の入力となる。増幅器２１の出力は受信信号
の帯域上限を元に遮断周波数を設定したアンチエイリア
スフィルタ２２を通過し、アナログ・ディジタル変換器
２３の入力となるアナログ・ディジタル変換器２３は図
示しない全ての受信信号に共通の標本化クロック信号に
応じて標本化周期Ｔｓごとに受信信号を標本化する。標
本化出力はディジタル信号となって図１の量子化遅延回
路１４の入力となる。

【００４３】図１の量子化遅延回路１４について図３を
用いて説明する。量子化遅延回路１４は記憶回路３２１
〜３２ｎと、その読み出し番地を格納する番地記憶回路
３４１〜３４ｎからなる。図１の標本化回路群１２１〜
１２ｎの出力３１１〜３１ｎは順次一斉に標本化周期
毎、記憶回路３２１〜３２ｎに格納される。格納開始は
書き込み指令Ｗによって制御される。また、書き込み番
地は書き込み指令Ｗにしたがってリセットされ、図示し
ないクロック入力によって記憶回路３２１〜３２ｎに付
帯する計数回路によって所定の最大値で循回される。遅
延は信号の書き込み時点の番地と読み出し時点の番地を
違えることによって実現する。読み出し時点は読み出し
指令Ｒ１〜Ｒｎによって制御され、読み出し番地はＡＤ
Ｒ１〜ＡＤＲｎで指定される。読み出し出力３３１〜３
３ｎは図１の位相分配部SUMの入力となる。記憶回路３
２１〜３２ｎは、ＲＡＭ，ＦＩＦＯメモリ等と共に構成
される。読み出し指令Ｒ１〜Ｒｎは必要に応じて整相加
算を開始する時点を制御する。読み出し番地信号ＡＤＲ
１〜ＡＤＲｎは番地記憶回路３４１〜３４ｎの読み出し
出力として得られる。この読み出しは、読み出し開始を
指定するクリア信号ＣＬＲと読み出し番地を、順次、増
加するための読み出しクロックＲＣＬＫとで制御され
る。番地記憶回路３４１〜３４ｎは図示しない計数回路
が付帯しており、番地記憶回路３４１〜３４ｎ内の読み
出し番地を順次読み出しクロックＲＣＬＫにしたがって
計上している。番地記憶回路３４１〜３４ｎはＲＯＭで
構成する。

【００４４】図１の位相分配部ＳＵＭを図４に示す。位
相分配部ＳＵＭは選択器１５を形成する単位選択器４１
１〜４１ｎと加算器１６１〜１６ｐからなる。図３の読
み出し出力３３１〜３３ｎは単位選択器４１１〜４１ｎ
の入力となる。単位選択器４１１〜４１ｎは受信信号毎
に個別に選択された加算器に３３１〜３３ｎを出力す
る。図４では信号３３１が加算器１６２に、３３２が加
算器１６１に、３３ｎが加算器１６ｐに出力されてい
る。また、この信号と加算器の対応付けは異なる信号が
同じ加算器に同時に加算される場合もある。

【００４５】次に加算器１６ｐを図５に示す。加算入力
ａｐ１〜ａｐｎは加算器５１１〜５１ｎのカスケード接
続で演算され、最終出力４３ｐを得る形になっている。

【００４６】次に図１の位相回転回路１７１〜１７ｐに
ついて図６で説明する。図６は17ｐを示す。加算器１６
ｐの出力４３ｐに対して一対の補正係数cosψｐ，sinψ
ｐを乗算器６３１，６３２で乗じる。補正係数cosψ
ｐ，sinψｐは係数発生回路621,６２２より、乗算器６
３１，６３２に出力するが、これは必要に応じて保持値
が書き換え可能なレジスタ、あるいは固定の論理回路に
よって構成される。乗算結果は、実部成分１７ｐｉは図
１の実部の総和を求める加算器１８１の入力に、虚部成
分１７ｐｑは虚部の総和を求める加算器１８２の入力と
なり、それぞれ帯域通過回路１９０の入力となる。

【００４７】次に図１の帯域通過回路について図７で説
明する。帯域通過回路１９０は複素周波数移動部７００
とフィルタ部７０１からなる。まず、数１〜数４，数６
の信号処理過程で処理を行う場合には，７００，７０１
の両者を用いる。複素周波数移動部７００は互いに直交
する参照波信号と複素数の乗算を実現する。図１の加算
器１８１の実部総和出力１９１と加算器１８２の虚部総
和出力１９２はそれぞれ乗算器７２１〜７２４の入力と
なる。

【００４８】受信信号の搬送波と同じ周波数の参照波信
号cosωｓｔ，sinωｓｔは正弦波信号発生回路７１１，
７１２によって生成される。これらは、ＲＯＭに記憶さ
れた波形値を順次読み出すことによって実現される。乗
算結果は加算器７３１，732の入力となり、実部，虚部
が計算されて加算結果はフィルタ部７０１の入力とな
る。

【００４９】加算器７３１，７３２の加算出力はそれぞ
れシフトレジスタＳＨＲ１，SHR2の逐次入力となる。シ
フトレジスタの長さはｍである。シフトレジスタＳＨＲ
１，ＳＨＲ２の保持値のそれぞれは、係数レジスタＭＲ
１，ＭＲ２に保持された係数値のそれぞれと乗算器７４
１〜７４ｍ，７５１〜７５ｍによって乗算され、さらに
加算器７６１，７６２によって同時に加算される。シフ
トレジスタＳＨＲ１，ＳＨＲ２は転送クロックＣ４ａに
より順次転送し、加算器７３１，７３２は加算クロック
Ｃ４ｂにより動作する。このとき、加算クロックＣ４ｂ
の周期は、C4aの周期の整数倍で長周期とすることがで
きる。係数レジスタＭＲ１，ＭＲ２にはそれぞれ、時刻
ｔの関数として表現することができる関数ＶＩ(ｔ), Ｖ
Ｑ(ｔ)に基づいた値が保持される。

【００５０】数１〜数４，数６の信号処理過程ではＶＩ
(ｔ), ＶＱ(ｔ)は全く同じ関数となり、係数レジスタＭ
Ｒ１，ＭＲ２には同じ係数値が保持される。ＶＩ(ｔ)あ
るいはＶＱ(ｔ)の例を図８の８１に示す。これは、周波
数空間で矩形の帯域通過特性を有するフィルタ特性のイ
ンパルス時間応答を有限の点数ｍで打ち切ったものであ
る。このものは、適当な時間周期Ｔｗで定まる標本化関
数Sin（πｔ／Ｔｗ)／（πｔ／Ｔｗ）であり、整数ｄ＝
−ｍ／２，−ｍ／２＋１，０，ｍ／２−１，ｍ／２と図
２の標本化回路の標本化周期Ｔｓをもとにｔ＝ｄＴｓを
関数に代入して係数値８０１，８０２〜８０ｍを順次求
めることができる。なお、この構成では係数レジスタＭ
Ｒ１，ＭＲ２に全く同じ係数が保持されることから、Ｍ
Ｒ１，ＭＲ２を共通として実現できる。

【００５１】さらに、数１〜数５の信号処理過程では、
複素周波数移動部７００を省いた構成とすることができ
る。この場合，図７の入力１９１，１９２はそれぞれシ
フトレジスタＳＨＲ１，ＳＨＲ２の逐次入力となる。フ
ィルタ部７０１はそのままで、係数レジスタＭＲ１，Ｍ
Ｒ２には図９に示す実部応答関数９１（ＶＩ（ｔ）に相
当），図１０に示す虚部応答関数１００１（ＶＱ（ｔ）
に相当）に基づいた係数値９１１，９１２〜９１ｍ，１
０２１，１０２２〜１０２ｍが保持される。これは、図
８の係数群８０１，８０２〜８０ｍのそれぞれに、互い
に位相が直交し、受信信号搬送波と同じ角周波数ωｓの
正弦波cosωｓｔ，sinωｓｔを乗じたもので計算され
る。

【００５２】数１〜数５および、数１〜数４，数６の信
号処理過程では、図７の最終出力Ｉ，Ｑの後段に、図１
１に示すような二乗和平方根演算回路が接続される。こ
れは、複素で得られる信号の包絡線信号を得るために備
えるものあり、整相加算信号の位相成分を取り去るもの
である。入力Ｉ，Ｑはそれぞれ乗算器１１０１，1102で
二乗され、加算器１１０３の入力となる。加算結果は平
方根演算器１１０４の入力となる。平方根演算器１１０
４は、加算結果のデータ値を元に図示しないＲＯＭに記
憶された関数値を参照出力する。

【００５３】本発明の別の実施例を図１２に示す。図１
２は数１，数２，数９〜数１２の信号処理手順に基づい
て整相加算が行われる。受信素子１１１〜１１ｎが発生
する受信信号群Ｓ１〜Ｓｎは複素周波数移動回路１２２
１〜１２２ｎの入力となる。複素周波数移動回路１２２
１〜１２２ｎは受信信号群Ｓ１〜Ｓｎの個々を標本化周
期Ｔｓを単位に標本化し、互いに位相が直交し、搬送波
と角周波数が同一な参照波信号とそれぞれ乗算し、実部
−虚部一対の出力が量子化遅延回路１２０４の入力とな
る。ここでｎは受信素子数である。量子化遅延回路１２
０４は目的とする反射信号に対する各受信信号の時間関
係から標本化周期Ｔｓを単位に量子化遅延を各受信信号
に与える。量子化遅延回路１２０４の出力は選択器１２
０５の入力となる。

【００５４】選択器１２０５は量子化遅延回路１２０４
の出力を加算器１２６１〜１２６ｐの入力へ分配する。
ここでｐはｎよりも小さな自然数である。加算器１２６
１〜１２６ｐは同じ位相補正値の受信信号同士を実部，
虚部ともに独立して加算し、位相回転回路１２７１〜１
２７ｐへ遅延された受信信号を出力する。

【００５５】量子化遅延回路１２０４は、図１の量子化
遅延回路１４を実部，虚部独立に並列化できる。また、
選択器１２０５および加算器１２６１〜１２６ｐを合わ
せた部分は、図１の位相分配部ＳＵＭを実部，虚部独立
に並列化して実現できる。位相回転回路１２７１〜１２
７ｐはその実部（同相）成分出力１２７１ｉ〜127piを
加算器１２８１に、虚部（直交）成分出力１２７１ｑ〜
１２７ｐｑを加算器１２８２に出力する。これらの加算
出力は帯域通過回路１２９０の入力となる。帯域通過回
路１２９０は加算器１２８１，１２８２の複素信号出力
を複素周波数空間上の単一の信号帯とする。整相加算出
力の包絡線信号（検波信号）を得るためには、帯域通過
回路１２９０の出力Ｉ，Ｑの二乗和平方根を演算する図
１１のような回路を接続する。

【００５６】図１２の複素周波数移動回路１２２１〜１
２２ｎの各々を図１３に示す。受信信号Ｓｎは時間によ
り増幅率が可変な増幅器１３０１の入力となる。増幅器
1301の出力は受信信号の帯域上限を元に遮断周波数を設
定したアンチエイリアスフィルタ１３０２を通過し、ア
ナログ・ディジタル変換器１３０３の入力となるアナロ
グ・ディジタル変換器１３０３は図示しない全ての受信
信号に共通の標本化クロック信号にしたがって標本化周
期Ｔｓごとに受信信号を標本化する。標本化出力はディ
ジタル信号となって乗算器１３４１，１３４２の入力と
なる。乗算器１３４１，１３４２は互いに位相が直交
し、受信信号の搬送波と角周波数ωｃが同一な参照波信
号cosωｃｔ１３４３と、sinωｃｔ１３４４がそれぞれ
乗算される。参照波信号１３４３，１３４４はそれぞれ
全ての受信信号に対して共通でよい。それぞれの乗算器
の出力１３５１，１３５２は、図１２の量子化遅延回路
１２０４の入力となる。

【００５７】次に図１１の位相回転回路１２７１〜１２
７ｐについて図１４で説明する。加算器１２６ｐの出力
に接続される１２７ｐを取り上げて説明する。加算器12
6pの実部出力１４００ｉ，虚部出力１４００ｑに一対の
補正係数cosψｐ，sinψｐを乗算器１４２１〜１４２４
にて乗じる。補正係数cosψｐ，sinψｐは係数発生回路
１４１１，１４１２より、乗算器１４２１〜１４２４に
出力するが，これは必要に応じて保持値が書き換え可能
なレジスタ、あるいは固定の論理回路によって構成され
る。四つの乗算結果は、実部成分の加算器１４３１，虚
部成分の加算器１４３２の入力となり、それらの加算器
の出力は図１２の出力１２７ｐｉ，１２７ｐｑとなる。

【００５８】さらに、図１１の帯域通過回路１２９０は
図７のフィルタ部７０１だけと同じ構成でよい。また、
係数群も図８と同じもので実現できる。

【００５９】本発明のさらに別の実施例を図１５に示
す。図１５は数７，数８の信号処理手順に基づいて整相
加算が行われる。受信素子１１１〜１１ｎが発生する受
信信号群Ｓ１〜Ｓｎは二次標本化回路１５２１〜１５２
ｎの入力となる。二次標本化回路１５２１〜１５２ｎの
個々は図２の標本化回路と同じであるが、アナログ・デ
ィジタル変換器２３に与えるサンプリングクロック（標
本化指令）が必要とする標本化周期を搬送波周期の１／
４ずらして２重になっている点が異なる。即ち、図１５
のサンプリングクロックＳＣＬ１，ＳＣＬ２の何れか片
方のパルス毎に標本化を行う。

【００６０】この様子を図１６で説明する。いま、受信
波形１６０の搬送波周波数に比べて包絡線１６０１の周
波数が十分低いものとする。標本化周期Ｔｓ毎にサンプ
リングクロックＳＣＬ１に従って、波形上の白点で示し
た点群（点１６０２を含む）が標本化され、サンプリン
グクロックＳＣＬ２に従って波形上の黒点（点1603を含
む）で示した点群が標本化される。サンプリングクロッ
クＳＣＬ１，ＳＣＬ２の周期はそれぞれＴｓで共通であ
るが、その間にＴｃ／４（Ｔｃ：受信信号搬送波周期）
の遅れがある。以降、サンプリングクロックＳＣＬ１で
標本化された信号は受信信号の実部成分、サンプリング
クロックＳＣＬ２で標本化された信号は受信信号の虚部
成分であるとして扱われる。このような近似が可能であ
るのは、受信波形１６０の搬送波周波数に比べて包絡線
１６０１の周波数が十分低いため、Ｔｃ／４異なる時刻
の標本化点の間で近似的に包絡線成分が時間的変化をし
ないことを利用している。これは、ヒルベルトフィルタ
等の規模が大きい回路を受信信号毎に設けることなく簡
易的に周波数空間で片側の信号帯だけを得る点で極めて
有利である。

【００６１】受信信号群Ｓ１〜Ｓｎの個々は、二次標本
化回路１５２１〜１５２ｎで標本化周期Ｔｓを単位に複
素標本化し虚部信号は実部信号よりＴｃ／４だけ遅れて
いる状態で量子化遅延回路１５０４の入力となる。ここ
でｎは受信素子数である。量子化遅延回路１５０４は目
的とする反射信号に対する各受信信号の時間関係から標
本化周期Ｔｓを単位に量子化遅延を各受信信号に与え
る。遅延は対になって入力される実部，虚部の両信号に
ついて与えられる。量子化遅延回路１５０４の出力は選
択器１５０５の入力となる。選択器１５０５は量子化遅
延回路１５０４の出力を加算器１５６１〜１５６ｐの入
力へ分配する。ここでｐはｎよりも小さな自然数であ
る。加算器１５６１〜１５６ｐは同じ位相補正値の受信
信号同士を実部，虚部ともに独立して加算し、位相回転
回路１５７１〜１５７ｐへ遅延された受信信号を出力す
る。量子化遅延回路１５０４から加算器１５６１〜１５
６ｐまでは、サンプリングクロックＳＣＬ１，ＳＣＬ２
を遅延させた図示しないクロック対によって動作を制御
する。これにより、実部，虚部毎の独立した処理は、信
号線を二重化することなく行うことができる。

【００６２】位相回転回路１５７１〜１５７ｐはその実
部（同相）成分出力１５７１ｉ〜１５７ｐｉを加算器１
５８１に、虚部（直交）成分出力１５７１ｑ〜１５７ｐ
ｑを加算器１５８２に並列出力する。位相回転回路１５
７１〜１５７ｐ出力以降は実部と虚部が並列処理され
る。これらの加算出力は帯域通過回路１５９０の入力と
なる。帯域通過回路１５９０は加算器１５８１，１５８
２の複素信号出力で複素周波数空間上の単一の信号帯以
外の部分の周波数成分を減衰させて信号のＳ／Ｎを向上
するために用いるが、目的に応じて省略してもよい。整
相加算出力の包絡線信号（検波信号）を得るためには、
加算器１５８１，１５８２の複素信号出力あるいは帯域
通過回路１２９０の出力Ｉ，Ｑの二乗和平方根を演算す
る図１１のような回路を接続する。

【００６３】次に図１５の位相回転回路１５７１〜１５
７ｐについて図１７で説明する。ここでは加算器１５６
ｐの出力に接続される１５７ｐを取り上げて説明する。
加算器１５６ｐの出力が入力１７０となり、一対の補正
係数cosψｐ，sinψｐを乗算器１７０１，１７０２が乗
じる。補正係数cosψｐ，sinψｐは係数発生回路1710，
１７２０より、乗算器１７０１，１７０２に出力する
が、これは必要に応じて保持値が書き換え可能なレジス
タ、あるいは固定の論理回路によって構成される。入力
１７０は最初実部が、次いで虚部が入力される。これに
より、乗算器1701，１７０２は二つずつの乗算結果を出
力するが、最初の１７０の実部と補正係数cosψｐ，sin
ψｐとの積がラッチ回路１７０３，１７０４により保持
されて、実部成分の加算器１７０５，虚部成分の加算器
１７０６の入力となる。ラッチ回路１７０３，１７０４
はクロックＣＫの立ち上がりを検知して値を保持する。
それらの加算器の出力は別のラッチ回路１７０７，１７
０８で保持される。ラッチ回路１７０７，１７０８はク
ロックＣＫの立ち下がりを検知して値を保持する。これ
らの出力は図１５の出力１５７ｐｉ，１５７ｐｑとな
る。図１７内の信号参照点（１７０，１７０３ｉｎ，１
７０４ｉｎ,ＣＶ,ＳＶ,１５７ｐｉ,１５７ｐｑ）でのデ
ータの変化を図１８に図示した。

【００６４】さらに、図１５の帯域通過回路１５９０は
図７と同じでよい。即ち、複素周波数移動部７００とフ
ィルタ部７０１を共に備え、あるいはフィルタ部７０１
だけを備えた。また、帯域通過回路１５９０を省いても
よい。

【００６５】上述の実施例で述べたように、位相回転回
路１７１〜１７ｐ，１２７１〜127p，１５７１〜１５７
ｐ内で補正係数cosψｐ，sinψｐ等を出力する係数発生
回路６２１，６２２，１４１１，１４１２，１７１０，
１７２０は、その一部を保持値が書き換え可能なレジス
タで構成することができる。いま、必要とする整相精度
に基づいて用意する位相値ψがｆ個であるとする。ま
た、１＜ｆ＜ｐとする。ψ１〜ψｆに対応する受信信号
数のヒストグラムが図１９の１９ａのグラフのように分
布するとき、各ψに対応する位相補正回路直前の加算器
１６１〜１６ｆ，１２６１〜１２６ｆ，１５６１〜１５
６ｆを全て同じ規模と構成で実現すると、１９ａのψ２
のような最大の度数に合わせた並列加算能力を備える必
要がある。このような著しく度数が偏る状態よりも、個
々の並列加算能が比較的均等に分布するほうが、回路実
現の上で望ましい。

【００６６】そこで、ｐ−ｆ個の付加的な位相補正回路
を備え、その位相値ψｆ＋１〜ψｐが書き換え可能なレ
ジスタで可変とする。１９ｂのグラフのように、ψｆ＋
１＝ψｆ＋２＝・・・＝ψｐ＝ψ２として元々のψ２の
積算分を分配すれば１６１〜１６ｐ，１２６１〜１２６
ｐ，１５６１〜１５６ｐ等の各加算器の並列度を著しく
低減することができる。このようなヒストグラムの状態
は受信信号の各時点で異なるために、必要最小限の加算
並列度を整相条件全体から算定する必要がある。

【００６７】

【発明の効果】本発明によれば、非常に多くの並列受信
信号を位相補正を含めた高い精度で整相することができ
る。これにより装置の簡略化およびコスト低減に適した
超音波信号処理装置を提供できるようになる。

【図面の簡単な説明】

【図１】第一の装置の基本ブロック図。

【図２】標本化回路図。

【図３】量子化遅延回路図。

【図４】位相分配部のブロック図。

【図５】同相加算器の説明図。

【図６】図１の位相補正回路図。

【図７】帯域通過回路部のブロック図。

【図８】低周波通過フィルタ係数の説明図。

【図９】帯域通過フィルタ係数実部の説明図。

【図１０】帯域通過フィルタ係数虚部の説明図。

【図１１】二乗和平方根演算回路の説明図。

【図１２】第二の装置基本ブロック図。

【図１３】図１２の複素周波数移動回路のブロック図。

【図１４】図１２の位相回転回路の説明図。

【図１５】第三の装置基本ブロック図。

【図１６】図１５の２次標本化の説明図。

【図１７】図１５の位相回転回路のブロック図。

【図１８】図１５の位相回転回路のデータ変化と動作の
説明図。

【図１９】位相補正データの一部可変動作の説明図。

【図２０】従来位相補正型の従来整相技術の説明図。

【符号の説明】

１１１〜１１ｎ…受信素子、Ｓ１〜Ｓｎ…受信信号群、
１２１〜１２ｎ…標本化回路、Ｔｓ…標本化周期、１４
…量子化遅延回路、１５…選択器、１６１〜１６ｐ…加
算器、１７１〜１７ｐ…位相回転回路、１８１、１８２
…加算器、１９０…帯域通過回路。

Claims (8)

【特許請求の範囲】
1. 【請求項１】複数の受信素子を有し超音波信号を整相加
   算する装置において、各受信信号を標本化する手段と、
   標本化された各信号を異なる時間関係に変換する手段
   と、時間変換された信号の同一時刻同士の値を加算する
   手段と、加算結果の個々に受信信号の搬送波の位相回転
   を補償する手段と位相回転された受信信号を積算する手
   段と上記積算された信号の単一の周波数帯を通過させる
   手段とを含むことを特徴とする超音波信号処理装置。
2. 【請求項２】請求項１において、上記位相回転を補償す
   る手段は、所定の位相の組に対して定まる正弦関数値お
   よび余弦関数値を上記時間変換された信号の同一時刻同
   士の加算結果に乗算して二つの出力を得る手段とし、上
   記位相回転された受信信号を積算する手段は複数得られ
   る上記二つの出力を片側ずつ積算して一対の出力を得る
   超音波信号処理装置。
3. 【請求項３】請求項１において、上記単一の周波数帯を
   通過させる手段は、受信信号の搬送波周波数で複素の周
   波数移動を行う手段と該周波数移動後の信号の低周波成
   分を通過させるフィルタ手段を備えた超音波信号処理装
   置。
4. 【請求項４】請求項１において、上記単一の周波数帯を
   通過させる手段は、受信信号の正または負の搬送波周波
   数を中心とした帯域通過フィルタ手段を備えた超音波信
   号処理装置。
5. 【請求項５】請求項１において、各受信号を標本化する
   手段の出力を受信信号の搬送波周波数で複素の周波数移
   動を行う手段をさらに備え、上記単一の周波数帯を通過
   させる手段は、周波数移動された信号の低周波成分を通
   過させるフィルタ手段を備えた超音波信号処理装置。
6. 【請求項６】請求項１において、上記受信号を標本化す
   る手段は、受信信号の搬送波周期の四分の一の時間間隔
   で標本化する動作を所定の周期ごとに反復する動作が可
   能な手段とした超音波信号処理装置。
7. 【請求項７】請求項６において、上記単一の周波数帯と
   する手段は、受信信号の搬送波周波数で複素の周波数移
   動を行う手段と該周波数移動後の信号の低周波成分を通
   過させるフィルタ手段を備えた超音波信号処理装置。
8. 【請求項８】請求項６において、上記単一の周波数帯と
   する手段は、受信信号の正または負の搬送波周波数を中
   心とした帯域通過フィルタ手段を備えた超音波信号処理
   装置。