JPH0962465A - 画像情報処理装置 - Google Patents
画像情報処理装置Info
- Publication number
- JPH0962465A JPH0962465A JP7218452A JP21845295A JPH0962465A JP H0962465 A JPH0962465 A JP H0962465A JP 7218452 A JP7218452 A JP 7218452A JP 21845295 A JP21845295 A JP 21845295A JP H0962465 A JPH0962465 A JP H0962465A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- unit
- information processing
- temporary
- vram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】
【課題】複雑な画像情報でも印字速度の低下を防止でき
る画像情報処理装置とする。 【解決手段】制御部１と、画像情報分割部５と、画像情
報処理部２1 〜２n と、仮ＶＲＡＭ６1 〜６n と、ＶＲ
ＡＭ３と、出力部４とよりなり、画像情報を画像情報分
割部５でブロック毎に分割して複数個の画像情報処理部
２1 〜２n が独立して処理する。
る画像情報処理装置とする。 【解決手段】制御部１と、画像情報分割部５と、画像情
報処理部２1 〜２n と、仮ＶＲＡＭ６1 〜６n と、ＶＲ
ＡＭ３と、出力部４とよりなり、画像情報を画像情報分
割部５でブロック毎に分割して複数個の画像情報処理部
２1 〜２n が独立して処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力される画像情
報を印字処理する画像情報処理装置に関する。
報を印字処理する画像情報処理装置に関する。
【０００２】
【従来の技術】図４は、従来の画像情報処理装置を示す
構成図であり、外部装置となるホストコンピュータＡ、
装置全体を制御する制御部２１、ホストコンピュータＡ
から入力される画像情報を処理する画像情報処理部２
２、画像情報を格納するＶＲＡＭ（ビデオＲＡＭ）２
３、ＶＲＡＭ２３内の画像情報を印字処理する出力部２
４よりなる。
構成図であり、外部装置となるホストコンピュータＡ、
装置全体を制御する制御部２１、ホストコンピュータＡ
から入力される画像情報を処理する画像情報処理部２
２、画像情報を格納するＶＲＡＭ（ビデオＲＡＭ）２
３、ＶＲＡＭ２３内の画像情報を印字処理する出力部２
４よりなる。
【０００３】例えば、レーザビームプリンタでは、ホス
トコンピュータＡから入力される画像情報、すなわち文
字コード・印字制御データ等を、一旦ＶＲＡＭ２３に格
納し、出力部２４は、このＶＲＡＭ２３に格納された画
像情報を逐次読み出し、文字コードに応じたドットデー
タに変換し、レーザビームをこの変換したドットデータ
に応じたオン・オフ信号に変調制御して、感光体ドラム
に潜像を形成し、トナー等の現像剤により現像を行い、
搬送される記録紙にトナー画像を転写し、記録紙に転写
されたトナー像を熱定着させて、印字処理が完了する。
トコンピュータＡから入力される画像情報、すなわち文
字コード・印字制御データ等を、一旦ＶＲＡＭ２３に格
納し、出力部２４は、このＶＲＡＭ２３に格納された画
像情報を逐次読み出し、文字コードに応じたドットデー
タに変換し、レーザビームをこの変換したドットデータ
に応じたオン・オフ信号に変調制御して、感光体ドラム
に潜像を形成し、トナー等の現像剤により現像を行い、
搬送される記録紙にトナー画像を転写し、記録紙に転写
されたトナー像を熱定着させて、印字処理が完了する。
【０００４】
【発明が解決しようとする課題】ところが、従来の画像
情報処理装置では、出力部２４で絵などの画像情報処理
に時間がかかる複雑な画像情報を印字している時に、続
けてホストコンピュータＡから入力されている画像情報
を処理することができず、印字処理速度が遅くなってし
まうという問題があった。
情報処理装置では、出力部２４で絵などの画像情報処理
に時間がかかる複雑な画像情報を印字している時に、続
けてホストコンピュータＡから入力されている画像情報
を処理することができず、印字処理速度が遅くなってし
まうという問題があった。
【０００５】
【課題を解決するための手段】本発明は、上記問題に鑑
みてなされたものであり、ホストコンピュータ等の外部
から入力される画像情報を印字処理する画像情報処理装
置において、装置全体を制御する制御部と、入力された
画像情報をブロックまたはコマンド単位に分割する画像
情報分割部と、分割された画像情報を処理する複数の画
像情報処理部と、画像情報処理部に接続される複数の第
１記憶部と、複数の第１記憶部の全てに接続される第２
記憶部と、印字処理する出力部とより構成し、複数の画
像情報処理部と第１記憶部を用いて画像情報分割部で分
割されたブロックまたはコマンド単位の画像情報を独立
させて処理を行うようにした画像情報処理装置としたも
のである。
みてなされたものであり、ホストコンピュータ等の外部
から入力される画像情報を印字処理する画像情報処理装
置において、装置全体を制御する制御部と、入力された
画像情報をブロックまたはコマンド単位に分割する画像
情報分割部と、分割された画像情報を処理する複数の画
像情報処理部と、画像情報処理部に接続される複数の第
１記憶部と、複数の第１記憶部の全てに接続される第２
記憶部と、印字処理する出力部とより構成し、複数の画
像情報処理部と第１記憶部を用いて画像情報分割部で分
割されたブロックまたはコマンド単位の画像情報を独立
させて処理を行うようにした画像情報処理装置としたも
のである。
【０００６】
【発明の実施の形態】以下本発明の実施例を図面を用い
て説明する。図１は、本発明の画像情報処理装置を示す
構成図であり、制御部１と、画像情報分割部５と、画像
情報処理部２1 〜２n と、仮ＶＲＡＭ６1 〜６n と、Ｖ
ＲＡＭ３と、出力部４とよりなる。なお、画像情報処理
部および仮ＶＲＡＭは、必要な数だけ設ければよい。
て説明する。図１は、本発明の画像情報処理装置を示す
構成図であり、制御部１と、画像情報分割部５と、画像
情報処理部２1 〜２n と、仮ＶＲＡＭ６1 〜６n と、Ｖ
ＲＡＭ３と、出力部４とよりなる。なお、画像情報処理
部および仮ＶＲＡＭは、必要な数だけ設ければよい。
【０００７】制御部１は、画像情報処理装置全体を制御
し、例えば、出力部４の印字処理状況、画像情報処理部
２1 〜２n の使用状況、仮ＶＲＡＭ６1 〜６n の使用状
況、ＶＲＡＭ３の使用状況、画像情報分割部５の画像情
報処理部２1 〜２n への出力先状況などを把握して、画
像情報分割部５がいずれの画像情報処理部２1 〜２nへ
画像情報を出力するかを制御する。
し、例えば、出力部４の印字処理状況、画像情報処理部
２1 〜２n の使用状況、仮ＶＲＡＭ６1 〜６n の使用状
況、ＶＲＡＭ３の使用状況、画像情報分割部５の画像情
報処理部２1 〜２n への出力先状況などを把握して、画
像情報分割部５がいずれの画像情報処理部２1 〜２nへ
画像情報を出力するかを制御する。
【０００８】画像情報分割部５は、接続されたホストコ
ンピュータＡからの画像情報を独立して処理できる複数
のブロックに分割して、制御部１から指定された画像情
報処理部２1 〜２n のいずれかに出力する。
ンピュータＡからの画像情報を独立して処理できる複数
のブロックに分割して、制御部１から指定された画像情
報処理部２1 〜２n のいずれかに出力する。
【０００９】画像情報処理部２1 〜２n は、入力される
画像情報を処理し、後続の仮ＶＲＡＭ６1 〜６n に出力
する。
画像情報を処理し、後続の仮ＶＲＡＭ６1 〜６n に出力
する。
【００１０】仮ＶＲＡＭ６1 〜６n 、およびＶＲＡＭ３
は、入力された画像情報を格納し、記憶する。ＶＲＡＭ
３は、仮ＶＲＡＭ６1 〜６n から入力される全ての画像
情報を格納する。
は、入力された画像情報を格納し、記憶する。ＶＲＡＭ
３は、仮ＶＲＡＭ６1 〜６n から入力される全ての画像
情報を格納する。
【００１１】出力部４は、ＶＲＡＭ３から画像情報を受
け取り、印字処理を行う。
け取り、印字処理を行う。
【００１２】本発明は、画像情報分割部５でホストコン
ピュータＡから入力される画像情報を複数のブロック毎
に分割し、各ブロックを独立させて仮ＶＲＡＭ６1 〜６
n に格納し、適宜ＶＲＡＭ３に出力することができるの
で、１つの仮ＶＲＡＭ（例えば６1 ）がＶＲＡＭ３に画
像情報を出力している間に他の仮ＶＲＡＭ（例えば６2
〜６n ）に残りのブロックやホストコンピュータＡから
続けて入力されてくる画像情報を格納する動作を行え
る。したがって、印字処理を並列して行うことができ、
複雑な画像情報を印字する場合でも印字速度の低下を防
止することができる。
ピュータＡから入力される画像情報を複数のブロック毎
に分割し、各ブロックを独立させて仮ＶＲＡＭ６1 〜６
n に格納し、適宜ＶＲＡＭ３に出力することができるの
で、１つの仮ＶＲＡＭ（例えば６1 ）がＶＲＡＭ３に画
像情報を出力している間に他の仮ＶＲＡＭ（例えば６2
〜６n ）に残りのブロックやホストコンピュータＡから
続けて入力されてくる画像情報を格納する動作を行え
る。したがって、印字処理を並列して行うことができ、
複雑な画像情報を印字する場合でも印字速度の低下を防
止することができる。
【００１３】図２は、図１の画像情報処理装置の動作例
を示すフローチャートである。まず、ホストコンピュー
タＡからの画像情報が入力されたか否かを判断し（ｓｔ
ｅｐ１）、入力されれば、その画像情報を画像情報分割
部５が独立した複数のブロックに分割する（ｓｔｅｐ
２）。次に、ｉ＝１とし（ｓｔｅｐ３）、制御部１が画
像情報処理部２i （すなわち２1 ）が開放されているか
否かを判断する（ｓｔｅｐ４）。開放されていなけれ
ば、ｉ＝ｎか否かを判断し（ｓｔｅｐ５）、ｎならばｓ
ｔｅｐ３に戻り、ｎでないならば、ｉに１を加えた（ｓ
ｔｅｐ６）後、ｓｔｅｐ４に戻る。また、ｓｔｅｐ４で
画像情報処理部２i が開放されていれば、画像情報を画
像情報処理部２i に入力し（ｓｔｅｐ７）、画像情報分
割部５に他のブロックが残っているかを判断する（ｓｔ
ｅｐ８）。残っていなければ、動作を終了し、残ってい
れば、ｉ＝ｎか否かを判断する（ｓｔｅｐ５）。ｎなら
ばｓｔｅｐ３に戻り、ｎでないならば、ｉに１を加えた
（ｓｔｅｐ６）後ｓｔｅｐ４に戻る。
を示すフローチャートである。まず、ホストコンピュー
タＡからの画像情報が入力されたか否かを判断し（ｓｔ
ｅｐ１）、入力されれば、その画像情報を画像情報分割
部５が独立した複数のブロックに分割する（ｓｔｅｐ
２）。次に、ｉ＝１とし（ｓｔｅｐ３）、制御部１が画
像情報処理部２i （すなわち２1 ）が開放されているか
否かを判断する（ｓｔｅｐ４）。開放されていなけれ
ば、ｉ＝ｎか否かを判断し（ｓｔｅｐ５）、ｎならばｓ
ｔｅｐ３に戻り、ｎでないならば、ｉに１を加えた（ｓ
ｔｅｐ６）後、ｓｔｅｐ４に戻る。また、ｓｔｅｐ４で
画像情報処理部２i が開放されていれば、画像情報を画
像情報処理部２i に入力し（ｓｔｅｐ７）、画像情報分
割部５に他のブロックが残っているかを判断する（ｓｔ
ｅｐ８）。残っていなければ、動作を終了し、残ってい
れば、ｉ＝ｎか否かを判断する（ｓｔｅｐ５）。ｎなら
ばｓｔｅｐ３に戻り、ｎでないならば、ｉに１を加えた
（ｓｔｅｐ６）後ｓｔｅｐ４に戻る。
【００１４】これらの動作が全て終了した後、あるいは
動作中に、制御部１が各部の使用状況を把握して、仮Ｖ
ＲＡＭ６1 〜６n に格納された画像情報を仮ＶＲＡＭ６
1 から順にＶＲＡＭ３に出力し、出力部４で印字処理を
開始する。
動作中に、制御部１が各部の使用状況を把握して、仮Ｖ
ＲＡＭ６1 〜６n に格納された画像情報を仮ＶＲＡＭ６
1 から順にＶＲＡＭ３に出力し、出力部４で印字処理を
開始する。
【００１５】
【実施例】上記図１、図２の他の実施例として、以下の
ことが考えられる。
ことが考えられる。
【００１６】（１）上記動作でｉを１から始めた（図２
のｓｔｅｐ３）が、ｉをランダムに決定し、仮ＶＲＡＭ
６1 〜６n の格納順序を制御部１が把握し、画像情報が
格納された順にＶＲＡＭ３に出力するようにしてもよ
い。
のｓｔｅｐ３）が、ｉをランダムに決定し、仮ＶＲＡＭ
６1 〜６n の格納順序を制御部１が把握し、画像情報が
格納された順にＶＲＡＭ３に出力するようにしてもよ
い。
【００１７】このようにすると、記憶容量の異なる仮Ｖ
ＲＡＭ６1 〜６n を使用し、画像情報分割部５が独立し
たブロックに適当な記憶容量の仮ＶＲＡＭ６1 〜６n を
選択することができる。
ＲＡＭ６1 〜６n を使用し、画像情報分割部５が独立し
たブロックに適当な記憶容量の仮ＶＲＡＭ６1 〜６n を
選択することができる。
【００１８】（２）ホストコンピュータＡに複数台の端
末機が接続されている場合に、各端末機と各仮ＶＲＡＭ
６1 〜６n を１対１に対応させ、画像情報分割部５は、
各端末機に対応する仮ＶＲＡＭ６1 〜６n に画像情報を
出力するようにしてもよい。
末機が接続されている場合に、各端末機と各仮ＶＲＡＭ
６1 〜６n を１対１に対応させ、画像情報分割部５は、
各端末機に対応する仮ＶＲＡＭ６1 〜６n に画像情報を
出力するようにしてもよい。
【００１９】（３）画像情報分割部５が分割するブロッ
ク単位を印字する頁単位毎としてもよい。このようにす
ると、各頁単位毎に並列処理ができるようになる。
ク単位を印字する頁単位毎としてもよい。このようにす
ると、各頁単位毎に並列処理ができるようになる。
【００２０】（４）画像情報分割部５が分割するブロッ
ク単位を１コマンド毎としてもよい。図３は、本実施例
の画像情報処理装置を示す構成図であり、制御部１１
と、コマンド解釈部１５と、コンマンド実行部１２1 〜
１２n と、仮ＶＲＡＭ１６1 〜１６n と、ＶＲＡＭ１３
と、出力部１４とよりなる。
ク単位を１コマンド毎としてもよい。図３は、本実施例
の画像情報処理装置を示す構成図であり、制御部１１
と、コマンド解釈部１５と、コンマンド実行部１２1 〜
１２n と、仮ＶＲＡＭ１６1 〜１６n と、ＶＲＡＭ１３
と、出力部１４とよりなる。
【００２１】コマンド解釈部１５は、接続されたホスト
コンピュータＡからの画像情報を１コマンド毎に分割し
て、制御部１で指定されたコマンド実行部１２1 〜１２
n のいずれかに出力する。
コンピュータＡからの画像情報を１コマンド毎に分割し
て、制御部１で指定されたコマンド実行部１２1 〜１２
n のいずれかに出力する。
【００２２】コマンド実行部１２1 〜１２n は、入力さ
れるコマンドを実行して、後続の仮ＶＲＡＭ１６1 〜１
６n に出力する。
れるコマンドを実行して、後続の仮ＶＲＡＭ１６1 〜１
６n に出力する。
【００２３】このような構成とすると、コマンド解釈部
１５でホストコンピュータＡから入力される画像情報を
複数のコマンド単位毎に分割し、各コマンド単位で独立
させて仮ＶＲＡＭ１６1 〜１６n に格納し、適宜ＶＲＡ
Ｍ１３に出力することができるので、１つの仮ＶＲＡＭ
（例えば１６1 ）がＶＲＡＭ１３に画像情報を出力して
いる間に他の仮ＶＲＡＭ（例えば１６2 〜１６n ）に残
りのコマンド単位毎に分割された画像情報を格納する動
作を行える。したがって、印字処理を並列して行うこと
ができ、複雑な画像情報を印字する場合でも印字速度の
低下を防止することができる。
１５でホストコンピュータＡから入力される画像情報を
複数のコマンド単位毎に分割し、各コマンド単位で独立
させて仮ＶＲＡＭ１６1 〜１６n に格納し、適宜ＶＲＡ
Ｍ１３に出力することができるので、１つの仮ＶＲＡＭ
（例えば１６1 ）がＶＲＡＭ１３に画像情報を出力して
いる間に他の仮ＶＲＡＭ（例えば１６2 〜１６n ）に残
りのコマンド単位毎に分割された画像情報を格納する動
作を行える。したがって、印字処理を並列して行うこと
ができ、複雑な画像情報を印字する場合でも印字速度の
低下を防止することができる。
【００２４】
【発明の効果】以上説明したように、本発明の画像情報
処理装置によれば、入力された画像情報をブロック毎ま
たはコマンド単位毎に分割する画像情報分割部と、分割
された画像情報を個々に処理する複数個の画像情報処理
部および第１記憶部（仮ＶＲＡＭ）とを設けたために、
印字処理を並列して行うことができ、複雑な画像情報を
印字する場合でも印字速度の低下を防止することができ
る。
処理装置によれば、入力された画像情報をブロック毎ま
たはコマンド単位毎に分割する画像情報分割部と、分割
された画像情報を個々に処理する複数個の画像情報処理
部および第１記憶部（仮ＶＲＡＭ）とを設けたために、
印字処理を並列して行うことができ、複雑な画像情報を
印字する場合でも印字速度の低下を防止することができ
る。
【図１】本発明の画像情報処理装置を示す構成図であ
る。
る。
【図２】本発明の動作を説明するフローチャートであ
る。
る。
【図３】本発明の他の実施例の画像情報処理装置を示す
構成図である。
構成図である。
【図４】従来の画像情報処理装置を示す構成図である。
１、１１、２１：制御部 ２1 〜２n 、２２、：画像情報処理部 ３、１３、２３：ＶＲＡＭ ４、１４、２４：出力部 ５、２５：画像情報分割部 ６1 〜６n 、１６1 〜１６n ：仮ＶＲＡＭ １２1 〜１２n ：コンマンド実行部 １５：コマンド解釈部 Ａ：ホストコンピュータ
Claims (1)
- 【請求項１】ホストコンピュータ等の外部から入力され
る画像情報を印字処理する画像情報処理装置において、
装置全体を制御する制御部と、入力された画像情報をブ
ロックまたはコマンド単位に分割する画像情報分割部
と、分割された画像情報を処理する複数の画像情報処理
部と、該画像情報処理部に接続される複数の第１記憶部
と、該複数の第１記憶部の全てに接続される第２記憶部
と、印字処理する出力部とより構成し、前記複数の画像
情報処理部と第１記憶部を用いて前記画像情報分割部で
分割されたブロックまたはコマンド単位の画像情報を独
立させて処理を行うようにしたことを特徴とする画像情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218452A JPH0962465A (ja) | 1995-08-28 | 1995-08-28 | 画像情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218452A JPH0962465A (ja) | 1995-08-28 | 1995-08-28 | 画像情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0962465A true JPH0962465A (ja) | 1997-03-07 |
Family
ID=16720135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7218452A Pending JPH0962465A (ja) | 1995-08-28 | 1995-08-28 | 画像情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0962465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235108A (ja) * | 2004-02-23 | 2005-09-02 | Fuji Xerox Co Ltd | 帳票印刷制御装置及び帳票印刷制御システム |
-
1995
- 1995-08-28 JP JP7218452A patent/JPH0962465A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235108A (ja) * | 2004-02-23 | 2005-09-02 | Fuji Xerox Co Ltd | 帳票印刷制御装置及び帳票印刷制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06149494A (ja) | 印刷情報処理方法および装置 | |
| JPS60141076A (ja) | 印刷装置の制御方法 | |
| JPH0962465A (ja) | 画像情報処理装置 | |
| JP4250289B2 (ja) | 印刷処理装置と印刷処理方法 | |
| JPS6035687B2 (ja) | プリントデ−タ制御装置 | |
| JPS6159920B2 (ja) | ||
| JP3230516B2 (ja) | プリンタ、記録媒体およびプリンタのメモリ管理方法 | |
| JPH07112552A (ja) | 印刷装置における帳票印刷制御方法及び装置 | |
| JP2002234237A (ja) | 画像処理装置 | |
| JPH0965022A (ja) | 画像情報処理装置 | |
| JP4400097B2 (ja) | 印刷装置、印刷制御方法、プログラム及び記録媒体 | |
| JPH023351A (ja) | 印刷装置 | |
| JPH03114856A (ja) | プリンタデータ管理方式 | |
| US5781706A (en) | Reducing memory capacity requirements in image output while maintaining output speed | |
| JP2878094B2 (ja) | 印刷装置 | |
| JPH0965047A (ja) | 画像情報処理装置 | |
| JP2511998B2 (ja) | プリンタ制御方式 | |
| JPH07106649B2 (ja) | 出力方法 | |
| JP2891860B2 (ja) | 出力方法 | |
| JPH04323058A (ja) | 印刷制御装置及び方法 | |
| JPH09240076A (ja) | プリンタ装置 | |
| JPH0611550B2 (ja) | フォントパターン処理装置 | |
| JPS62164548A (ja) | ドツトメモリのアクセス制御方式 | |
| JPH0247078A (ja) | 印刷装置 | |
| JPH09156166A (ja) | 印字制御装置及び方法 |