JPH096319A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 記憶手段にロードされたキャラクタデータを
スクロール量に応じてマルチプレクサで選択する構成で
は遅延が生じるので、当該構成によらないでドット単位
のスクロールが行える画像表示装置を提供することを目
的とする。 【構成】 シフトレジスタ１４はラッチ１３からのキャ
ラクタデータを記憶（ロード）するが、そのタイミング
は、ロードタイミング生成部９のロード信号により、ス
クロール量を示す水平オフセットレジスタ３のオフセッ
ト量によって変更されるため、シフトレジスタ１４の出
力データを、前記スクロール量に応じた時間（ドット）
だけ表示開始タイミング（ＤＩＳＰの“Ｈ”レベル状
態）から先行させることができ、当該表示開始タイミン
グにおいて、キャラクタの１ラインを構成している所定
番目のドットから表示を行わせ、ドット単位の水平方向
スクロールを実現するように構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、パーソナルコ
ンピューターやビデオゲーム機等の画面スクロール表示
が行えるようにした画像表示装置に関する。

【０００２】

【従来の技術】従来のこの種の画像表示装置として、特
公昭６３−３２４７２号公報には、表示シンボル巻取装
置が提案されている。この装置は、水平方向スクロール
において、スクロール量を指定するレジスタを第１の部
分と第２の部分の２つに分け、第１部分と水平方向のカ
ウンタ値に基づき、表示されるキャラクタをマッピング
しているメモリ（競技場ＲＡＭ）に対するアドレスを指
定し、この競技場ＲＡＭのデータをアドレスとしてキャ
ラクタ画像メモリ（図形ＰＲＯＭ）に与え、キャラクタ
の画像データを取り出す。そして、この取り出したキャ
ラクタの画像データをパラレル−シリアル変換し、更に
シフトレジスタに保持し、前記第２の部分からの信号を
マルチプレクサに入力し、前記シフトレジスタの出力を
選択することにより、水平方向スクロールを行うように
している。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の画像表示装置では、シフトレジスタの出力をマルチ
プレクサを通すことによりスクロール画像データを得る
ため、マルチプレクサによる選択動作の時間により遅延
が生じる。この遅延は、以下のことを考慮すると、大き
な欠点となる。即ち、画像表示のカラー化を考慮した場
合、通常、前記シフトレジスタの出力が一旦カラールッ
クアップテーブルのアドレスとなり、このアドレスを受
けたテーブルの出力がＲＧＢ各信号へ変換され、また表
示画面の高精細化によって前記カラー変換の高速化が要
求されるのであるが、前記選択処理の遅延が、上記高速
化の障害になってしまう。

【０００４】また、画像表示のカラー化や高精細化に対
応しようとすると、画像メモリから一度に取り込むデー
タ量を多くしたり、複数のシフトレジスタを設けたりす
ることが必要になってくるが、上記データ量の増大によ
りマルチプレクサのビット数が増大したり、マルチプレ
クサを多段に設ける必要が生じ、回路規模が大きくな
る。

【０００５】本発明は、上記の事情、即ち、記憶手段に
ロードされたキャラクタデータをスクロール量に応じて
マルチプレクサで選択する構成では遅延が生じるという
ことに鑑み、当該構成によらないでドット単位の水平ス
クロールが行える画像表示装置を提供することを目的と
する。

【０００６】

【課題を解決するための手段】本発明の画像表示装置
は、表示画面上に所定のドット数で構成される複数個の
キャラクタを表示する画像表示装置であって、キャラク
タの表示配列を記憶する第１の記憶手段と、キャラクタ
の画像を形成するキャラクタデータが記憶され、前記第
１の記憶手段のデータに応じてキャラクタデータを出力
する第２の記憶手段と、第２の記憶手段から出力された
キャラクタデータを記憶する第３の記憶手段と、第３の
記憶手段から出力されたキャラクタデータを記憶し、ド
ット表示タイミングに応じて前記キャラクタデータを順
次出力する第４の記憶手段と、第１の記憶手段の表示配
列の少なくとも水平方向のオフセット量を示すデータを
保持する第５の記憶手段と、表示画面上の表示ドットに
おける少なくとも水平位置をカウントするカウンタと、
第５の記憶手段のデータにより示されるオフセット量と
前記カウンタのカウンタ値とに基づいて前記第１の記憶
手段に対するアドレスを生成するアドレス生成手段と、
第２の記憶手段から出力されるキャラクタデータを前記
第３の記憶手段が記憶するタイミングを、前記カウンタ
のカウンタ値に基づき生成する第１の記憶タイミング生
成手段と、第３の記憶手段から出力されるキャラクタデ
ータを前記第４の記憶手段が記憶するタイミングを、前
記カウンタのカウンタ値と前記オフセット量とに基づき
生成する第２の記憶タイミング生成手段と、第４の記憶
手段から順次出力されるキャラクタデータに基づいて表
示画面上にキャラクタを表示する手段とを備えたことを
特徴とする。

【０００７】また、前記第１の記憶手段は、表示画面上
に表示されるキャラクタの個数に一致又は当該個数より
も多い個数に相当する記憶容量を有し、且つ書込可能に
構成されていてもよい。

【０００８】また、前記第２の記憶手段は、前記キャラ
クタの各種類についてその表示データを保持する記憶容
量を有し、読出専用又は書込可能に構成されていてもよ
いものである。

【０００９】また、前記第３の記憶手段は、前記第３の
記憶手段は、前記第２の記憶手段から出力されるキャラ
クタデータのビット量と同じビット量を有する少なくと
も一つ以上のレジスタにて構成されていてもよい。

【００１０】また、前記第４の記憶手段は、前記第３の
記憶手段のデータを、前記第２の記憶タイミング生成手
段からのタイミング信号によりロードし、タイミング信
号の非入力状態では、ロードしたデータをドット表示タ
イミングに基づいてシフトさせるシフトレジスタにて構
成されていてもよい。

【００１１】また、前記第５の記憶手段は、前記キャラ
クタを構成しているドットの数と前記第１の記憶手段に
より示される各キャラクタの表示配列によってなる表示
空間の水平ドット数及び垂直ライン数に対応するビット
量を持つレジスタにより構成されていてもよい。

【００１２】また、前記第３の記憶手段、第４の記憶手
段、及び第５の記憶手段が複数画像用にそれぞれ２組以
上設けられているとともに、第１の記憶タイミング生成
手段は第３の記憶手段の各々に第１の記憶タイミングを
出力し、第２の記憶タイミング生成手段は第４の記憶手
段の各々に第２の記憶タイミングを出力するように構成
されていてもよい。

【００１３】

【作用】上記の構成によれば、第３の記憶手段が第１の
記憶タイミングで第２記憶手段からのキャラクタデータ
を記憶し、第４の記憶手段が前記第３の記憶手段からの
キャラクタデータを記憶するタイミングが、第２の記憶
タイミングにより、スクロール量を示す第５記憶手段の
オフセット量によって変更されるため、第４の記憶手段
の出力データを、前記オフセット量に応じた時間（ドッ
ト）だけ表示開始タイミングから先行させることがで
き、当該表示開始タイミングにおいて、キャラクタの１
ラインを構成している所定番目のドットから表示を行わ
せ、ドット単位の水平方向スクロールを実現することが
できる。そして、このように、第４の記憶手段のデータ
ロードタイミングを制御する（即ち、第４の記憶手段に
データをロードするときに予めオフセットを考慮するよ
うにしている）ので、従来のごとく、キャラクタの１ラ
インのデータを全てロードし、このロードしたデータの
出力選択を行う構成のごとき遅延を回避することができ
る。

【００１４】

【実施例】

（実施例１）以下、本発明をその実施例を示す図に基づ
いて説明する。

【００１５】図１は、本実施例の画像表示装置における
表示画面構成を示している。表示画面は、水平方向２５
６ドット、垂直方向２５６ラインで構成され、また、１
キャラクタは８ドット×８ドットで構成される。勿論、
これは例示であり、これに限定されないことはない。

【００１６】図２は、後述する図５のテーブルメモリ１
０の説明図であり、図３は図５の画像メモリ１２の説明
図であり、図４は図５のオフセットレジスタ３，４の説
明図である。

【００１７】図５は、本実施例の画像表示装置における
表示データ生成部の概略構成を示すブロック図である。

【００１８】水平カウンタ１は、１ドット表示期間を示
すドットクロック（ドット表示タイミング）をカウント
する。このカウント値は、水平帰線期間を含む１水平期
間の水平方向のドット表示位置に対応するデータ（９ビ
ット）となる。また、水平カウンタ１は、カウント値が
１周（水平帰線期間を含む１水平期間に対応）するごと
に、垂直カウントイネーブル信号を出力する。

【００１９】垂直カウンタ２は、前記の水平カウンタ１
から垂直カウントイネーブル信号を受けるごとにドット
クロックをカウントする。このカウント値は、垂直帰線
期間を含む１画面表示期間の垂直方向のドット表示位置
に対応するデータ（９ビット）となるものである。

【００２０】なお、前記の水平カウンタ１は、前記図１
に示しているように、水平方向の表示ドットの第１ドッ
ト目の出力時にカウンタ値が“００８Ｈ”となり、表示
ドットの第２５６ドット目の出力時にカウンタ値が“１
０７Ｈ”となるように動作する。また、垂直カウンタ２
は、垂直方向の表示ラインの第１ライン目の出力時にカ
ウンタ値が“０００Ｈ”となり、表示ラインの第２５６
ライン目の出力時にカウンタ値が“０ＦＦＨ”となるよ
うに動作する。

【００２１】水平オフセットレジスタ（第５の記憶手
段）３は、キャラクタ表示の水平方向のスクロール量
（オフセット量）を９ビットの信号で出力するレジスタ
であり（図４（ａ）参照）、垂直オフセットレジスタ
（第５の記憶手段）４は、キャラクタ表示の垂直方向の
スクロール量（オフセット量）を９ビットの信号で出力
するレジスタである（図４（ｂ）参照）。

【００２２】キャリー生成手段５は、水平オフセットレ
ジスタ３からの下位３ビット信号ＨＯ〔２：０〕が“０
００”の場合に“Ｌ”を、それ以外の場合に“Ｈ”を出
力するようになっている。

【００２３】水平加算器６は、水平オフセットレジスタ
３からの上位６ビット信号ＨＯ〔８：３〕と、水平カウ
ンタ１からの上位６ビット信号Ｈ〔８：３〕を入力し、
これらを加算する。この加算出力は、キャラクタ単位の
水平方向スクロール量を加味したキャラクタ単位の水平
方向表示位置を示すアドレスとなり、後述するテーブル
メモリ１０に対するアドレスの一部をなす。

【００２４】垂直加算器７は、垂直オフセットレジスタ
４からの９ビット信号Ｖ〔８：０〕と、垂直カウンタ２
からの９ビット信号Ｖ〔８：０〕を入力し、これらを加
算する。この加算出力ＳＶ〔８：０〕のうち上位６ビッ
ト信号ＳＶ〔８：３〕は、キャラクタ単位の垂直方向ス
クロール量を加味したキャラクタ単位の垂直方向表示位
置を示すアドレスとなり、テーブルメモリ１０に対する
アドレスの一部となる。また、下位３ビットＳＶ〔２：
０〕は、画像メモリ１２のアドレスの一部（下位アドレ
ス）となり、キャラクタを構成する８つのラインのうち
の１つのラインを特定する。

【００２５】表示タイミング生成部８は、前記水平カウ
ンタ１の９ビット信号と前記垂直カウンタ２の９ビット
信号を入力し、垂直同期信号（ＶＳＹＮＣ）、水平同期
信号（ＨＳＹＮＣ）、及び表示期間信号ＤＩＳＰを出力
する。表示期間信号ＤＩＳＰの出力は、図１からも分か
るように、水平カウンタ１のカウンタ値が“００８Ｈ〜
１０７Ｈ”の間で、且つ垂直カウンタ２のカウンタ値が
“０００Ｈ〜０ＦＦＨ”の間で“Ｈ”レベルとなる。

【００２６】ロードタイミング生成部９は、水平オフセ
ットレジスタ３の９ビット信号のうちの下位３ビットＨ
Ｏ〔２：０〕と、水平カウンタ１の９ビット信号のうち
の下位３ビットＨ〔２：０〕を入力し、これらの信号に
基づいてロード信号を出力する。ロード信号が出力され
るのは、下位３ビットＨＯ〔２：０〕の各ビットの反転
値と、下位３ビットＨ〔２：０〕の各々のビットが一致
（ＨＯ〔２〕の反転値＝Ｈ〔２〕、ＨＯ〔１〕の反転値
＝Ｈ〔１〕、ＨＯ

〔０〕の反転値＝Ｈ

〔０〕）したとき
である。このロード信号の出力により、後述のシフトレ
ジスタ１４のデータロードが指示される。

【００２７】例えば、水平オフセットが“０”の場合、
下位３ビットＨＯ〔２：０〕の反転値は、“１１１”と
なり、下位３ビットＨ〔２：０〕が“１１１”、即ち、
図６に示すように、水平カウンタ値が“７”となったと
きにロード信号が“Ｈ”となり、水平カウンタ値が
“８”となったときから、後述するラッチ１３の出力が
ロードされる。また、水平オフセットが“３”の場合、
下位３ビットＨＯ〔２：０〕の反転値は、“１００”と
なり、下位３ビットＨ〔２：０〕が“１００”、即ち、
図７に示すように、水平カウンタ値が“４”となったと
きにロード信号が“Ｈ”となり、水平カウンタ値が
“５”となったときから、後述するラッチ１３の出力が
ロードされる。即ち、水平オフセット量（スクロール
量）だけ表示期間信号ＤＩＳＯが“Ｈ”となる手前にお
いてロードがなされるようにしている。

【００２８】テーブルメモリ（第１記憶手段）１０は、
水平加算器６の出力ＳＨ〔５：０〕と垂直加算器７の出
力ＳＶ〔８：３〕との合成信号Ａ〔１１：０〕をアドレ
スとして入力し、そのアドレス（表示画面位置に対応す
る）に格納されているキャラクタの種類を示す８ビット
データ（００Ｈ〜ＦＦＨ）を出力する。このテーブルメ
モリ１０は、図２に示すように、背景画面に相当する例
えば６４ワード×６４ワードの容量を有している。

【００２９】ラッチタイミング生成部（第１記憶タイミ
ング生成手段）１１は、水平カウンタ１の下位３ビット
データＨ〔２：０〕に基づいてラッチタイミング信号を
生成する。具体的には、下位３ビットデータＨ〔２：
０〕の値が“１１１”となった間、“Ｈ”レベルの信号
を出力する。このラッチタイミング信号は、画像メモリ
１２から出力されるキャラクタデータをラッチ１３が記
憶するタイミングを決定する信号である。

【００３０】画像メモリ（第２記憶手段）１２は、各種
キャラクタの画像を形成するキャラクタデータを記憶し
ており、前記テーブルメモリ１０の出力である８ビット
データ（キャラクタの特定）と前記垂直加算器９の下位
３ビットＳＶ〔２：０〕（キャラクタの何ライン目かの
特定）の１１ビット合成信号をアドレスとし、そのアド
レスのキャラクタデータの１ライン分（８ビット）を出
力する。従って、この画像メモリ１２は、図３に示すよ
うに、アドレスとして０００〜７ＦＦＨ（１１ビット）
を有し、例えば、「Ａ」の図形を有するキャラクタは、
アドレス２０８Ｈ〜２０ＦＨに格納される。

【００３１】ラッチ（第３記憶手段）１３は、画像メモ
リ１２から出力されたキャラクタデータの１ライン分を
記憶する。ラッチ１３は、ラッチタイミング生成部１１
のタイミング信号をゲート信号Ｇ端子に入力し、その立
ち下がりでデータを保持するようになっている。また、
ゲート信号Ｇ端子の入力信号が“Ｈ”レベルの間は、入
力データを出力へとスルーする。

【００３２】シフトレジスタ（第４記憶手段）１４は、
前記ラッチ１３から出力されたキャラクタデータの１ラ
イン分を記憶し、ドットクロック（ドット表示タイミン
グ）に応じて前記キャラクタデータを１ドットごとに順
次出力する。シフトレジスタ１４のロードの開始は、ロ
ードタイミング生成部９からのロード信号に従う。

【００３３】アンド回路１５は、表示タイミング生成部
８で生成される表示開始信号（ＤＩＳＰ）と、前記シフ
トレジスタ１４の出力とのアンドをとって表示データを
生成する。即ち、表示開始信号が“Ｈ”レベルのときだ
けシフトレジスタ１４の出力が表示データとして出力さ
れる。

【００３４】次に、図６及び図７に基づいて動作説明を
行う。図６は水平オフセットが“０”の場合を示し、図
７は水平オフセットが“３”の場合を示している。

【００３５】水平オフセットが“０”の場合は、キャリ
ー生成部５の出力は“０”であるから、水平加算器６の
出力ＳＨ〔５：０〕は、ＨＯ〔８：３〕とＨ〔８：３〕
を加算した値である。従って、水平カウンタ１の出力Ｈ
〔８：０〕が“０”〜“７”のとき、水平加算器６の出
力ＳＨ〔５：０〕は“０”、水平カウンタ１の出力Ｈ
〔８：０〕が“８”〜“Ｆ”のとき、水平加算器６の出
力ＳＨ〔５：０〕は“１”のごとくなる。

【００３６】そして、ラッチタイミング生成部１１は、
Ｈ〔２：０〕の値が“１１１”のときに“Ｈ”レベルの
ゲート信号（ラッチ信号）を出力し、ラッチ１３はこの
ゲート信号を受け、水平カウンタ１の出力Ｈ〔８：０〕
が“７”や“Ｆ”を示すときに画像メモリ１２の出力を
保持する。また、水平オフセットが“０”の場合は、水
平オフセットレジスタの下位３ビットＨＯ〔２：０〕が
“０００”であり、シフトレジスタ１４に対するロード
信号も、水平カウンタ１の出力Ｈ〔８：０〕が“７”や
“Ｆ”を示すときに“Ｈ”となる。従って、ラッチ１３
の保持データは、直ちにシフトレジスタ１４にロードさ
れ、シフトレジスタ１４は、ドットクロックに基づき、
各ドットの画像データを出力していく。

【００３７】表示期間信号ＤＩＳＰは、水平カウンタ１
の出力Ｈ〔８：０〕が“８”になるときに立ち上がるの
で、表示データ出力として、キャラクターＡ，Ｂ，Ｃ，
…の１ライン目のデータ（Ａ０〜Ａ７，Ｂ０〜Ｂ７，Ｃ
０〜Ｃ７，…）が順に出力されていく。なお、上記のキ
ャラクターＡ，Ｂ，Ｃ，…は、図２及び図３に対応付け
て表したものである。

【００３８】一方、水平オフセットが“３”の場合は、
水平オフセットレジスタの下位３ビットＨＯ〔２：０〕
が“０１１”である。そして、キャリー生成部５の出力
は“１”であるから、水平加算器６の出力ＳＨ〔５：
０〕は、ＨＯ〔８：３〕とＨ〔８：３〕を加算した値に
“１”を加えた値となる。よって、水平カウンタ１の出
力Ｈ〔８：０〕が“０”〜“７”のとき、水平加算器６
の出力ＳＨ〔５：０〕は“１”、水平カウンタ１の出力
Ｈ〔８：０〕が“８”〜“Ｆ”のとき、水平加算器６の
出力ＳＨ〔５：０〕は“２”のごとくなる。即ち、水平
オフセットがある場合には、読み出すキャラクタを１キ
ャラクタ先行させる。

【００３９】そして、ラッチタイミング生成部１１は、
水平オフセットが“０”の場合と同様、Ｈ〔２：０〕の
値が“１１１”のときに“Ｈ”レベルのラッチ信号を出
力し、ラッチ１３はこのラッチ信号を受け、水平カウン
タ１の出力Ｈ〔８：０〕が“７”や“Ｆ”のときに画像
メモリ１２の出力を保持する。しかし、水平オフセット
が有る場合、この場合は水平オフセット“３”として説
明しているが、水平オフセットレジスタ３の下位３ビッ
トＨＯ〔２：０〕が“０１１”であるため、シフトレジ
スタ１４に対するロード信号は、水平カウンタ１の出力
Ｈ〔８：０〕が“４”や“Ｃ”（下位３ビットが“１０
０”）のときに“Ｈ”レベルとなる。従って、ラッチ１
３の保持データは、４ドットクロック分遅れてシフトレ
ジスタ１４にロードされる。

【００４０】そして、シフトレジスタ１４は、ドットク
ロックに基づき、各ドットの画像データを出力していく
が、表示期間信号ＤＩＳＰは、水平カウンタ１の出力Ｈ
〔８：０〕が“８”になるときに立ち上がるので、キャ
ラクタＡの１ライン目のデータ（Ａ０〜Ａ７）のうち、
“Ａ０，Ａ１，Ａ２”はアンド回路１５を経ることがで
きず、表示データとして出力されないことになる。従っ
て、表示データ出力としては、キャラクターＡ，Ｂ，
Ｃ，…の１ライン目のデータ（Ａ３〜Ａ７，Ｂ０〜Ｂ
７，Ｃ０〜Ｃ７，…）が順に出力されることになり、３
ドット分の水平オフセットがなされたことになる。

【００４１】以上のように、本実施例の構成によれば、
ラッチ１３がゲート信号の“Ｈ”のタイミングで画像メ
モリ１２からのキャラクタデータを記憶し、シフトレジ
スタ１４がラッチ１３からのキャラクタデータを記憶す
るタイミングが、ロードタイミング生成部９のロード信
号の“Ｈ”のタイミングにより、スクロール量を示す水
平オフセットレジスタ３のオフセット量によって変更さ
れるため、シフトレジスタ１４の出力データを、前記オ
フセット量に応じた時間だけ表示開始タイミング（ＤＩ
ＳＰ）から先行させることができ、当該表示開始タイミ
ングにおいて、表示画面の最左に位置することになるキ
ャラクタの１ラインを構成している所定番目のドットか
ら表示を行わせ、ドット単位の水平方向スクロールを実
現することができる。そして、このように、シフトレジ
スタ１４のデータロードタイミングを制御するので、従
来のごとく、キャラクタの１ラインのデータを全てロー
ドし、このロードしたデータの出力選択を行う構成のご
とき遅延を回避することができる。

【００４２】（実施例２）以下、本発明の他の実施例を
図８に基づいて説明する。なお、説明の重複を避けるた
め、第１実施例と同一の機能を有する機能部分には同一
の符号を付記してその説明を省略している。

【００４３】本実施例の画像表示装置は、２画面の合成
表示が行えるように構成されたものであり、２画面の画
像データに対応すべく、第１，第２水平オフセットレジ
スタ３ａ，３ｂ、第１，第２垂直オフセットレジスタ４
ａ，４ｂ、第１，第２ラッチ１３ａ，１３ｂ、及び第
１，第２シフトレジスタ１４ａ，１４ｂを備える。ま
た、第１，第２水平オフセットレジスタ３ａ，３ｂのい
ずれの出力を採用するかを切り換えるセレクタ２１、第
１，第２垂直オフセットレジスタ４ａ，４ｂのいずれの
出力を採用するかを切り換えるセレクタ２２、及び第
１，第２シフトレジスタ１４ａ，１４ｂの出力を合成す
る画面合成手段２３を備える。そして、ロードタイミン
グ生成部９′は、第１，第２ロード信号を生成し、第１
ロード信号を第１シフトレジスタ１４ａに、第２ロード
信号を第１シフトレジスタ１４ｂにそれぞれ出力する。
また、ラッチタイミング生成部１１′は、第１，第２ゲ
ート信号を生成し、第１ゲート信号を第１ラッチ１３ａ
に、第２ゲート信号を第２ラッチ１３ｂにそれぞれ出力
する。

【００４４】かかる構成であれば、例えば、Ｈ〔２：
０〕が“０〜３”のときに第１の画像データを生成し、
Ｈ〔２：０〕が“４〜７”のときに第２の画像データを
生成することができる。即ち、このように２画面の画像
データを生成するときには、Ｈ〔２：０〕が“３”のと
きに第１ゲート信号を“Ｈ”とし、Ｈ〔２：０〕が
“７”のときに第２ゲート信号を“Ｈ”とすることによ
り、画像メモリ１２の出力データが第１の画面のデータ
のときにこれを第１のラッチ１３ａに保持し、画像メモ
リ１２の出力データが第２の画面のデータのときにこれ
を第２のラッチ１３ａに保持するように両者に保持タイ
ミングを異ならせればよい。

【００４５】第１の画像データ生成に際しては、第１の
水平オフセットレジスタ３ａ、第１の垂直オフセットレ
ジスタ４ａ、第１のラッチ１３ａ、及び第１のシフトレ
ジスタ１４ａが採用され、第１のロード信号及び第１の
ゲート信号が出力されることにより、第１のシフトレジ
スタ１４ａが第１のラッチ１３ａからのキャラクタデー
タを記憶するタイミングが、ロードタイミング生成部９
の第１ロード信号の“Ｈ”のタイミングにより、当該第
１の画面のスクロール量を示す第１の水平オフセットレ
ジスタ３ａのオフセット量によって変更される。

【００４６】第２の画像データ生成に際しては、第２の
水平オフセットレジスタ３ｂ、第２の垂直オフセットレ
ジスタ４ｂ、第２のラッチ１３ｂ、及び第２のシフトレ
ジスタ１４ｂが採用されるとともに、第２のロード信号
及び第２のゲート信号が出力されることにより、第２の
シフトレジスタ１４ｂが第２のラッチ１３ｂからのキャ
ラクタデータを記憶するタイミングが、ロードタイミン
グ生成部９の第２ロード信号の“Ｈ”のタイミングによ
り、当該第２の画面のスクロール量を示す第２の水平オ
フセットレジスタ３ｂのオフセット量によって変更され
る。

【００４７】そして、各シフトレジスタ１４ａ，１４ｂ
の出力データは、それぞれのオフセット量に応じた時間
だけ表示開始タイミング（ＤＩＳＰ）から先行されたも
のとなり、両画像は画面合成部２３にて合成（画面の加
算或いは一方の画面の優先）が行われた上、この合成画
像の画面上の最左に位置するキャラクタの１ラインを構
成している所定番目のドットから表示が行われ、２画面
合成画像においてドット単位の水平方向スクロールを実
現することができる。

【００４８】なお、図７と同様の構成を用い、サイクル
スチールを行うこともできる。即ち、表示の書換え速度
を早くする等の理由により、テーブルメモリのアクセス
をＣＰＵと当該図７の表示データ生成部が交互に行う場
合に、Ｈ〔２：０〕が“０〜３”のときにＣＰＵがアク
セスし、Ｈ〔２：０〕が“４〜７”のときに表示データ
生成部がアクセスを行えばよい。

【００４９】

【発明の効果】以上のように、本発明によれば、第４の
記憶手段のデータロードタイミングを制御するので、従
来のごとく、キャラクタの１ラインのデータを全てロー
ドし、このロードしたデータの出力選択を行う構成のご
とき遅延を回避することができるので、カラールックア
ップテーブルＲＡＭ等を接続する場合のマージンが大き
くなり、画面表示のカラー化や高精細化の対応が容易に
行える。また、出力選択のためのマルチプレクサは用い
ないので、当該従来に比べて回路規模の増大も生じ難い
という効果も併せて奏する。

【図面の簡単な説明】

【図１】表示画面の構成例を示す説明図である。

【図２】表示画面の背景画面の関係を示す説明図であ
る。

【図３】画像メモリのメモリマップ図である。

【図４】オフセットレジスタの説明図である。

【図５】本発明の実施例１の画像表示装置の表示データ
生成部の構成を示すブロック図である。

【図６】水平オフセットが“０”のときの図１の動作を
説明するタイミングチャートである。

【図７】水平オフセットが“３”のときの図１の動作を
説明するタイミングチャートである。

【図８】本発明の実施例２の画像表示装置の表示データ
生成部の構成を示すブロック図である。

【符号の説明】

１ 水平カウンタ ２ 垂直カウンタ ３ 水平オフセットレジスタ（第５の記憶手段） ４ 垂直オフセットレジスタ（第５の記憶手段） ５ キャリー生成部 ６ 水平加算器 ７ 垂直加算器 ８ 表示タイミング生成部 ９ ロードタイミング生成部（第２の記憶タイミング
生成部） １０ テーブルメモリ（第１の記憶手段） １１ ラッチタイミング生成部（第１の記憶タイミング
生成部） １２ 画像メモリ（第２の記憶手段） １３ ラッチ（第３の記憶手段） １４ シフトレジスタ（第４の記憶手段） １５ アンド回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 表示画面上に所定のドット数で構成され
   る複数個のキャラクタを表示する画像表示装置であっ
   て、キャラクタの表示配列を記憶する第１の記憶手段
   と、キャラクタの画像を形成するキャラクタデータが記
   憶され、前記第１の記憶手段のデータに応じてキャラク
   タデータを出力する第２の記憶手段と、第２の記憶手段
   から出力されたキャラクタデータを記憶する第３の記憶
   手段と、第３の記憶手段から出力されたキャラクタデー
   タを記憶し、ドット表示タイミングに応じて前記キャラ
   クタデータを順次出力する第４の記憶手段と、第１の記
   憶手段の表示配列の少なくとも水平方向のオフセット量
   を示すデータを保持する第５の記憶手段と、表示画面上
   の表示ドットにおける少なくとも水平位置をカウントす
   るカウンタと、第５の記憶手段のデータにより示される
   オフセット量と前記カウンタのカウンタ値とに基づいて
   前記第１の記憶手段に対するアドレスを生成するアドレ
   ス生成手段と、第２の記憶手段から出力されるキャラク
   タデータを前記第３の記憶手段が記憶するタイミング
   を、前記カウンタのカウンタ値に基づき生成する第１の
   記憶タイミング生成手段と、第３の記憶手段から出力さ
   れるキャラクタデータを前記第４の記憶手段が記憶する
   タイミングを、前記カウンタのカウンタ値と前記オフセ
   ット量とに基づき生成する第２の記憶タイミング生成手
   段と、第４の記憶手段から順次出力されるキャラクタデ
   ータに基づいて表示画面上にキャラクタを表示する手段
   とを備えたことを特徴とする画像表示装置。
2. 【請求項２】 前記第１の記憶手段は、表示画面上に表
   示されるキャラクタの個数に一致又は当該個数よりも多
   い個数に相当する記憶容量を有し、且つ書込可能に構成
   されていることを特徴とする請求項１に記載の画像表示
   装置。
3. 【請求項３】 前記第２の記憶手段は、前記キャラクタ
   の各種類についてその表示データを保持する記憶容量を
   有し、読出専用又は書込可能に構成されていることを特
   徴とする請求項１又は請求項２に記載の画像表示装置。
4. 【請求項４】 前記第３の記憶手段は、前記第２の記憶
   手段から出力されるキャラクタデータのビット量と同じ
   ビット量を有する少なくとも一つ以上のレジスタにて構
   成されていることを特徴とする請求項１乃至請求項３の
   いずれかに記載の画像表示装置。
5. 【請求項５】 前記第４の記憶手段は、前記第３の記憶
   手段のデータを、前記第２の記憶タイミング生成手段か
   らのタイミング信号によりロードし、タイミング信号の
   非入力状態では、ロードしたデータをドット表示タイミ
   ングに基づいてシフトさせるシフトレジスタにて構成さ
   れていることを特徴とする請求項１乃至請求項４のいず
   れかに記載の画像表示装置。
6. 【請求項６】 前記第５の記憶手段は、前記キャラクタ
   を構成しているドットの数と前記第１の記憶手段により
   示される各キャラクタの表示配列によってなる表示空間
   の水平ドット数及び垂直ライン数に対応するビット量を
   持つレジスタにより構成されていることを特徴とする請
   求項１乃至請求項５のいずれかに記載の画像表示装置。
7. 【請求項７】 前記第３の記憶手段、第４の記憶手段、
   及び第５の記憶手段が複数画像用にそれぞれ２組以上設
   けられているとともに、第１の記憶タイミング生成手段
   は第３の記憶手段の各々に第１の記憶タイミングを出力
   し、第２の記憶タイミング生成手段は第４の記憶手段の
   各々に第２の記憶タイミングを出力するように構成され
   ていることを特徴とする請求項１乃至請求項６のいずれ
   かに記載の画像表示装置。